JPH0468626A - マルチフレーム障害検出方法及びその装置 - Google Patents

マルチフレーム障害検出方法及びその装置

Info

Publication number
JPH0468626A
JPH0468626A JP17456790A JP17456790A JPH0468626A JP H0468626 A JPH0468626 A JP H0468626A JP 17456790 A JP17456790 A JP 17456790A JP 17456790 A JP17456790 A JP 17456790A JP H0468626 A JPH0468626 A JP H0468626A
Authority
JP
Japan
Prior art keywords
frame
bit
pattern
error
detection pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17456790A
Other languages
English (en)
Inventor
Tatsuyuki Iguchi
井口 竜志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17456790A priority Critical patent/JPH0468626A/ja
Publication of JPH0468626A publication Critical patent/JPH0468626A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチフレームをディジタル専用線上に構成ス
るためのフレームバッファをマルチフレーム同期装置を
有する時分割多重化装置(TDM)におけるフレームバ
ッファの障害検出方法およびその装置に関する。
〔従来の技術〕
従来のマルチフレームの構成については、TTC標準第
■巻第1分冊(1989年)電信電話技術委員会の第4
6頁から第54真に記載のように各チャネルのマルチフ
レーム内の配置のみを記述している。
[発明が解決しようとする課a] 上記従来技術はリンクレベルすなわちマルチフレームを
構成するための同期ビットについてのみ記述されており
、TDM@成に必要となるフレームバッファおよび伝送
上のビット誤りという障害検出については配慮がされて
おらず、チャネルベースでのエンドツーエンド(end
−to−end )の通信の信較性の確保に問題があっ
た。
本発明はフレームバッファ内および伝送上で発生しうる
故障モードについて特定位置のビットが障害となった場
合でもそれを検出してチャネルベースでの通信の信軌性
を確保できるマルチフレーム障害検出方法およびその装
置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明のマルチフレーム障
害検出方法およびその装置はTDMにおけるフレーム上
の同一アドレスを有するいずれかのビットにビット誤り
検出パターンが位置するように検出パターンを発生する
検出パターン発生装置と、該検出パターンをチェックし
てビット誤りを検出する誤り検出装置とを設けるように
し、また該誤り検出装置にビット誤り位置まで識別する
誤りビット位1の判定袋!を付加するようにしたもので
ある。
〔作用〕
上記のフレームバッファ障害検出方法およびその装置に
おける検出パターン発生装置はマルチフレームの特定位
置のフレームに予め規定された検出パターンを挿入する
が、この誤りビット検出パターンはフレーム上の全ての
位置をカバーするものであり、この検出パターンを含む
マルチフレームを受信した際に誤り検出装置はその検出
パターンが予め規定されたものであるか否かをチェック
することによりフレーム内のビット誤りを効果的に検出
することができ、また誤りビット位置の判定装置はビッ
ト誤り位置まで切り分けることができるので、チャネル
ベルでの通信性向上また診断能力の向上が図られる。
〔実施例〕
以下に本発明の一実施例を第1図から第4図により説明
する。
第1図は本発明によるマルチフレーム障害検出方法およ
びその装置の一実施例を示すTDMの全体構成図である
。第1図において、1は回線制御装置、2は受信フレー
ムバッファ、3は送信フレームバッファ、4は同期多重
化装置、5は検出パターン誤り検出装置、6は網管理装
置、7は検出パターン発生装置、8は中継線、9は端末
である。
この構成で、TDMは回線制御装置1により中継線8と
のインタフェースを制御し、中継線8上のシリアルデー
タは受信側(中継線8から70M方向)については順次
に受信フレームバッファ2へ蓄積され、受信フレームバ
ッファ2上へ蓄積すれたデータは同期多重化装置4によ
り同期パターンを検出して、予め定められたビットがそ
れぞの端末9へ分配される。また送信側(TDMから中
継線8方向)については各端末9からのシリアルデータ
を同期多重化装置4により予め定められたビット配置に
したがって送信フレームバッファ3に書き込み、順次に
回線制御装置1を経由して中継線8へ送り出される。
ここで検出パターン発生装置7は同期多重化装置4が送
信フレームバッファ3上の作成する第2図に示すマルチ
フレームの位置Pへ第4図に示す検出パターンPを送り
込む、このようにして作り込むれた検出パターンPに対
向するTDMの検出パターン誤り検出装置5によりマル
チフレームから引き出され、該、パターンが予め定めら
れたパターンと一致するか否かをチェックし、マルチフ
レームが同期確率している状態で検出パターンのエラー
を検出すると、検出パターン誤り検出装置5は網管理装
置6へその旨のエラー報告を行い、このエラー報告をト
リガーとして該受信フレームバッファ2の障害を知る。
第2図は第1図のTTCI準のオクテツト多重方式のマ
ルチフレーム例の構成方式図である。第2図において、
第2図の左側は64 Kbpsのチャネルを示しており
(8ビット×20フレーム÷2.5w5ec= 64 
kbps) 、ピット位置1は同期パターンとして使用
され、ピット位置2からピット位置8には第2図の右側
の多重化すべきチャネル速度に応じて縦1列の1つが入
れられる。ここでCHnはnチャネルを示しており、例
えば2.4 kbpsO列を使用する場合には19チヤ
ネルを多重化できることを示している。Pは本発明によ
り導入する障害検出パターンPの設定位置であり、第2
図かられかるようにマルチフレームの全ビット位置(ピ
ット位置2からピット位置8まで)に検出パターンPが
必ず入る構成となる。
第3図は第2図のマルチフレームの一構成例図である。
第3図において、ビット位置2.3は第2図の9.6 
kbpsO列を使用しており、CH2−CH2は9.6
 kbpsのチャネルのチャネルであり、またピット位
置4は第2図の19.2 kbpsO列を使用しており
、CH9およびCHLOは19.2 kbpsのチャネ
ルである。Pz 、P3 、Paは検出パターンである
第4図は第3図の検出パターンP2〜P4の一構成例図
である。第4図において、この検出パターンP2〜P4
の例では各マルチフレームのごとに0.1をくり返す。
第1図のフレームバッファ2は一般にSRAMチップで
構成されるため、故障モードとして特定のピット位置が
常時0または1となる場合が多い。
また、伝送系(中継線の伝送装置)においても同様な傾
向がみられる。ここで第3図の例ではピット位置1が故
障した場合にはマルチフレームの同期ビットがこわれて
同期がとれなくなるので故障を検出可能であるが、ピッ
ト位置2〜4の故障は従来例では検出不可能であり、例
えばピット位置2が常に1となる故障モードを考えると
第3図の例ではCHI〜CH4が通信不可となるが、C
H5〜CHIOは正常に通信可能なためエンドユーザか
らの申告により障害を切り分ける必要があったのに対応
して、本実施例によれば検出パターンP2の値が常時1
となるため検出パターン誤り検出装置5により該ビット
の故障を容易に検出することができ、チャネルレベルで
の通信の信顛性を向上できる効果がある。また、回線制
御装置1にて折返しを行うことにより障害部位が中継線
側にあるのか、自装置側にあるのかを切分けることも可
能である。
〔発明の効果〕
本発明によれば、マルチフレーム同期装置を有するTD
Mにおけるフレームバッファおよび伝送装置の障害を検
出することによりチャネルレベルでの通信の信顧性を向
上できるのでTDMの信顧性向上の効果がある。また故
障位置(フレーム上の故障ビット位置)についても切り
分けることができるので診断能力の向上の効果もある。
【図面の簡単な説明】
第1図は本発明によるフレームバッファ障害検出方法お
よびその装置の一実施例を示す全体構成図、第2図は第
1図のマルチフレーム例の構成方式図、第3図は第2図
のマルチフレームの一構成例図、第4図は第3図の検出
パターンの一構成例図である。 1・・・回線制御装置、2・・・受信フレームバッファ
、3・・・送信フレームバッファ、4・・・同期多重化
装置、5・・・検出パターン誤り検出装置、6・・・網
管理装置、7・・・検出パターン発生装置、8・・・中
継線、9・・・端末、P、  P、〜P4・・・検出パ
ターン(位置)代理人 弁理士 秋 本 正 実 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、マルチフレームをディジタル専用線上に構成するた
    めのフレームバッファとマルチフレーム同期装置を有す
    る時分割多重化装置において、マルチフレーム内にマル
    チフレーム上のビット構成を最適にカバーするビット誤
    り検出パターンを挿入し、該ビット誤り検出パターンを
    チェックすることによりビット誤りを検出することを特
    徴とするマルチフレーム障害検出方法。 2、上記ビット誤り検出パターンをチェックすることに
    よりビット誤り位置まで識別することを特徴とする請求
    項1記載のマルチフレーム障害検出方法。 3、マルチフレームをディジタル専用線上に構成するた
    めのフレームバッファとマルチフレーム同期装置を有す
    る時分割多重化装置において、マルチフレーム内にマル
    チフレーム上のビット構成を最適にカバーするビット誤
    り検出パターンを挿入する検出パターン発生装置と、該
    ビット誤り検出パターンをチェックすることによりビッ
    ト誤りを検出する誤り検出装置とを設けたことを特徴と
    するマルチフレーム障害検出装置。 4、上記誤り検出装置にビット誤り位置まで識別する誤
    りビット位置の判定装置を付加したことを特徴とする請
    求項3記載のマルチフレーム障害検出装置。
JP17456790A 1990-07-03 1990-07-03 マルチフレーム障害検出方法及びその装置 Pending JPH0468626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17456790A JPH0468626A (ja) 1990-07-03 1990-07-03 マルチフレーム障害検出方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17456790A JPH0468626A (ja) 1990-07-03 1990-07-03 マルチフレーム障害検出方法及びその装置

Publications (1)

Publication Number Publication Date
JPH0468626A true JPH0468626A (ja) 1992-03-04

Family

ID=15980823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17456790A Pending JPH0468626A (ja) 1990-07-03 1990-07-03 マルチフレーム障害検出方法及びその装置

Country Status (1)

Country Link
JP (1) JPH0468626A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167537A (ja) * 1986-12-27 1988-07-11 Mitsubishi Electric Corp 信号多重伝送方式
JPS63281535A (ja) * 1987-05-14 1988-11-18 Sumitomo Electric Ind Ltd 時分割多重化方法
JPS6411433A (en) * 1987-07-03 1989-01-17 Fujitsu Ltd Subscriber line terminating equipment for multiplex transmission line

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167537A (ja) * 1986-12-27 1988-07-11 Mitsubishi Electric Corp 信号多重伝送方式
JPS63281535A (ja) * 1987-05-14 1988-11-18 Sumitomo Electric Ind Ltd 時分割多重化方法
JPS6411433A (en) * 1987-07-03 1989-01-17 Fujitsu Ltd Subscriber line terminating equipment for multiplex transmission line

Similar Documents

Publication Publication Date Title
US5333130A (en) Self-healing drop and insert communication network
US5058104A (en) Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
US4796278A (en) Repeater for digital communication system
JP3004130B2 (ja) メッセージ情報終端方式
US5610928A (en) Data verification method
JPH0468626A (ja) マルチフレーム障害検出方法及びその装置
JPH05276154A (ja) 通信装置の回路部分の同期化方法
JP2845184B2 (ja) 警報送信装置および警報受信装置
JPH0771086B2 (ja) バスインタ−フエイス回路
JPH1041908A (ja) デジタル伝送装置
JP2567707B2 (ja) 現用ー予備回線切替方法
JPS59230352A (ja) 多重集配信装置間デ−タ伝送制御方式
KR900004474B1 (ko) 전전자 교환기의 cept 디지탈 트렁크 접속장치
JPS60105357A (ja) 特定チヤネル折返制御方式
JP3338194B2 (ja) ループ通信系のデータ折返し防止方法
JPS6282835A (ja) 時分割多方向多重通信方式
JPH06311574A (ja) 網同期制御方法
JP3338193B2 (ja) ループ式伝送回線の障害検出方法
KR19980054664A (ko) 전송장치내 직렬 데이타 전송에러 검출장치
JP2757826B2 (ja) 回線監視システム
JPH02143738A (ja) データ品質監視方式
JPH01171336A (ja) 監視情報転送方式
JPH0342533B2 (ja)
JPH01212937A (ja) アドレス重複検出方式
JPH0974403A (ja) 接点情報の主信号重畳転送方式