KR19980054664A - 전송장치내 직렬 데이타 전송에러 검출장치 - Google Patents
전송장치내 직렬 데이타 전송에러 검출장치 Download PDFInfo
- Publication number
- KR19980054664A KR19980054664A KR1019960073830A KR19960073830A KR19980054664A KR 19980054664 A KR19980054664 A KR 19980054664A KR 1019960073830 A KR1019960073830 A KR 1019960073830A KR 19960073830 A KR19960073830 A KR 19960073830A KR 19980054664 A KR19980054664 A KR 19980054664A
- Authority
- KR
- South Korea
- Prior art keywords
- parity
- serial data
- clock
- generator
- parity bit
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 디지탈 전송시스템에서 유니트와 유니트 사이에 직렬방식으로 데이터가 전송될 경우에 데이터 전송중에 에러가 발생된 것인지 혹은 유니트내에서 고장이 발생된 것인지를 식별하여 유지보수를 용이하게 하기 위한 직렬 데이터 에러검출장치에 관한 것이다.
이러한 본 발명의 장치는 송신유니트(200)가 클럭을 입력받아 패리티 비트를 삽입하기 위한 위치클럭을 발생하는 패리티비트 위치클럭 발생기(210); 전송할 직렬 데이타를 패리티 체크하여 소정의 패리티를 발생하는 패리티 발생기(220); 패리티비트 위치클럭 발생기가 발생하는 패리티 비트 위치클럭에 패리티 발생기가 발생한 패리티를 상기 직렬 데이터에 삽입하여 전송하는 패리티 삽입기(230)를 포함하고, 수신유니트(300)가 패리티 비트를 검출하기 위한 클럭을 발생하는 패리티 비트 검출클럭 발생기(310); 패리티비트 검출클럭 발생기가 출력하는 검출클럭에 수신된 직렬 데이터로부터 패리티를 체크하는 패리티 검출기(320); 패리티 검출기가 출력하는 검출 패리티와 상기 직렬 데이타 스트림을 통해 수신된 패리티를 비교하여 일치하면 정상으로 판정하고, 일치하지 않으면 에러검출신호를 발생하는 패리티 비교기(330)를 포함하여 시스템의 신뢰성이 향상되는 효과가 있다.
Description
본 발명은 디지탈 전송시스템에서 유니트와 유니트 사이에 직렬방식으로 데이터가 전송될 경우에 데이터 전송중에 에러가 발생된 것인지 혹은 유니트내에서 고장이 발생된 것인지를 식별하여 유지보수를 용이하게 하기 위한 직렬 데이터 에러검출장치에 관한 것이다.
일반적으로 동기식 디지탈 전송장치는 비동기식 다중화된 신호(예컨대, DS1, DS1E)를 동기식 다중화하여 광송신기에서 광신호로 변환한 후 광케이블을 통해 상대국으로 전송하고, 상대국으로부터 수신된 광신호를 광수신기에서 전기적인 신호로 변환한 후 동기식 역다중화하여 비동기식 역다중화된 신호를 출력한다.
이와 같이 비동기 다중화신호를 동기식으로 다중화하여 STM-n프레임을 형성하는 과정은 도 1에 도시된 바와 같다. 도 1에 있어서, AM은 비동기식 다중화과정을 나타내고, SM은 동기식 다중화과정을 나타내며 화살표 방향으로 다중화되어 STM-n 프레임이 된다. 즉, DS-1프레임은 상자(C:Container)에 매핑되어 C-11이 되고, 여기에 경로 오버 헤드(POH:Path OverHead)가 부가되면 가상상자(VC) VC-11이 되며, 그위에 포인터(PTR)를 덧붙이면 계위 신호 단위(TU) TU-11이 된다. 또한 TU-11은 네개씩 그룹지어 계위 신호 단위그룹(TUG-2) 형태로 VC-3와 VC-4로 다중화되고, VC-3는 관리유니트(AU) AU-3를 거쳐 3개가 다중화되어 관리유니트그룹(AUG)이 되어 최종적으로 STM-1이 된다. 이때, 유럽방식의 DS1E는 C-12로 매핑된 후 경로 오버 헤드(POH)가 부가되어 가상상자 VC-12가 된다.
여기서, 상자(C)는 동기식 다중화 구조를 구성하는 기본 단위로서 기존의 비동기식 디지탈 계위신호들은 해당 상자속에 매핑되어 동기식 다중화되는데, 비동기식 다중화계위와 대응되게 C-1, C-2, C-3, C-4가 있고, C-1은 다시 북미식 DS1을 매핑시키기 위한 C-11, 유럽식 DS1E를 매핑시키기 위한 C-12로 구분된다. 그리고, 가상상자(VC)는 동기식 전송에 있어서 경로계층간의 연결을 지원하기 위한 신호단위이고, 계위신호단위(TU)는 하위경로계층(VC-1,VC-2)과 상위경로계층(VC-3,VC-4)간을 적응시키기 위한 것으로 포인터가 사용되며, 계위신호단위그룹(TUG)은 계위단위신호(TU)를 한개 이상 결합하여 상위 VC 유료 부하공간내의 정해진 위치에 정렬시키는 것이고, 관리단위(AU)는 상위경로 계층과 다중화기 구간계층간의 적응기능을 제공하기 위한 신호단위로서 AU포인터가 사용되고, 관리단위그룹(AUG)은 관리단위(AU)신호들이 한개 이상 결합하여 STM 유료공간 내의 정해진 위치에 정렬되어진 것을 말한다.
도 2는 일반적인 동기식 디지탈 계위의 STM-1 프레임 포맷을 도시한 것으로, 이 포맷은 125μsec 동안에 9 행, 270열의 바이트를 점유하므로 9×270×8×8Kbps = 155.550Mbps의 전송속도를 갖는다. 여기서, 9x9 바이트는 구간오버헤드(SOH) 및 AU 포인터 공간이고, 9x261 바이트가 유료부하 공간이다. 또한 9x9바이트중에서 3x9(a)는 재생기 구간 오버헤드이며, 1x9(b)는 AU포인터이고, 5x9(c)는 다중화기 구간오버헤드이다. 그리고 유료부하공간은 하나의 VC-4 혹은 3개의 VC-3가 실릴 수 있는데, VC-3에는 9x1의 경로오버헤드(d:POH)가 포함되어 있다.
도 3의 (가)는 도 2에 도시된 프레임 포맷의 구간 오버헤드(SOH)로서, 1∼3 행은 재생기 구간오버헤드이고, 4행은 AU포인터이며, 5∼9행은 다중화기 구간오버헤드이다. 도 3의 (가)에 있어서, 재생기 구간오버헤드는 재생기마다 확인하는 구간오버헤드로서, 'A1'과 'A2'는 STM 프레임의 경계를 식별하기 위한 프레임 정렬 부호인데 'A1' = 11110110, 'A2' = 00101000으로 규정되고, 'B1'은 재생기 구간오류 감시기능을 위한 비트 교직 짝수 검사(BIP:Bit Interleaved Parity) 바이트이고, 'D1, D2, D3'는 재생기 구간에서 사용될 수 있는 데이타통신채널(DCC:Data Communication Channel)로서, 각 채널의 용량은 64Kbps이므로 재생기 구간 데이타 통신 채널의 총용량은 192Kbps가 된다. 그리고 'E1'은 재생기 구간의 음성 통신용으로 사용할 수 있는 타합선(orderwire)이고, 'F1'은 통신망 운용자등의 사용자를 위한 사용자채널이며, 'X'는 각 국가에서 정의하여 사용할 수 있도록 할당된 공간이다.
다중화기 구간오버헤드는 다중화기마다 확인되는 구간오버헤드로서 재생기들에서는 투명하게 통과되는데, B2, D4∼D12, E2, K1, K2, Z1, Z2등으로 구성된다. 'B2'는 다중화구간 오류감시기능을 위한 비트교직짝수검사 바이트이고, 'D4∼D12'는 다중화기 구간을 위한 데이타통신채널(DCC)로서 총 용량은 576Kbps가 된다. 'E2'는 다중화기 구간의 음성 통신용으로 사용할 수 있는 타합선이고, 'K1,K2'는 자동보호절체(APS:Automatic Protection Switching) 채널들로서 APS를 위하여 할당되는데, 'K2'는 경보표시신호(AIS:Alarm Indication Signal)와 원단수신불능(FERF)등의 구간유지보수신호 표시용으로 사용되고, 'Z1,Z2'는 장래에 사용할 수 있도록 남겨진 예비 바이트이다.
그리고 경로 오버 헤드(POH)는 고위 경로 오버헤드와 저위 경로 오버헤드가 있는데, 도 3의 (나)는 도 2에 도시된 프레임 포멧의 고위 경로 오버헤드(POH)로서, 고위경로 오버헤드는 고위 가상상자 즉, VC-3와 VC-4에 부착되는 경로오버헤드로서 VC-3나 VC-4의 첫번째 열에 위치하고, J1, B3, C2, G1, F2, H4, Z3∼Z5로 구성된다. 'B3'는 경로오류 감시기능을 위한 비트 교직 짝수검사바이트이고, 'C2'는 VC-3/VC-4의 구성내용을 표시하기 위한 신호표지이고, 'F2'는 경로장치들간의 통신을 위해 사용되며, 'G1'은 VC-3/VC-4수신측에서의 경로상태 및 성능을 VC-3/VC-4송신측에 알려주기 위한 채널이고, 'H4'는 구성유료부하들의 다중 프레임 표시를 위해 사용된다. 그리고 저위경로 오버헤드는 저위 가상상자, VC-1, VC-2에 부착되는 경로 오버헤드(POH)로서 VC-11, VC-12, VC-2의 첫번째 바이트로서 'V5'로 표기되며, BIP-2, FEBE, PT, L1∼L3, FERF로 구성된다.
이러한 동기식 전송장치에서 내부의 유니트들간에도 데이터 전송을 위해서는 직렬 비트스트림을 전송하게 되는데, 전송장치에 장애가 발생될 경우에 유니트간의 전송중에 발생된 것인지 혹은 유니트의 불량에 의한 것인지를 판단하기 위해서 종래에는 계측기를 사용하여 전송되는 데이터의 이상유무를 확인해야만 했기 때문에 불편한 문제점이 있었다.
이에 본 발명의 목적은 상기와 같은 문제점을 해소하기 위하여 제안된 것으로, 전송장치내에서도 유니트들간에 직렬 비트스트림으로 데이터를 전송하는 경우에 유니트간에 전송되는 비트스트림의 이상유무를 확인하여 이를 알려주므로써 유지보수를 용이하게 할 수 있는 전송장치내 직렬 데이타 전송에러 검출기를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 다수의 유니트들이 실장되는 동일 시스템내에서 송신유니트와 수신유니트간에 직렬방식으로 데이터를 전송하는 경우, 상기 직렬 데이터의 전송중에 에러가 발생되는 것을 검출하기 위한 장치에 있어서, 상기 송신유니트가 클럭을 입력받아 패리티 비트를 삽입하기 위한 위치클럭을 발생하는 패리티비트 위치클럭 발생기; 전송할 직렬 데이타를 패리티 체크하여 소정의 패리티를 발생하는 패리티 발생기; 상기 패리티비트 위치클럭 발생기가 발생하는 패리티 비트 위치클럭에 상기 패리티 발생기가 발생한 패리티를 상기 직렬 데이터에 삽입하여 전송하는 패리티 삽입기를 포함하고,
상기 수신유니트가 패리티 비트를 검출하기 위한 클럭을 발생하는 패리티 비트 검출클럭 발생기; 상기 패리티비트 검출클럭 발생기가 출력하는 검출클럭에 수신된 직렬 데이터로부터 패리티를 체크하는 패리티 검출기; 상기 패리티 검출기가 출력하는 검출 패리티와 상기 직렬 데이타 스트림을 통해 수신된 패리티를 비교하여 일치하면 정상으로 판정하고, 일치하지 않으면 에러검출신호를 발생하는 패리티 비교기를 포함하는 것을 특징으로 한다.
도 1은 일반적인 동기식 다중화 구조를 도시한 도면,
도 2는 일반적인 동기식 디지탈 계위의 STM 프레임 포맷을 도시한 도면,
도 3은 도 2의 구간오버헤드와 경로오버헤드의 포맷을 도시한 도면,
도 4는 본 발명이 적용되기에 적합한 전송장치의 개략적인 구성을 도시한 블록도,
도 5는 본 발명에 따라 송신 유니트와 수신 유니트 사이에 패리티를 삽입 및 추출하여 직렬 데이터 전송의 에러를 검출하기 위한 구성도이다.
*도면의 주요부분에 대한 부호의 설명
111: 저속다중화 절체부112: 저속다중화기
113: 고속다중화기114: 망노드 정합기
115: 클럭공급기116: 다중화제어부
117: 시스템제어부118: 망제어부
200: 송신유니트210: 패리티비트 위치클럭 발생기
220: 패리티발생기230: 패리티 삽입기
300: 수신유니트310: 패리티비트 검출클럭 발생기
320: 패리티 검출기330: 패리티 비교기
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
먼저, 본 발명이 적용되기에 바람직한 전송장치의 예를 살펴보면, 도 4에 도시된 바와 같이, 저속 다중화기 절체부(LPSB:111), 저속 다중화기(LSMB:112), 고속다중화기(HSMB:113), 망노드정합기(NNIB:114), 클럭공급기(STGB:115), 다중화제어부(CPCB:116), 시스템제어부(SPCB:117), 망제어부(DCCB:118), 타합선 정합부(OWIB:119), 타합반(TEL:120), 경보기(ALU:121)로 구성되어 비동기식 다중화신호인 DS1 혹은 DS1E를 동기식 다중화신호인 STM-1신호로 변환 및 역변환한다.
도 4에 있어서, 클럭공급기(STGB:115)는 시스템에 필요한 클럭 및 타이밍을 발생하여 공급하고, 시스템제어부(SPCP:117)는 시스템 전체에 대한 제어 및 감시를 담당하고, 망제어부(DCCB:118)는 OAM데이타를 TMN 프로토콜에 의해 대국 또는 원격국의 파라메터를 억세스하며 DCC채널을 통한 통신을 제공한다. 저속 다중화화기(LSMB:112)는 6개의 운용유니트와 1개의 예비유니트로 구성되어 DS1신호를 TUG2신호로 동기식 다중화/역다중화하고, 고속 다중화기(HSMB:113)는 최대 21개의 TUG신호를 접속하여 VC-3, AUG신호로 동기식 다중화/역다중화한다.
또한, 저속 다중화기 절체부(LPSB:111)는 서비스채널의 가용성과 신뢰성을 향상시키기 위하여 7:1 회로절체와 6:1 유니트 절체를 위한 릴레이들로 구성되며 다중화제어부(CPCB:116)의 절체명령에 따라 절체하고, 망노드정합기(NNIB:114)는 AUG신호를 접속하여 구간오버헤드(SOH)를 생성 삽입하여 STM-1신호를 형성하여 광장치에 접속하며 클럭복원을 원할하게 하기 위한 스크램블기능도 수행한다. 그리고 타합선 정합부(OWIB:119)는 타합선을 시스템 제어부(117)를 통해 망에 접속시키는 기능을 수행하며, 2 와이어 인터페이스기능, 다자간 통화로구성기능, 호설정 내부기능, E1/E2 선택기능 등을 처리하고, 경보기(121)는 시스템제어부(117)의 제어에 따라 경보를 처리한다.
한편, 시스템제어부(117) 및 망제어부(118)에는 GUI기능이 구비된 터미날이 접속되고, 타합선 정합부(119)에는 타합반(TEL)이 연결되며, 망노드 정합기(114)는 STM-1신호를 서비스선로 및 예비선로측으로 각각 송수신한다.
이러한 전송장치에서는 각 단위별로 예컨대, DS1/E - TUG - AU - STM-1으로 데이터를 유니트간에 주고받을 경우에 직렬방식으로 데이터를 송수신하고, 각 유니트는 본 발명에 따른 전송에러 검출장치를 구비하고 있어 유니트들 간에 전송되는 직렬 데이터의 이상유무를 확ㅇㄹ 수 있다.
즉, 본 발명이 적용되는 직렬 데이터 송신 유니트(2000는 도 5에 도시된 바와 같이, 패리티비트 위치클럭 발생기(210), 패리티발생기(220), 패리티 삽입기(230)를 출력단에 구비하고 있고, 이 직렬 데이터를 선로(400)를 통해 수신하기 위한 수신유니트(300)는 입력단에 패리티비트 검출클럭 발생기(310), 패리티 검출기(320), 패리티 비교기(330)를 구비하여 직렬 데이터를 송수신할 때 직렬 데이터의 약속된 비트에 패리티비트를 삽입 및 검출하여 전송 데이터의 정상여부를 확인할 수 있도록 되어 있다.
이와 같이, 동일시스템내 존재하는 유니트들간의 데이터 전송시에 에러여부를 검출하므로써 고장진단기능의 개선효과를 통해 시스템의 신뢰성을 증진시킬 수 있다.
도 5를 참조하면, 송신유니트에 포함되는 패리티비트 위치클럭 발생기(210)는 시스템 클럭(CLK)을 입력받아 프레임단위로 패리티를 체크한 후 프레임에 존재하는 오버헤드의 특정위치에 패리티비트를 삽입하기 위한 패리티비트 위치클럭을 발생하고, 패리티 발생기(220)는 프레임단위로 전송할 직력 데이타의 패리티를 체크한다.
이때 패리티를 체크하는 방법은 홀수 패리티와 짝수 패리티 방법이 있는데, 본 발명의 실시예에서는 짝수 패리티를 이용한다. 따라서 검사대상이 되는 비트들의 '1'을 검사하여 짝수이면 패리티 비트가 '1'이 되고, 이 패리티 비트가 오버헤드의 지정 위치에 삽입되어 전송된다. 이와 같이 패리티를 체크하는 회로는 배타적 오아게이트를 이용하여 용이하게 구현될 수 있다.
패리티 삽입기(230)는 패리티비트 위치클럭 발생기(210)가 발생하는 패리티 비트 위치클럭에(즉, 오버헤드의 지정 위치클럭) 상기 패리티 발생기(220)가 발생한 패리티 비트를 상기 직렬 데이터에 삽입하여 전송한다.
한편, 수신유니트(300)는 전송선로(400)를 통해 수신된 직렬 데이터를 수신하는데, 패리티비트 검출클럭 발생기(310)는 수신된 데이터에서 패리티를 검출하기 위한 클럭을 발생하고, 패리티 검출기(320)는 검출클럭에 따라 수신된 직렬 데이터의 패리티를 체크하여 패리티 비트를 출력한다.
패리티 비교기(330)는 패리티 검출기(320)에 의해 검출된 패리티 비트와 직렬 데이타를 통해 수신된 패리티 데이터를 비교하여 일치하면 전송중에 에러가 발생되지 않은 것으로 판단하고, 일치하지 않으면 전송중에 에러가 발생된 것으로 판단하여 전송에러 검출신호를 도시되지 않은 시스템제어부로 출력하고, 이에 따라 시스템제어부가 전송에러를 표시하게 한다.
이상에서 살펴본 바와 같이, 유니트들간에 직렬 데이타를 송수신하는 전송시스템에서 직렬 데이터를 송신하는 유니트가 패리티를 체크하여 오버헤드의 지정위치에 삽입하고, 수신유니트가 수신된 직렬 데이터의 패리티를 체크하여 전송중에 발생되는 에러를 검출하므로써 에러발생위치를 용이하게 판단할 수 있어 시스템의 유지보수가 용이하게 되고, 이에 따라 시스템의 신뢰성이 향상되는 효과가 있다.
Claims (1)
- 다수의 유니트들이 실장되는 동일 시스템내에서 송신유니트(200)와 수신유니트(300)간에 직렬방식으로 데이터를 전송하는 경우, 상기 직렬 데이터의 전송중에 에러가 발생되는 것을 검출하기 위한 장치에 있어서,상기 송신유니트(200)가클럭을 입력받아 패리티 비트를 삽입하기 위한 위치클럭을 발생하는 패리티비트 위치클럭 발생기(210);전송할 직렬 데이타를 패리티 체크하여 소정의 패리티를 발생하는 패리티 발생기(220);상기 패리티비트 위치클럭 발생기가 발생하는 패리티 비트 위치클럭에 상기 패리티 발생기가 발생한 패리티를 상기 직렬 데이터에 삽입하여 전송하는 패리티 삽입기(230)를 포함하고,상기 수신유니트(300)가패리티 비트를 검출하기 위한 클럭을 발생하는 패리티 비트 검출클럭 발생기(310);상기 패리티비트 검출클럭 발생기가 출력하는 검출클럭에 수신된 직렬 데이터로부터 패리티를 체크하는 패리티 검출기(320);상기 패리티 검출기가 출력하는 검출 패리티와 상기 직렬 데이타 스트림을 통해 수신된 패리티를 비교하여 일치하면 정상으로 판정하고, 일치하지 않으면 에러검출신호를 발생하는 패리티 비교기(330)를 포함하는 전송장치내 직렬 데이타 전송에러 검출장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960073830A KR19980054664A (ko) | 1996-12-27 | 1996-12-27 | 전송장치내 직렬 데이타 전송에러 검출장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960073830A KR19980054664A (ko) | 1996-12-27 | 1996-12-27 | 전송장치내 직렬 데이타 전송에러 검출장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980054664A true KR19980054664A (ko) | 1998-09-25 |
Family
ID=66382062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960073830A KR19980054664A (ko) | 1996-12-27 | 1996-12-27 | 전송장치내 직렬 데이타 전송에러 검출장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980054664A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100328823B1 (ko) * | 1999-07-06 | 2002-03-14 | 박종섭 | 직렬통신 시 데이터의 신뢰성 향상방법 |
KR20020055519A (ko) * | 2000-12-28 | 2002-07-09 | 엘지전자 주식회사 | 통신시스템에서의 에러 검출 장치 |
-
1996
- 1996-12-27 KR KR1019960073830A patent/KR19980054664A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100328823B1 (ko) * | 1999-07-06 | 2002-03-14 | 박종섭 | 직렬통신 시 데이터의 신뢰성 향상방법 |
KR20020055519A (ko) * | 2000-12-28 | 2002-07-09 | 엘지전자 주식회사 | 통신시스템에서의 에러 검출 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3421208B2 (ja) | ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路 | |
US6061328A (en) | Integrated multi-fabric digital cross-connect integrated office links | |
US5850387A (en) | Processor device for terminating and creating synchronous transport signals | |
JP3293743B2 (ja) | 時分割信号交換システム | |
US5822299A (en) | Path protection in a telecommunications network | |
EP1083692A2 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
US5490142A (en) | VT group optical extension interface and VT group optical extension format method | |
US6188701B1 (en) | Apparatus and method for interfacing between communication networks | |
CA2394553C (en) | Method for manifesting alarms in a telecommunication network | |
US5331630A (en) | Renewal method and apparatus for AU-4 and TU-3 pointers of synchronous digital hierarchy | |
US20050163162A1 (en) | Communications system | |
US6717953B1 (en) | Method of and facility for converting a SONET signal to an SDH signal | |
US20010053146A1 (en) | Processor device for terminating and creating synchronous transport signals | |
US5768282A (en) | Node provided with facility for checking establishment of synchronization | |
KR19980054664A (ko) | 전송장치내 직렬 데이타 전송에러 검출장치 | |
US6901082B1 (en) | Method and apparatus for communicating information | |
JP3188531B2 (ja) | 多重通信方法および装置 | |
KR100195063B1 (ko) | 동기식 광전송장치의 분기결합망에 있어서 링경보방법 | |
KR100237475B1 (ko) | 동기식 전송시스템에서 대국 고속다중화 유니트 절체요구장치 | |
KR0171765B1 (ko) | 동기식 전송장치에 있어서 저속 다중화기의 보드절체 방법 | |
JP2845184B2 (ja) | 警報送信装置および警報受信装置 | |
KR0171763B1 (ko) | 동기식 전송장치에 있어서 f1 바이트를 이용한 타합선 경로구성방법 | |
KR0171775B1 (ko) | 타합선 신호 처리 장치 | |
KR100219216B1 (ko) | 광가입자 시스템의 유니트간 에러 검출기 | |
KR0171764B1 (ko) | 동기식 전송장치에 있어서 저속 다중화기의 회로절체 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |