JPH0463480A - 3―v族化合物半導体装置 - Google Patents

3―v族化合物半導体装置

Info

Publication number
JPH0463480A
JPH0463480A JP2175821A JP17582190A JPH0463480A JP H0463480 A JPH0463480 A JP H0463480A JP 2175821 A JP2175821 A JP 2175821A JP 17582190 A JP17582190 A JP 17582190A JP H0463480 A JPH0463480 A JP H0463480A
Authority
JP
Japan
Prior art keywords
layer
titanium
gold
thickness
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2175821A
Other languages
English (en)
Inventor
Katsumi Tsujii
勝己 辻井
Masahiko Sakata
昌彦 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2175821A priority Critical patent/JPH0463480A/ja
Publication of JPH0463480A publication Critical patent/JPH0463480A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、I−V族化合物半導体装置、特にGaAs、
GaAlAs5GaAsP、GaPやInGaAs、I
nAsP等のm−v族化合物半導体の単結晶を用いた発
光ダイオードにおける電極の構造に関するものである。
〈従来の技術〉 従来、発光ダイオード(以下、LEDと略記)は、可視
光、近赤外光や赤外光を発光するものとしては、GaA
lAs、GaAsPやGaP等のI−V族化合物半導体
の単結晶を用いたものが実用化され、現在では、工業的
規模による大量生産により発光ダイオードランプ、数字
表示素子、ドツトマトリックス型発光表示素子や屋外発
光タイオード表示板として広く用いられている。また、
GaAs系のm−v族化合物半導体、GaAsやfnG
aAs、InAsP等のm−v族化合物半導体の単結晶
を用いたものも実用化され、現在では工業的規模におい
て生産され、赤外発光ダイオードトシテリモートコント
ロール、フォトインクラブタや赤外線を用いた計測機器
等に広く用いられている。
とこ−ろで、出願人は、先に特公昭62−44836号
公報(特許第1528954号)及び特公昭62−44
837号公報(特許第1528955号)において、ア
ルミニウム層による良好なワイヤー・ボンディング性か
得られる■−■族化合物半導体装置を提案した。これら
の半導体装置の電極構造は、化合物半導体とオーム性接
触を成す金を主成分とした合金層を第1層、窒化チタニ
ウム層を第2層、チタニウム層を第3層、窒化チタニウ
ム層を第4層、アルミニウム層を第5層として順次積層
、あるいは化合物半導体とオーム性接触を成す金を主成
分とした合金層を第1層、窒化チクニウム層を第2層、
チタニウム層を第3層、アルミニウム層を第4層として
順次積層して電極とし、ている。
これら電極構造は、それ以前に用いられていた、■−〜
′族化合物半導体に対するオーム性接触を成す、例えば
Au−BeやAu−Znの様な金を主成分とする合金層
単層のみの電極に較へて、その安定した電気的に低い接
触抵抗を維持し、かつ良好なワイヤーホンティング性が
得られる。すなわち、この電極は、窒化チタン材料の持
つ固有の優れたバIJア性、換言すれば、金、ガリウム
等か窒化チタン層上に積層された電極層へ拡散して行く
ことを抑制し防止する優れた効果によって、その目的と
している良好なワイヤーポンディング性を実現した。
〈発明か解決しようとする課題〉 しかしなから、窒化チタン材料の優れたバ1ノア性は下
地の金属層、すなわち、金を主成分とする合金層との界
面において、「窒化チタン層−、・と1「金層−・□と
はほとんと界面反応を生しないため、下地の金属層(全
系合金@)の種類によっては窒化チタンと層との機械的
な密着性の点において劣り、ワイヤーホンティングの原
にその上に積層された層との間において層間剥離を生じ
るという大きな問題点かあった。 なお、先の出願で第
2層をチタン層、第3層を窒化チタン層、第4層をチタ
ン層とすることも提案されている。しかしここでは、チ
タン層と金糸合金層との間で第2層か却り、またその上
の窒化チタン層か薄いので、結局全系合金中にアルミニ
ウムか拡散し良好なオーム性接触か得られなかった。
本発明は上記点に鑑み、窒化チタン層のバリア性能を損
なうことなく、発光タイオード電極のこのワイヤーホン
ティングの際に発生していた層間剥離の現象を解消した
III −、、、−V属化合物半導体装置を提供するこ
とを目的とする。
〈課題を解決するための手段〉 本発明は、l1l−V族化合物半導体とオーム性接触を
成す金を主成分とした合金層を第1層、チタン層を第2
層、窒化チタン層を第3層、チタン層を第4層、アルミ
ニウム層を第5層として順次積層して電極とし、上記第
2層のチタン層は30人乃至1000人の範囲の膜厚と
したことを特徴とするものである。
く作 用〉 本発明は、上記のように、チタン材料の持つ固有の優れ
た接着性能と窒化チタン材料とは同系列の材料群に属す
ることに着目し、オーム性接触を成す金糸合金層と窒化
チタン層との間に、30人乃至1000人の範囲の薄い
チタン層を介在させることにより、窒化チタン層のバリ
ア性能を損なうことなく、発光ダイオード電極のこのワ
イヤー十ンティングの際に発生していた層間剥離の現象
を解消した。
本発明に従えば、オーム性接触を成す金糸合金層と窒化
チタン層との間に挿入されたチタン層はその材料固有の
優れた接着性能を発揮し、層間剥離を防止する作用を示
す。金糸合金層の層厚を3000人に設定した場合、チ
タン層の層厚を50人、1.00人、200人、300
人、500人と増加して行くと層間剥離防止の効果は発
揮され、機械的密着強度は非常に安定したものとなる。
しかし、チタン層の層厚か厚くなりすぎると、電気的な
特性、順方向電圧Vfの値が増加するという副作用か生
しる。これは金を主成分とするオーム性合金層とチタン
層とか反応し、この合金層とチタン層との合金が生じ(
合金層かチタン層に食われて)、本来オーム性接触を成
す金層が薄くなり、111−V族化合物半導体装置の表
面層とのオーム性接触の接触抵抗の増加、或は、オーム
性接触か得られない状態となる。この両者の特性の兼合
いて、チタン層の層厚は30人〜1000人が適切であ
る。
尚、このチタン材料固有の優れた接着性能は、チタンが
酸素と結合する力が金や窒化チタンなとに比へて桁外れ
に大きいこと、金材料と反応して合金化する力が大きい
ことと金属として見た場合の延性が優れていることに基
つくものと思われる。
〈実施例〉 以下、図面に従って本発明の詳細な説明する。
第1図、第2図、第3図はGaAs赤外発光ダイオード
の例である。第1図(A)乃至(E)に、GaAs赤外
発光タイオートの製造プロセスを示している。
水平ブリノンマン法(HB法)によって得られたn型の
GaAs基板1に、Ga融液による液相エピタキシャル
成長法によって、Si(シリコン)をドープしたGaA
sのエピタキシャル成長層を得て、n型GaAs層(5
0人〜100人)2及びp型GaAs (30A 〜5
0A)3を形成する。
次にこのウェハーのp型GaAsの表面を、研磨材でラ
ッピング及びポリッシングにより平坦に研磨する。第1
図の工程(A)。
次にこのp型G a A sウェハー表面を硫酸−過酸
化水素水の溶液かまたはアンモニア水−過酸化水素水の
溶液等の化学薬品でエツチングし、加工歪み等を除去し
た後、電極構造の第1層として金亜鉛層(Au−Zn)
4を3000人程度真空蒸着法やスパッタリング法等に
よって形成する。
次に、第2層にあたるチタン層5をおよそ200人の厚
さにスパッタリング法なとにより形成し、第2層のチタ
ン層5を大気に晒らすことなく、引き続き第3層にあた
る窒化チタン層6を反応性スパッタリング法等によりお
よそ1000人、第4層にあたるチタン層7をスパッタ
リング法なとによりおよそ3000人形成する。次に、
第5層にあたるアルミニウム層8をおよそ1μm程度真
空蒸着法やスパッタリング法等によって形成する。
第1図の工程(B)。
次に、所定のフォトマスクを用いて、通常のフォトエッ
チ法により、これら5層から成る多層の電極層を所望の
形状にエツチングする。この際、アルミニウム層8は加
熱した燐酸溶液により、またチタン層5,7及び窒化チ
タン層6はアンモニア水と過酸化水素水との混合溶液に
よって、そして第1層の金−亜鉛層4は沃素と沃化アン
モニウムと水との16溶液によってエツチングされる。
次にフォトレジストの剥離液によって電極上のフォトレ
ジストを除去し、その後に、窒素雰囲気中450’Cの
熱処理を施し、電極のオーム性接触を付与する。第1図
の工程(C)。
続いて、このウェハーの裏面をラッピング装置により研
磨し、ウェハーの厚みをおよそ300μmの厚みにする
。そしてこのウェハーの裏面に金とケルマニュウムの合
金層9を真空蒸着法により形成し、窒素雰囲気中て熱処
理を施し、裏面に対しても■−■族化合物半導体材料と
のオーム性接触を付与する。第1図の工程(D)。
次にこのウェハーをダイシング装置によって個々の素子
に分離し、GaAsの赤外発光LEDのチップを完成す
る。このチップの一般的にサイズは、約350μmX3
50μm程度、厚さおよそ300μmであり、順方向電
流の印加により、pn接合から、効率の良い5i−8i
の深い準位に基つくおよそ9400人の幅広い赤外発光
を発生する。第1図の工程(E)。
得られたGaAsLEDチップ10を第2図リードフレ
ーム13に銀系または金糸のペースト12によってタイ
ホントを行い、25〜40μmφの金線11によってワ
イヤーボンティングを行う。
この後、樹脂モールドを施す。これらの工程により、G
aAsLEDタイオードか完成する。
第3図はこのGaAsLEDの電気的な特性と第2層の
チタン層4の層厚との関係を示すものである。順方向電
流20mA流した時の順方向の抵抗値を表現するVf(
ボルト、■)とすると、チタン層4の層厚が、0人、5
0人、100人、200人、300人と増加してもVf
の値は典型値1.23Vであり、変化を示さない。しか
し、500人、1000人と更に増加すると、この典型
値は1.27V、]、34Vと急速に増加を示す。
一方、同時に示すワイヤーボンディングの際の電極構造
の機械的強度を示すハガレ率は、チタン層4の層厚が、
0人の時6〜10%の高い発生率を示していたのに対し
、チタン層4の層厚が50人の時には0〜3%と急速に
減少し、100Å以上においては、ハガレ率はほぼ皆無
の状態になった。
チタン層4の層厚の増加による電極の直列抵抗の増加を
計算すると、チタン層4の層厚が300人の時、Vf=
1.24Vとし、1000人の時、Vf=1.34Vと
すれば、電圧差1. 34−124=O,IV、層厚差
1000人−300人700人であり、この時の電極パ
ターンの大きさは150μmφなので、8.lXl0−
’V/100A/μm′と計算される。
第4図は、可視発光ダイオードGaPLEDのn型層の
電極構造に適用した場合の例を示している。
第4図(A)のようにp型GaP層15の上に形成され
たn型GaP層14の表面に、オーム性接触を得るため
の材料として、金とシリコンとの合金層16をおよそ3
000人程度0厚みに形成し、フォトエツチング法によ
って所定のパターン形状にし、フォトレジスト膜を除去
した後、−旦500 ’C〜600 ’Cて熱処理を施
し、オーム性接触を形成する。(第4図(B))。
次に、この上に前記GaAsの場合の実施例と同様に、
チタン層17の層厚をおよそ200人程薄層窒化チタン
層18の層厚をおよそ1000A人度、チタン層19の
層厚をおよそ3000人程度0厚らにアルミニウム層2
0の層厚を1〜2μm程度、順次積層して形成し、フォ
トエツチング法を用いて、下層の金シリコン層のパター
ン形状に合わせて、上層のパターンを形成し、フォトレ
ジスト膜を除去後、400’C程度の熱処理を施し、各
積層間の密着強度を確保する。この様にして形成した積
層電極構造は優れたオーム性接触と良好なワイヤーホン
ディング性を示した。(第4図(Cこの可視LEDチッ
プの一般的にサイズは、約320μmX 320μm程
度、厚さおよそ300μmであり、順方向電流の印加に
より、p−n接合から、N−Nのアイソエレクトロニッ
クトラップの準位に基づく効率の良いおよそ5650人
の緑黄色の可視光の発光か生しる。
得られたGaPLEDチップを第2図と同様のリードフ
レーム13に銀糸または金糸のペースト12によってダ
イホントを行い、25〜40μmφの金線11によって
ワイヤーホンティングを行う。この後、樹脂モールドを
施す。これらの工程により、GaAsLEDタイオード
が完成する。
第5図にこのGaPLEDの電気的な特性と第2層のチ
タン層17の層厚との関係を示す。順方向電流20mA
流した時の順方向の抵抗値を表現するVf(ボルト、■
)とすると、チタン層17の層厚が、0人、50人、L
 O0人と増力aしてもVfの値は典型値2.15Vて
あり、変化を示さない。しかし、200人、300人、
500人、1000人と更に増加すると、この典型値は
220V、2,24V、2.30V、2.40Vと急速
に増加を示す。一方、ワイヤーボンディングの際の電極
構造の機械的強度を示すハガレ率は、チタン層17の層
厚が、0人の時6〜10%の高い発生率を示していたの
に対し、チタン層170層厚が50人の時には0〜2%
と急速に減少し、100Å以上においては、ハガレ率は
ほぼ皆無の状態になった。
いずれにしても、第2層のチタン層4または17の層厚
か厚くなりすぎると、電気的な特性、順方向電圧Vfの
値か増加するという副作用か生し1、また薄すぎるとハ
カレ率の改善に寄与できないので、チタン層4,17の
層厚としては30人〜1000人の範囲が適当である。
ちなみに、第3層の窒化チタン層5,18は、500Å
以下ではバリア性がなくアルミニウム層7.20を変質
させ、2000Å以上では窒化チタン層の直列抵抗が影
響を与え始め、また非常に硬質であるのて熱膨張係数の
差による応力が上下層間で生じる。さらに厚い場合は剥
離に至る。従って、500人乃至2000人が適当であ
る。
また、第4層のチタン層6,19は、バリア性と直列抵
抗の影響から500人乃至4000人が適当である。
以上、第1実施例では、n型GaAsへのオーム性接触
をなす金糸合金層としてAu−Zn材料を、また第2実
施例では、n型GaPへのオーム性接触をなす金糸合金
層としてAu−5i材料を用いた場合について説明した
か、■−V族化合物半導体装置へのオーム性接触をなす
金糸合金層としては、例えば、n型GaAsに対しては
AuGe材料か、n型GaPに対してはAu−Be材料
なとが用いられ、これらの組み合わせに対しても本発明
か有効出あることか確かめられている。
したかって、本発明はp型の■−■−■合物半導体装置
およびn型の■−v族化合物半導体装置に対しても有効
なものである。
すなわち、本発明は、オーム性液をなす金糸合金層の外
側に積層されるチタン(Ti)層のバリアー性能に関し
、下地の金合金層の特性へ上層のチタン層が悪影響を及
ぼさない範囲において有効に作用する。
〈発明の効果〉 以上のように本発明によれば、オーム性接触を成す金糸
合金層と窒化チタン層との間に、30人乃至1000人
の範囲の薄いチタン層を介在させたものであり、窒化チ
タン層のバリア性能を損なうことなく、発光タイオート
電極のこのワイヤーホンディングの際に発生していた層
間剥離の現象を解消できる実用価値の高い■−■属化金
化合物半導体装置供できる。
【図面の簡単な説明】
第1図(Aン乃至(E)は本発明の一実施例に係わるG
aAsLEDチ・7プの製造プロセスを示す図、第2図
は同GaAsLEDチップによる赤外LEDランプの断
面図、第3図はGaAsLEDの電気的な特性と機械的
な特性を説明する図、第4図(A)乃至(C)はGa 
PLEDチップの製造プロセスを示す図、第5図はGa
 PLEDの電気的な特性と機械的な特性を説明する図
である。 1・・・・n型GaAs基板、2・・・・nGaAsエ
ピタキシャル成長層、3・・・・p型GaAsエピタキ
ンヤル層、4・・・・金亜鉛合金層、5.7・・・・チ
タン層、6・・・・窒化チタン層、  8・・・・アル
ミニウム層、9・・・・金ゲルマニウム合金層、】0・
・・・LEDチップ、   11・・・・金線、12・
・・・銀ヘースト、13・・・・リードフレーム、14
・・・・n型GaP層、 15・・・・n型GaP層、
16・・・・金シリコン層、17・・・・チタン層、1
8・・・・窒化チタン層、19・・・・チタン層、20
・・・・アルミニウム層。 代理人 弁理士  梅 1)勝  (他 2名)III
図 luml v;Rh (入)

Claims (1)

    【特許請求の範囲】
  1. 1、III−V族化合物半導体とオーム性接触を成す金を
    主成分とした合金層を第1層、チタン層を第2層、窒化
    チタン層を第3層、チタン層を第4層、アルミニウム層
    を第5層として順次積層して電極とし、上記第2層のチ
    タン層は30Å乃至1000Åの範囲の膜厚であること
    を特徴とするIII−V族化合物半導体装置。
JP2175821A 1990-07-02 1990-07-02 3―v族化合物半導体装置 Pending JPH0463480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2175821A JPH0463480A (ja) 1990-07-02 1990-07-02 3―v族化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2175821A JPH0463480A (ja) 1990-07-02 1990-07-02 3―v族化合物半導体装置

Publications (1)

Publication Number Publication Date
JPH0463480A true JPH0463480A (ja) 1992-02-28

Family

ID=16002815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2175821A Pending JPH0463480A (ja) 1990-07-02 1990-07-02 3―v族化合物半導体装置

Country Status (1)

Country Link
JP (1) JPH0463480A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936859B1 (en) 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117283A (en) * 1981-01-13 1982-07-21 Sharp Corp 3-5 group compound semiconductor device
JPS5835919A (ja) * 1981-08-28 1983-03-02 Nippon Telegr & Teleph Corp <Ntt> 金属半導体接合電極の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117283A (en) * 1981-01-13 1982-07-21 Sharp Corp 3-5 group compound semiconductor device
JPS5835919A (ja) * 1981-08-28 1983-03-02 Nippon Telegr & Teleph Corp <Ntt> 金属半導体接合電極の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936859B1 (en) 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US7109529B2 (en) 1998-05-13 2006-09-19 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound

Similar Documents

Publication Publication Date Title
TW502458B (en) Bonding type semiconductor substrate, semiconductor light emission element and manufacturing method thereof
JP3259811B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
EP0622858B1 (en) Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP3511970B2 (ja) 窒化物半導体発光素子
JP2697572B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
US20050019971A1 (en) Methods of fabricating light emitting devices using mesa regions and passivation layers
JPH08316525A (ja) 発光ダイオード
CN108198926A (zh) 一种薄膜型AlGaInP发光二极管芯片及其制备方法
JP3494478B2 (ja) 窒化ガリウム系化合物半導体素子
JP4159865B2 (ja) 窒化物系化合物半導体発光素子の製造方法
TWI358137B (ja)
JP3154364B2 (ja) n型窒化ガリウム系化合物半導体層の電極及びその形成方法
WO2004051758A1 (ja) 半導体発光素子及びその製造方法
JPH09116190A (ja) 改善された光収量を有する発光ダイオード
JP3047960B2 (ja) n型窒化物半導体の電極
JP2004228540A (ja) 発光素子
JP3239350B2 (ja) n型窒化物半導体層の電極
JP3344296B2 (ja) 半導体発光素子用の電極
JPH09116191A (ja) 発光ダイオードの製造方法
JPH10308533A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置
JPH0463480A (ja) 3―v族化合物半導体装置
JPH08306643A (ja) 3−5族化合物半導体用電極および発光素子
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2007317913A (ja) 半導体発光素子およびその製造方法