JPH0462607B2 - - Google Patents
Info
- Publication number
- JPH0462607B2 JPH0462607B2 JP62234691A JP23469187A JPH0462607B2 JP H0462607 B2 JPH0462607 B2 JP H0462607B2 JP 62234691 A JP62234691 A JP 62234691A JP 23469187 A JP23469187 A JP 23469187A JP H0462607 B2 JPH0462607 B2 JP H0462607B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- amplifier
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 18
- 238000010894 electron beam technology Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000009738 saturating Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45146—At least one op amp being added at the input of a dif amp
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅器、特にオシロスコープの時間軸
回路で掃引信号を増幅して偏向板を駆動するのに
好適な差動増幅器に関する。
回路で掃引信号を増幅して偏向板を駆動するのに
好適な差動増幅器に関する。
典型的なトランジスタ（以下TRと略す）使用
の差動増幅器は、その通常動作レンジにわたり差
動入力信号を略線形に増幅した作動出力信号を生
じる。しかし、入力信号が正又は負極性で入力信
号が過大となると、増幅器は「過励振」（オーバ
ードライブ）状態になり、即ちTRのベース・エ
ミツタ電圧が能動状態外に駆動されて飽和又はオ
フ状態になる。TRが飽和又はオフ状態になる
と、TRのベース容量の電荷が相当量増加又は減
少し、TRが飽和又はオフ状態から能動状態に回
復するには、そのベース容量が正しく充放電しな
ければならない。その結果、差動増幅器が過励振
状態から回復するには、入力信号振幅を通常レン
ジ内に低減して、飽和或はオフとなつている増幅
器のTRのベース容量を、TRが能動領域に入れ
るよう充分な量だけ充放電しなければならない。
これら容量の充放電には時間がかかるので、増幅
器が入力信号に対して線形動作できる範囲に入力
信号が戻つてから増幅器が入力信号に線形応答し
始める迄には時間遅延がある。従つて、最小遅延
時間で過励振状態から線形動作状態に復帰する差
動増幅器が必要である。
の差動増幅器は、その通常動作レンジにわたり差
動入力信号を略線形に増幅した作動出力信号を生
じる。しかし、入力信号が正又は負極性で入力信
号が過大となると、増幅器は「過励振」（オーバ
ードライブ）状態になり、即ちTRのベース・エ
ミツタ電圧が能動状態外に駆動されて飽和又はオ
フ状態になる。TRが飽和又はオフ状態になる
と、TRのベース容量の電荷が相当量増加又は減
少し、TRが飽和又はオフ状態から能動状態に回
復するには、そのベース容量が正しく充放電しな
ければならない。その結果、差動増幅器が過励振
状態から回復するには、入力信号振幅を通常レン
ジ内に低減して、飽和或はオフとなつている増幅
器のTRのベース容量を、TRが能動領域に入れ
るよう充分な量だけ充放電しなければならない。
これら容量の充放電には時間がかかるので、増幅
器が入力信号に対して線形動作できる範囲に入力
信号が戻つてから増幅器が入力信号に線形応答し
始める迄には時間遅延がある。従つて、最小遅延
時間で過励振状態から線形動作状態に復帰する差
動増幅器が必要である。
第５図を参照して従来の増幅器を説明する。こ
の増幅器２０は１対のnpn型TR Q1−Q2を含み、
そのエミツタは電流源２１に接続してTR Q1−
Q2のエミツタから電流を吸収して各電源−Ｖへ
流す。尚、本明細書中、電流源の語は、電流供給
及び吸収のいずれも包含する回路として使用す
る。TR Q1のコレクタは直接正電源＋Ｖに接続
され、TR Q2のコレクタはTR Q2のコレクタに
電流を供給する電流源２７を介して＋Ｖに接続さ
れている。TR Q2のコレクタは別のnpn型TR
Q5のベース・エミツタ路を介してそのベースに
接続される。更に別の電流源２２がTR Q5のエ
ミツタとTR Q2のベースの接続点から電流を吸
収し、電流を−Ｖ電源に供給する。
の増幅器２０は１対のnpn型TR Q1−Q2を含み、
そのエミツタは電流源２１に接続してTR Q1−
Q2のエミツタから電流を吸収して各電源−Ｖへ
流す。尚、本明細書中、電流源の語は、電流供給
及び吸収のいずれも包含する回路として使用す
る。TR Q1のコレクタは直接正電源＋Ｖに接続
され、TR Q2のコレクタはTR Q2のコレクタに
電流を供給する電流源２７を介して＋Ｖに接続さ
れている。TR Q2のコレクタは別のnpn型TR
Q5のベース・エミツタ路を介してそのベースに
接続される。更に別の電流源２２がTR Q5のエ
ミツタとTR Q2のベースの接続点から電流を吸
収し、電流を−Ｖ電源に供給する。
また、増幅器２０は別のnpn型TR対Q3−Q4を
含んでいる。両TRのエミツタは電流源２３に接
続され、TR Q3−Q4のエミツタから電流を吸収
して電流を負電源−Ｖに供給する。TR Q3のコ
レクタは＋ＶにTR Q4のコレクタはそれに電流
を供給する電流源２８を介して＋Ｖに接続する。
TR Q5のコレクタは他のnpn型TR Q6のベー
ス・エミツタ路を介してベースに接続され、−Ｖ
に接続されている電流源２４はTR Q6のエミツ
タとQ4のベース間の接続点から電流を引く。TR
Q5−Q6のエミツタは抵抗Rgを介して相互接続さ
れている。電流源２７と２８は大きさがＩ（例え
ば1mA）の電流を生じ、他方電流源２１と２３
は大きさ2I（例えば2mA）の電流を生じ、また電
流源２２と２４は大きさIg（例えば2mA）の電流
を生じる。
含んでいる。両TRのエミツタは電流源２３に接
続され、TR Q3−Q4のエミツタから電流を吸収
して電流を負電源−Ｖに供給する。TR Q3のコ
レクタは＋ＶにTR Q4のコレクタはそれに電流
を供給する電流源２８を介して＋Ｖに接続する。
TR Q5のコレクタは他のnpn型TR Q6のベー
ス・エミツタ路を介してベースに接続され、−Ｖ
に接続されている電流源２４はTR Q6のエミツ
タとQ4のベース間の接続点から電流を引く。TR
Q5−Q6のエミツタは抵抗Rgを介して相互接続さ
れている。電流源２７と２８は大きさがＩ（例え
ば1mA）の電流を生じ、他方電流源２１と２３
は大きさ2I（例えば2mA）の電流を生じ、また電
流源２２と２４は大きさIg（例えば2mA）の電流
を生じる。
TR Q5のコレクタは出力電流I1を供給し、TR
Q6のコレクタは出力電流I2を供給する。入力電圧
V1がTR Q1のベースに印加され、別の入力電圧
V2がTR Q3のベースに印加されると、その結果
０以外の差動入力電圧V1−V2がTR Q5−Q6のコ
レクタに０以外の差動出力電流I1−I2を生じる。
差動入力電圧V1−V2の絶対値が通常動作レンジ
（Ig×Rg未満）に維持されると、増幅器２０は線
形動作をし、差動出力電流I1−I2が差動入力電圧
V1−V2に比例する。この入力電圧レンジでは、
TR Q1−Q6はいずれも能動状態であり、TR Q2
のベース電圧Vb2はV1に追従し、TR Q4のベース
電圧Vb4はV2に追従する。TR Q1−Q2のエミツ
タは2Iに相当する合計電流、即ち電流源２１の電
流を流し、電流源２７の供給電源はＩ（電流源２
１の電流の1/2）であることに注目されたい。
TR Q5とQ2の比較的小さいベース電流を無視す
ると、TR Q5のベース・エミツタ接合がなす帰
還路はTR Q2のベース電圧Vb2を、TR Q2が略
Ｉの大きさのコレクタ・エミツタ電流を流すよう
な値に設定する。電流源２１は大きさ2Iの電流を
吸収し、TR Q2のエミツタは略Ｉの大きさの電
流を流すので、TR Q1のエミツタは略Ｉの大き
さの電流を流さなければならない。両TRが同じ
負荷電流を流す限りTR Q1−Q2は特性が揃つて
おり、両TRのエミツタが同じ電位であるので、
両ベースも同じ電位V1でなければならない。TR
Q3，Q4及びQ6は同様に動作して、差動入力電圧
V1−V2が通常動作レンジ内のときTR Q4のベー
ス電圧がTR Q3のベース電圧に追従するように
する。
Q6のコレクタは出力電流I2を供給する。入力電圧
V1がTR Q1のベースに印加され、別の入力電圧
V2がTR Q3のベースに印加されると、その結果
０以外の差動入力電圧V1−V2がTR Q5−Q6のコ
レクタに０以外の差動出力電流I1−I2を生じる。
差動入力電圧V1−V2の絶対値が通常動作レンジ
（Ig×Rg未満）に維持されると、増幅器２０は線
形動作をし、差動出力電流I1−I2が差動入力電圧
V1−V2に比例する。この入力電圧レンジでは、
TR Q1−Q6はいずれも能動状態であり、TR Q2
のベース電圧Vb2はV1に追従し、TR Q4のベース
電圧Vb4はV2に追従する。TR Q1−Q2のエミツ
タは2Iに相当する合計電流、即ち電流源２１の電
流を流し、電流源２７の供給電源はＩ（電流源２
１の電流の1/2）であることに注目されたい。
TR Q5とQ2の比較的小さいベース電流を無視す
ると、TR Q5のベース・エミツタ接合がなす帰
還路はTR Q2のベース電圧Vb2を、TR Q2が略
Ｉの大きさのコレクタ・エミツタ電流を流すよう
な値に設定する。電流源２１は大きさ2Iの電流を
吸収し、TR Q2のエミツタは略Ｉの大きさの電
流を流すので、TR Q1のエミツタは略Ｉの大き
さの電流を流さなければならない。両TRが同じ
負荷電流を流す限りTR Q1−Q2は特性が揃つて
おり、両TRのエミツタが同じ電位であるので、
両ベースも同じ電位V1でなければならない。TR
Q3，Q4及びQ6は同様に動作して、差動入力電圧
V1−V2が通常動作レンジ内のときTR Q4のベー
ス電圧がTR Q3のベース電圧に追従するように
する。
よつて、TR Q1−Q6がすべて能動状態のとき、
TR Q2とQ4のベース間電位は差動入力電圧V1−
V2に追従し、この電位差は抵抗Rgに電流Id＝
（V1−V2）／Rgを流す。もし差動入力電圧V1−
V2が０であれば、Idが０であり、TR Q5が電流
源Igの全電流を流し、TR Q6が電流源２４の全
電流Igを流す。TR Q5−Q6の両エミツタ電流は
共にIgの大きさを有し、コレクタ電流I1及びI2は
略同じIgで、TR Q5，Q6のベース電流は微小で
ある。I1＝I2であるので、増幅器２０の差動出力
電流I1−I2は０である。
TR Q2とQ4のベース間電位は差動入力電圧V1−
V2に追従し、この電位差は抵抗Rgに電流Id＝
（V1−V2）／Rgを流す。もし差動入力電圧V1−
V2が０であれば、Idが０であり、TR Q5が電流
源Igの全電流を流し、TR Q6が電流源２４の全
電流Igを流す。TR Q5−Q6の両エミツタ電流は
共にIgの大きさを有し、コレクタ電流I1及びI2は
略同じIgで、TR Q5，Q6のベース電流は微小で
ある。I1＝I2であるので、増幅器２０の差動出力
電流I1−I2は０である。
差動入力電圧V1−V2が正に駆動されると、Id
＝（V1−V2）／Rgの正の値となり、TR Q5のエ
ミツタは大きさIgの電流を電流源２２に供給する
のみならず、抵抗Rgに０以外の電流Igを供給し
なければならない。同時に、Idが電流源２４に流
れ、TR Q6のエミツタ電流を減少する。よつて、
差動入力電圧V1−V2が正であれば、TR Q5のエ
ミツタ電流、従つてそのコレクタ電流I1は大きさ
Idだけ増加し、TR Q6のエミツタ電流、よつて
そのコレクタ電流I2は大きさIdだけ減少する。従
つて、差動出力電流I1−I2は2Idの大きさとなる。
同様に、差動入力電圧V1−V2が負に駆動される
と、Idは負となり、TR Q5のコレクタ電流I1がId
だけ減少し、Q6のコレクタ電流I2がIdだけ増加す
ることが判る。差動出力電流I1−I2はこの場合で
も2Idとなるが、この場合にはIdが負であるので
差動出力も負となる。
＝（V1−V2）／Rgの正の値となり、TR Q5のエ
ミツタは大きさIgの電流を電流源２２に供給する
のみならず、抵抗Rgに０以外の電流Igを供給し
なければならない。同時に、Idが電流源２４に流
れ、TR Q6のエミツタ電流を減少する。よつて、
差動入力電圧V1−V2が正であれば、TR Q5のエ
ミツタ電流、従つてそのコレクタ電流I1は大きさ
Idだけ増加し、TR Q6のエミツタ電流、よつて
そのコレクタ電流I2は大きさIdだけ減少する。従
つて、差動出力電流I1−I2は2Idの大きさとなる。
同様に、差動入力電圧V1−V2が負に駆動される
と、Idは負となり、TR Q5のコレクタ電流I1がId
だけ減少し、Q6のコレクタ電流I2がIdだけ増加す
ることが判る。差動出力電流I1−I2はこの場合で
も2Idとなるが、この場合にはIdが負であるので
差動出力も負となる。
差動入力電圧V1−V2が充分に負であれば、−Id
＝Igであり、TR Q6のエミツタ電流が電流源２
２及び２４の必要とするすべての電流2Igを供給
する。TR Q5のエミツタ電流は０であるので、
TR Q5はオフである。よつて、I2の大きさは実質
的に2Igに等しく、I1の大きさは０であるので、
差動出力電流I1−I2は−2Igである。V1−V2が更
に減少しても、I1とI2には何ら影響はなく、TR
Q5は既にオフであり、TR Q6が電流源２２−２
４の必要とする全電流を供給している。また、差
動入力電圧V1−V2が減少しても、TR Q5のエミ
ツタ電流が更に減少することはなく、またTR
Q6のエミツタ電流が更に増加することもない。
差動入力電圧V1−V2が−Ig未満になると、Idは
更に減少できないので、抵抗Rgの両端電圧Vb2−
Vb4は固定される。
＝Igであり、TR Q6のエミツタ電流が電流源２
２及び２４の必要とするすべての電流2Igを供給
する。TR Q5のエミツタ電流は０であるので、
TR Q5はオフである。よつて、I2の大きさは実質
的に2Igに等しく、I1の大きさは０であるので、
差動出力電流I1−I2は−2Igである。V1−V2が更
に減少しても、I1とI2には何ら影響はなく、TR
Q5は既にオフであり、TR Q6が電流源２２−２
４の必要とする全電流を供給している。また、差
動入力電圧V1−V2が減少しても、TR Q5のエミ
ツタ電流が更に減少することはなく、またTR
Q6のエミツタ電流が更に増加することもない。
差動入力電圧V1−V2が−Ig未満になると、Idは
更に減少できないので、抵抗Rgの両端電圧Vb2−
Vb4は固定される。
差動入力電圧V1−V2が順次負になると、TR
Q2のベース電位Vb2は電圧V1に追従するのを停止
して一定値にとどまり、一方そのエミツタ電位は
V1に応じて低下し、その結果TR Q2を急速に飽
和させる。TR Q2が飽和すると、そのコレク
タ・エミツタ電位は略０に低下し、TR Q2のコ
レクタは電流源２７からのみならず接地から、
TR Q5のベースと接地間に付随する回路抵抗Rx
と回路キヤパシタンスCxを介して電流を吸収す
る。CxはTR Q5のベース・エミツタ間キヤパシ
タンス、TR Q2のコレクタ・エミツタ間キヤパ
シタンス及びTR Q5のベースにおける付随キヤ
パシタンスを含んでいる。Rxは電流源２７の内
部抵抗のみならずTR Q5のベースから接地への
抵抗を含む。
Q2のベース電位Vb2は電圧V1に追従するのを停止
して一定値にとどまり、一方そのエミツタ電位は
V1に応じて低下し、その結果TR Q2を急速に飽
和させる。TR Q2が飽和すると、そのコレク
タ・エミツタ電位は略０に低下し、TR Q2のコ
レクタは電流源２７からのみならず接地から、
TR Q5のベースと接地間に付随する回路抵抗Rx
と回路キヤパシタンスCxを介して電流を吸収す
る。CxはTR Q5のベース・エミツタ間キヤパシ
タンス、TR Q2のコレクタ・エミツタ間キヤパ
シタンス及びTR Q5のベースにおける付随キヤ
パシタンスを含んでいる。Rxは電流源２７の内
部抵抗のみならずTR Q5のベースから接地への
抵抗を含む。
差動入力電圧V1−V2が負方向へ増加し、電流
源２１が必要とする電流のすべてをTR Q2が供
給する点まで達すると、TR Q1がオフになる。
増幅器２０の反対側のTR Q3，Q4及びTR Q6は
すべて通常の能動動作モードにとどまる。よつ
て、差動入力電圧V1−V2が大きな負の値に駆動
されると、TR Q1及びQ5がオフとなり、TR Q2
が飽和する。更に、相当量の電荷が、TR Q2の
飽和に伴い、TR Q2のコレクタ電位の降下によ
りキヤパシタンスCxから除かれる。
源２１が必要とする電流のすべてをTR Q2が供
給する点まで達すると、TR Q1がオフになる。
増幅器２０の反対側のTR Q3，Q4及びTR Q6は
すべて通常の能動動作モードにとどまる。よつ
て、差動入力電圧V1−V2が大きな負の値に駆動
されると、TR Q1及びQ5がオフとなり、TR Q2
が飽和する。更に、相当量の電荷が、TR Q2の
飽和に伴い、TR Q2のコレクタ電位の降下によ
りキヤパシタンスCxから除かれる。
第６図は、電圧V2が例えば接地電位で電圧V1
を第５図の増幅器２０が過励振になるまで順次減
少し、次に増幅器２０が線形動作を回復する迄増
加するときのTR Q2のコレクタ電位Vc2の応答を
示している。時点T1の前に、差動入力電圧V1−
V2の絶対値は、十分小さく、Q1−Q6はすべて能
動状態にある。TR Q2のベース電位Vb2は入力電
圧V1に追従し、またTR Q5は能動であるので、
TR Q2のコレクタ電位Vc2はVb2よりTR Q5のベ
ース・エミツタ電圧Vbe分だけ高くなつている。
従つて、T1時点前では電位Vc2は電圧Vbe（Q5）の
オフセツトで入力電圧V1に追従し、入力電圧V1
が負になつてもこのオフセツトで入力電圧V1に
追従する。
を第５図の増幅器２０が過励振になるまで順次減
少し、次に増幅器２０が線形動作を回復する迄増
加するときのTR Q2のコレクタ電位Vc2の応答を
示している。時点T1の前に、差動入力電圧V1−
V2の絶対値は、十分小さく、Q1−Q6はすべて能
動状態にある。TR Q2のベース電位Vb2は入力電
圧V1に追従し、またTR Q5は能動であるので、
TR Q2のコレクタ電位Vc2はVb2よりTR Q5のベ
ース・エミツタ電圧Vbe分だけ高くなつている。
従つて、T1時点前では電位Vc2は電圧Vbe（Q5）の
オフセツトで入力電圧V1に追従し、入力電圧V1
が負になつてもこのオフセツトで入力電圧V1に
追従する。
時点T1で電圧V1（この例では電圧V2が接地レ
ベルである限り差動入力電圧V1−V2と等しい）
は−IgRgに減少し、この点でId＝−Igである。
その後、電圧V1が更に減少し続けると、TR Q2
は飽和し始める。キヤパシタンスCxの電荷はTR
Q2のコレクタ電圧Vc2が急激に低下するのを防止
し、TR Q2のコレクタ電流がキヤパシタンスCx
を放電するにつれて電位Vc2は電圧V1よりも急速
に低下する。時点T2で、TR Q2のコレクタ電位
Vc2はTR Q2のエミツタ電位、即ち電圧Vb2から
TR Q2のベース・エミツタ電圧降下Vbe（Q2）を
差引いた値に下がる。電圧Vb2は−IgRgに固定さ
れているので、電位Vc2は−IgRg−Vbe（Q2）にな
る。時点T2になると、電圧V1が負になるにつれ
て、TR Q1はオフであり、電圧V1の変化はTR
Q1−Q2のエミツタ電位に影響せず、またTR Q2
は飽和しているので、Q2のコレクタとベースは
同じ電位に固定される。第６図の時点T1−T2間
における電位Vc2の傾斜は、キヤパシタンスCxの
電流源２１の大きさ2Iに一次的には依存する。抵
抗Rxの大きさは比較的大きいので、キヤパシタ
ンスCxの放電速度には殆んど影響しない。
ベルである限り差動入力電圧V1−V2と等しい）
は−IgRgに減少し、この点でId＝−Igである。
その後、電圧V1が更に減少し続けると、TR Q2
は飽和し始める。キヤパシタンスCxの電荷はTR
Q2のコレクタ電圧Vc2が急激に低下するのを防止
し、TR Q2のコレクタ電流がキヤパシタンスCx
を放電するにつれて電位Vc2は電圧V1よりも急速
に低下する。時点T2で、TR Q2のコレクタ電位
Vc2はTR Q2のエミツタ電位、即ち電圧Vb2から
TR Q2のベース・エミツタ電圧降下Vbe（Q2）を
差引いた値に下がる。電圧Vb2は−IgRgに固定さ
れているので、電位Vc2は−IgRg−Vbe（Q2）にな
る。時点T2になると、電圧V1が負になるにつれ
て、TR Q1はオフであり、電圧V1の変化はTR
Q1−Q2のエミツタ電位に影響せず、またTR Q2
は飽和しているので、Q2のコレクタとベースは
同じ電位に固定される。第６図の時点T1−T2間
における電位Vc2の傾斜は、キヤパシタンスCxの
電流源２１の大きさ2Iに一次的には依存する。抵
抗Rxの大きさは比較的大きいので、キヤパシタ
ンスCxの放電速度には殆んど影響しない。
時点T3で、入力電圧V1は時間と共に線形に増
加し始める。時点T4で、入力電圧V1は−IgRgに
上昇し、TR Q2が飽和を抜け出す値であり、電
位Vc2を増加しTR Q5をオンとする。しかし電位
Vc2を増加するには時点T1とT2間で失つた電荷を
回復しなければならず、これは時点T4−T5間で
行われる。時点T5になると、TR Q2のコレクタ
電位Vc2は再び入力電位V1に追従し、TR Q5が能
動状態となり、増加器は線形動作を始める。TR
Q5のベースと接地間のキヤパシタンスCxは無視
し得るとTR Q2のコレクタ電位Vc2は時点T4で急
激に−IgRg＋Vb2（Q5）へジヤンプし、TR Q5は
直ちにオンとなり、増幅器２０は直ちに線形動作
に戻る。しかしキヤパシタンスCxは０ではあり
得ないので、増幅器２０は、電圧V1が増幅器２
０の通常線形動作する最低値である。−IgRgに上
昇した後、過励振状態を脱するのにある時間
（T5−T4）を必要とすることとなる。
加し始める。時点T4で、入力電圧V1は−IgRgに
上昇し、TR Q2が飽和を抜け出す値であり、電
位Vc2を増加しTR Q5をオンとする。しかし電位
Vc2を増加するには時点T1とT2間で失つた電荷を
回復しなければならず、これは時点T4−T5間で
行われる。時点T5になると、TR Q2のコレクタ
電位Vc2は再び入力電位V1に追従し、TR Q5が能
動状態となり、増加器は線形動作を始める。TR
Q5のベースと接地間のキヤパシタンスCxは無視
し得るとTR Q2のコレクタ電位Vc2は時点T4で急
激に−IgRg＋Vb2（Q5）へジヤンプし、TR Q5は
直ちにオンとなり、増幅器２０は直ちに線形動作
に戻る。しかしキヤパシタンスCxは０ではあり
得ないので、増幅器２０は、電圧V1が増幅器２
０の通常線形動作する最低値である。−IgRgに上
昇した後、過励振状態を脱するのにある時間
（T5−T4）を必要とすることとなる。
また第７図は第５図の増幅器２０を使用するオ
シロスコープの時間軸回路のブロツク図である。
入力電圧Vioが掃引ゲート回路３０印加され、入
力電圧Vioがトリガレベルで定める予定値に達し
たとき掃引開始信号を生じる。この掃引開始信号
を時間軸発生器３２に印加して信号電圧V1及び
V2を出力して増幅器２０へ入力する。増幅器２
０の出力電流I1及びI2は相互コンダクタンス増幅
器３４に入力して、CRTの電子ビームをそのス
クリーン上で水平方向に制御（偏向）する差動掃
引信号を出力する。また、時間軸発生器３２は回
路構成に依つては増幅器２０に入力電圧V1のみ
を供給し、入力電圧V2は別の信号源から供給す
るが直流基準電位（例えば接地電位）とする場合
もある。掃引信号の電圧は増幅器２０の差動出力
電流I1−I2に比例する。掃引開始信号に応じて、
時間軸発生器３２は差動入力電圧V1−V2を負の
値（−VA）から正の値（＋VA）へ時間軸発生
器に供給されるスルーレート制御データに従うス
ルーレートで駆動する。差動入力電圧V1−V2に
応じて、増幅器２０は差動出力電流I1−I2を負か
ら正の値へ駆動し、この差動出力電流I1−I2の変
化は増幅器３４により掃引信号を負から正の値へ
駆動してCRTの電子ビームをスクリーン上で掃
引させる。次に、時間軸発生器３２は差動入力電
圧V1−V2を−VAにリセツトして掃引ゲート３
０が別の掃引開始信号を発生するのを待ち受け、
再度差動入力電圧V1−V2を正方向に駆動する。
シロスコープの時間軸回路のブロツク図である。
入力電圧Vioが掃引ゲート回路３０印加され、入
力電圧Vioがトリガレベルで定める予定値に達し
たとき掃引開始信号を生じる。この掃引開始信号
を時間軸発生器３２に印加して信号電圧V1及び
V2を出力して増幅器２０へ入力する。増幅器２
０の出力電流I1及びI2は相互コンダクタンス増幅
器３４に入力して、CRTの電子ビームをそのス
クリーン上で水平方向に制御（偏向）する差動掃
引信号を出力する。また、時間軸発生器３２は回
路構成に依つては増幅器２０に入力電圧V1のみ
を供給し、入力電圧V2は別の信号源から供給す
るが直流基準電位（例えば接地電位）とする場合
もある。掃引信号の電圧は増幅器２０の差動出力
電流I1−I2に比例する。掃引開始信号に応じて、
時間軸発生器３２は差動入力電圧V1−V2を負の
値（−VA）から正の値（＋VA）へ時間軸発生
器に供給されるスルーレート制御データに従うス
ルーレートで駆動する。差動入力電圧V1−V2に
応じて、増幅器２０は差動出力電流I1−I2を負か
ら正の値へ駆動し、この差動出力電流I1−I2の変
化は増幅器３４により掃引信号を負から正の値へ
駆動してCRTの電子ビームをスクリーン上で掃
引させる。次に、時間軸発生器３２は差動入力電
圧V1−V2を−VAにリセツトして掃引ゲート３
０が別の掃引開始信号を発生するのを待ち受け、
再度差動入力電圧V1−V2を正方向に駆動する。
CRTスクリーン上の電子ビームの掃引速度は
差動出力電流I1−I2の増加率で制御され、増幅器
２０が線形動作しているとき、差動出力電流I1−
I2の増加率は差動入力電圧V1−V2の増加率及び
増幅器２０の利得に比例する。尚、利得は（I1−
I2）／（V1−V2）で定義される。最高掃引速度
を得るには、時間軸発生器３２へのスルーレート
制御データ入力は、差動入力電圧V1−V2が最大
スルーレートになるように、また増幅器２０の利
得が最大値となるように調整する。第５図を参照
するに、増幅器２０の利得はIgに比例し、Rgに
反比例するので、Igを増加又はRgを減少するこ
とにより利得を増加することができる。利得調整
は一般には大きさの異なる電流源と大きさの異な
る抵抗とを多数揃えておき、外部からの制御信号
により制御されるスイツチ手段により、電流源２
２−２４及び抵抗Rgとして選択的に接続するこ
とにより行う。
差動出力電流I1−I2の増加率で制御され、増幅器
２０が線形動作しているとき、差動出力電流I1−
I2の増加率は差動入力電圧V1−V2の増加率及び
増幅器２０の利得に比例する。尚、利得は（I1−
I2）／（V1−V2）で定義される。最高掃引速度
を得るには、時間軸発生器３２へのスルーレート
制御データ入力は、差動入力電圧V1−V2が最大
スルーレートになるように、また増幅器２０の利
得が最大値となるように調整する。第５図を参照
するに、増幅器２０の利得はIgに比例し、Rgに
反比例するので、Igを増加又はRgを減少するこ
とにより利得を増加することができる。利得調整
は一般には大きさの異なる電流源と大きさの異な
る抵抗とを多数揃えておき、外部からの制御信号
により制御されるスイツチ手段により、電流源２
２−２４及び抵抗Rgとして選択的に接続するこ
とにより行う。
第８図は増幅器２０の利得を２つの異なる値に
設定するようにV1−V2の差動入力電圧に対する
差動出力電流I1−I2の動作を図示する。利得設定
が低の場合、増幅器２０は時間軸発生器３２への
差動入力電圧V1−V2の特定範囲（−VA乃至＋
VA）では過励振とならず、差動出力電流I1−I2
は差動入力電圧V1−V2が−VAから＋VAに増加
するにつれて線形に上昇する。差動入力電圧V1
−V2が電圧−VBに達すると、差動出力電流I1−
I2は水平増幅器３４が電子ビームをCRTスクリ
ーンの左端に偏向するに十分な大きさの掃引信号
を生じるに必要な大きさ−ISLを有する。差動入
力電圧V1−V2が＋VBに達すると、差動出力電流
I1−I2は水平増幅器３４が電子ビームをCRTのス
クリーン右端へ偏向するに十分な掃引信号を生じ
る大きさ＋ISLとなる。差動入力電圧V1−V2は
時間と共に線形に上昇し、差動出力電流I1−I2は
差動入力電圧V1−V2に対し線形に上昇し、また
掃引信号は差動出力電流I1−I2に比例するので、
掃引信号は時間と共に線形に上昇し、電子ビーム
はCRTスクリーン上を一定速度で左から右へ移
動する。
設定するようにV1−V2の差動入力電圧に対する
差動出力電流I1−I2の動作を図示する。利得設定
が低の場合、増幅器２０は時間軸発生器３２への
差動入力電圧V1−V2の特定範囲（−VA乃至＋
VA）では過励振とならず、差動出力電流I1−I2
は差動入力電圧V1−V2が−VAから＋VAに増加
するにつれて線形に上昇する。差動入力電圧V1
−V2が電圧−VBに達すると、差動出力電流I1−
I2は水平増幅器３４が電子ビームをCRTスクリ
ーンの左端に偏向するに十分な大きさの掃引信号
を生じるに必要な大きさ−ISLを有する。差動入
力電圧V1−V2が＋VBに達すると、差動出力電流
I1−I2は水平増幅器３４が電子ビームをCRTのス
クリーン右端へ偏向するに十分な掃引信号を生じ
る大きさ＋ISLとなる。差動入力電圧V1−V2は
時間と共に線形に上昇し、差動出力電流I1−I2は
差動入力電圧V1−V2に対し線形に上昇し、また
掃引信号は差動出力電流I1−I2に比例するので、
掃引信号は時間と共に線形に上昇し、電子ビーム
はCRTスクリーン上を一定速度で左から右へ移
動する。
増幅器２０の利得を高く設定すると、差動入力
が電圧V1−V2の初期値−VAは増幅器２０を過
励振して、差動出力電流I1−I2が2Igに駆動され
る。第５図のTR Q2は飽和し、キヤパシタンス
Cxは放電し、TR Q5はオフとなる。差動入力電
圧V1−V2が−IgRgを超すと、TR Q2は飽和でな
くなり始めて、電荷がキヤパシタンスCxに供給
される。キヤパシタンスCxが充電されると、TR
Q5はオンとなり始めてI1を増加する。差動入力電
圧V1−V2が−VCに達すると、差動出力電流I1−
I2は−ISLに上昇し、電子ビームをCRTスクリー
ンの左端へ偏向する。差動入力電圧V1−V2が＋
VDに向つて増加すると、差動出力電流I1−I2は
＋ISLに向つて上昇し、CRTの電子ビームはスク
リーンの右端へ偏向される。差動入力電圧V1−
V2が＋IgRgを超えて上昇し続けると、増幅器２
０は過励振となり、差動出力電流I1−I2は上限＋
2Igに達する。
が電圧V1−V2の初期値−VAは増幅器２０を過
励振して、差動出力電流I1−I2が2Igに駆動され
る。第５図のTR Q2は飽和し、キヤパシタンス
Cxは放電し、TR Q5はオフとなる。差動入力電
圧V1−V2が−IgRgを超すと、TR Q2は飽和でな
くなり始めて、電荷がキヤパシタンスCxに供給
される。キヤパシタンスCxが充電されると、TR
Q5はオンとなり始めてI1を増加する。差動入力電
圧V1−V2が−VCに達すると、差動出力電流I1−
I2は−ISLに上昇し、電子ビームをCRTスクリー
ンの左端へ偏向する。差動入力電圧V1−V2が＋
VDに向つて増加すると、差動出力電流I1−I2は
＋ISLに向つて上昇し、CRTの電子ビームはスク
リーンの右端へ偏向される。差動入力電圧V1−
V2が＋IgRgを超えて上昇し続けると、増幅器２
０は過励振となり、差動出力電流I1−I2は上限＋
2Igに達する。
高利得応答の場合には、差動出力電流I1−I2と
差動入力電圧V1−V2間の関係は−ISL乃至＋ISL
間で差動出力電流I1−I2が完全に線形ではないこ
とに注目されたい。差動入力電圧V1−V2の上昇
初期部分の非直線性はキヤパシタンスCxを充電
するに要する充電時間の為に増幅器２０のTR
Q5がオンする時点に遅れが生じた為である。電
子ビームは、差動出力電流I1−I2が−ISLから＋
ISLへ上昇するにつれてスクリーン上を掃引する
ので、電子ビームの掃引速度（第８図の高利得曲
線の傾斜に比例）は一定とはならず、斯る掃引信
号により水平ビーム位置を制御して得た表示波形
には、否が生じることとなる。
差動入力電圧V1−V2間の関係は−ISL乃至＋ISL
間で差動出力電流I1−I2が完全に線形ではないこ
とに注目されたい。差動入力電圧V1−V2の上昇
初期部分の非直線性はキヤパシタンスCxを充電
するに要する充電時間の為に増幅器２０のTR
Q5がオンする時点に遅れが生じた為である。電
子ビームは、差動出力電流I1−I2が−ISLから＋
ISLへ上昇するにつれてスクリーン上を掃引する
ので、電子ビームの掃引速度（第８図の高利得曲
線の傾斜に比例）は一定とはならず、斯る掃引信
号により水平ビーム位置を制御して得た表示波形
には、否が生じることとなる。
従つて、本発明の目的の１つは最小遅延時間で
過励振状態から線形動作状態へ回復する改良した
差動増幅器を提供することである。
過励振状態から線形動作状態へ回復する改良した
差動増幅器を提供することである。
本発明の他の目的はオシロスコープの水平増幅
器等に用いて利得を高くすることにより時間軸
（即ち掃引速度）を拡大又はMAGするとき、過
励振状態から迅速に線形動作状態へ戻り、直線性
が優れ、従つて高制度の時間軸信号を得ることの
可能な可変利得増幅器を提供することである。
器等に用いて利得を高くすることにより時間軸
（即ち掃引速度）を拡大又はMAGするとき、過
励振状態から迅速に線形動作状態へ戻り、直線性
が優れ、従つて高制度の時間軸信号を得ることの
可能な可変利得増幅器を提供することである。
差動増幅器はエミツタが第１電流源に接続され
た第１乃び第2TRを含んでいる。第2TRのコレ
クタからベースに第１ダーリントン対を介して帰
還電流が供給され、た第１ダーリントン対のエミ
ツタを第2TRのベースに接続するダイオードが
逆方向に設けられている。第２電流源が第１ダー
リントン対のエミツタに接続されている。また、
差動増幅器はエミツタが第３電流源に接続されて
いる第３及び第4TRを有し、帰還電流が第4TR
のコレクタからベースへ第２ダーリントン対及び
第２ダイオードを介して供給される。第４電流源
が第２ダーリントン対のエミツタに接続され、第
１及び第２ダーリントン対のエミツタが抵抗を介
して相互接続されている。第１及び第3TRのコ
レクタは定電圧源に接続され、他方定電流源は第
２及び第4TRのコレクタに電流を供給する。
た第１乃び第2TRを含んでいる。第2TRのコレ
クタからベースに第１ダーリントン対を介して帰
還電流が供給され、た第１ダーリントン対のエミ
ツタを第2TRのベースに接続するダイオードが
逆方向に設けられている。第２電流源が第１ダー
リントン対のエミツタに接続されている。また、
差動増幅器はエミツタが第３電流源に接続されて
いる第３及び第4TRを有し、帰還電流が第4TR
のコレクタからベースへ第２ダーリントン対及び
第２ダイオードを介して供給される。第４電流源
が第２ダーリントン対のエミツタに接続され、第
１及び第２ダーリントン対のエミツタが抵抗を介
して相互接続されている。第１及び第3TRのコ
レクタは定電圧源に接続され、他方定電流源は第
２及び第4TRのコレクタに電流を供給する。
第１及び第3TRのベース間に印加した差動入
力電圧は、第１及び第２ダーリントン対のコレク
タ・エミツタ路を流れる第２及び第４電流源の電
流を制御する。両ダーリントン対のコレクタ電流
差である差動出力電流は、入力信号の絶対値が予
定レンジ内のとき、差動入力信号に対して線形に
変化する。しかし、入力信号の絶対値が十分大き
くなると、増幅器は過励振状態となり、第２及び
第４電流源の電流がすべて第１及び第２ダーリン
トン対の一方を流れて他のダーリントン対はオフ
となる。入力信号の絶対値が更に大きくなると、
差動出力電流は実質的に不変になる。
力電圧は、第１及び第２ダーリントン対のコレク
タ・エミツタ路を流れる第２及び第４電流源の電
流を制御する。両ダーリントン対のコレクタ電流
差である差動出力電流は、入力信号の絶対値が予
定レンジ内のとき、差動入力信号に対して線形に
変化する。しかし、入力信号の絶対値が十分大き
くなると、増幅器は過励振状態となり、第２及び
第４電流源の電流がすべて第１及び第２ダーリン
トン対の一方を流れて他のダーリントン対はオフ
となる。入力信号の絶対値が更に大きくなると、
差動出力電流は実質的に不変になる。
本発明の増幅器によると、第１ダーリントン対
がオンであり、第2TRのコレクタ・ベース間に
帰還電流を流すとき、バイアス回路が第１ダイオ
ードを順バイアスする。しかし、第１ダーリント
ン対がオフのときは、このバイアス回路は第１ダ
イオードを逆バイアスし、第１ダーリントン対の
エミツタを第2TRのベースから切り離す。この
切り離しにより、増幅器が過励振状態時に第
2TRが飽和するのを阻止し、これにより第2TR
のコレクタ電位をエミツタ電位に下げ、第１ダー
リントン対のベースの寄生容量から相当量の電荷
を除く。寄生容量から相当量の電荷が残つている
ので、入力信号の絶対値がその通常動作レンジに
戻つた際に第１ダーリントン対がオンとなる前に
この容量の再充電量が低減できる。キヤパシタン
スの充電は時間を要するので、最小量の充電には
第１ダーリントン対がオンになれるレベルに入力
信号の大きさが減少してからこのダーリントン対
が実際にオンになる迄の時間遅れも最小になる。
同様のバイアス回路が第２ダイオードの順又は逆
バイアスの為に設けられており、第２ダーリント
ン対のエミツタと第3TRのベース間を、第２ダ
ーリントン対がオン又はオフいずれかに応じて選
択的に結合又は切り離しを行う。第１及び第２ダ
イオードと関連バイアス回路とを用いることによ
り、第１及び第２ダーリントン対のエミツタと第
２及び第4TRのベース間の切り離しを行い、増
幅器が過励振状態から線形動作状態に復帰するに
要する回復時間を最小にすることができる。
がオンであり、第2TRのコレクタ・ベース間に
帰還電流を流すとき、バイアス回路が第１ダイオ
ードを順バイアスする。しかし、第１ダーリント
ン対がオフのときは、このバイアス回路は第１ダ
イオードを逆バイアスし、第１ダーリントン対の
エミツタを第2TRのベースから切り離す。この
切り離しにより、増幅器が過励振状態時に第
2TRが飽和するのを阻止し、これにより第2TR
のコレクタ電位をエミツタ電位に下げ、第１ダー
リントン対のベースの寄生容量から相当量の電荷
を除く。寄生容量から相当量の電荷が残つている
ので、入力信号の絶対値がその通常動作レンジに
戻つた際に第１ダーリントン対がオンとなる前に
この容量の再充電量が低減できる。キヤパシタン
スの充電は時間を要するので、最小量の充電には
第１ダーリントン対がオンになれるレベルに入力
信号の大きさが減少してからこのダーリントン対
が実際にオンになる迄の時間遅れも最小になる。
同様のバイアス回路が第２ダイオードの順又は逆
バイアスの為に設けられており、第２ダーリント
ン対のエミツタと第3TRのベース間を、第２ダ
ーリントン対がオン又はオフいずれかに応じて選
択的に結合又は切り離しを行う。第１及び第２ダ
イオードと関連バイアス回路とを用いることによ
り、第１及び第２ダーリントン対のエミツタと第
２及び第4TRのベース間の切り離しを行い、増
幅器が過励振状態から線形動作状態に復帰するに
要する回復時間を最小にすることができる。
本発明の増幅器は第５図に示す従来の増幅器２
０を変更したものであつて、その一実施例を第１
図に示す。この改良型差動増幅器４０は過励振状
態から線形動作状態への復帰時間が最小になるよ
う設計したものである。第５図の増幅器２０を変
更して第１図の差動増幅器４０を得る為に、第５
図のTR Q5及びQ6を共にダーリントン対Q5′−
Q6′に置換した。このダーリントン対の１例は第
２図に示す如く２個のnpn型TR Q9−Q10で構成
し、TR Q6−Q10のコレクタは互に接続し、TR
Q9のエミツタはTR Q10のベースに接続する。
TR Q9のベースはダーリントン対のベースとな
り、TR Q9及びQ10の共通コレクタがダーリント
ン対のコレクタにTR Q10のエミツタがダーリン
トン対のエミツタとなる。
０を変更したものであつて、その一実施例を第１
図に示す。この改良型差動増幅器４０は過励振状
態から線形動作状態への復帰時間が最小になるよ
う設計したものである。第５図の増幅器２０を変
更して第１図の差動増幅器４０を得る為に、第５
図のTR Q5及びQ6を共にダーリントン対Q5′−
Q6′に置換した。このダーリントン対の１例は第
２図に示す如く２個のnpn型TR Q9−Q10で構成
し、TR Q6−Q10のコレクタは互に接続し、TR
Q9のエミツタはTR Q10のベースに接続する。
TR Q9のベースはダーリントン対のベースとな
り、TR Q9及びQ10の共通コレクタがダーリント
ン対のコレクタにTR Q10のエミツタがダーリン
トン対のエミツタとなる。
TR Q5−Q6をダーリントン対Q5′−Q6′に置換
することに加えて、ダイオードD1をTR Q2のベ
ースとダーリントン対Q5′のエミツタ〔ノード(3)〕
間に接続する。また、別のダイオードD2をTR
Q4のベースとダーリントン対Q6′のエミツタ〔ノ
ード(6)〕間に挿入する。別の電流源２５をTR
Q2のベースと−Ｖ間に接続して大きさIbの電流を
−Ｖに流す。同様の電流源２６をTR Q4のベー
スと−Ｖ間に挿入して大きさIbの電流を−Ｖへ供
給する。
することに加えて、ダイオードD1をTR Q2のベ
ースとダーリントン対Q5′のエミツタ〔ノード(3)〕
間に接続する。また、別のダイオードD2をTR
Q4のベースとダーリントン対Q6′のエミツタ〔ノ
ード(6)〕間に挿入する。別の電流源２５をTR
Q2のベースと−Ｖ間に接続して大きさIbの電流を
−Ｖに流す。同様の電流源２６をTR Q4のベー
スと−Ｖ間に挿入して大きさIbの電流を−Ｖへ供
給する。
更に、抵抗R1をダーリントン対Q5′のコレクタ
〔ノード(2)〕とTR Q2のベース間に設け、同様の
別の抵抗R2をダーリントン対Q6′コレクタ〔ノー
ド(5)〕とTR Q4のベース間に接続する。抵抗R3
とダイオードD3を電流源２７の下端〔ノード(7)〕
とTR Q2のコレクタ〔ノード(1)〕間に直列接続
し、同様に抵抗R4とダイオードD4の直列回路を
電流源２８の下端〔ノード(9)〕とTR Q4のコレ
クタ〔ノード(4)〕間に接続する。
〔ノード(2)〕とTR Q2のベース間に設け、同様の
別の抵抗R2をダーリントン対Q6′コレクタ〔ノー
ド(5)〕とTR Q4のベース間に接続する。抵抗R3
とダイオードD3を電流源２７の下端〔ノード(7)〕
とTR Q2のコレクタ〔ノード(1)〕間に直列接続
し、同様に抵抗R4とダイオードD4の直列回路を
電流源２８の下端〔ノード(9)〕とTR Q4のコレ
クタ〔ノード(4)〕間に接続する。
別のダーリントン対Q7を、そのエミツタがダ
ーリントン対Q5′のコレクタ〔ノード(2)〕に、ベ
ースがノード(7)になるよう接続し、ダーリントン
対Q5′のコレクタではなく、ダーリントン対Q7の
コレクタ〔ノード(8)〕に出力電流I1が生じるよう
にする。同様にして、ダーリントン対Q8がエミ
ツタをダーリントン対Q6′のコレクタ〔ノード(5)〕
に、ベースをノード(9)に接続して設けられる。出
力電流I2はダーリントン対Q6′のコレクタではな
くダーリントン対Q8のコレクタ〔ノード(10)〕に
生じる。両ダーリントン対Q7及びQ8はダーリン
トン対Q5′及びQ6′と類似のものである。
ーリントン対Q5′のコレクタ〔ノード(2)〕に、ベ
ースがノード(7)になるよう接続し、ダーリントン
対Q5′のコレクタではなく、ダーリントン対Q7の
コレクタ〔ノード(8)〕に出力電流I1が生じるよう
にする。同様にして、ダーリントン対Q8がエミ
ツタをダーリントン対Q6′のコレクタ〔ノード(5)〕
に、ベースをノード(9)に接続して設けられる。出
力電流I2はダーリントン対Q6′のコレクタではな
くダーリントン対Q8のコレクタ〔ノード(10)〕に
生じる。両ダーリントン対Q7及びQ8はダーリン
トン対Q5′及びQ6′と類似のものである。
第１図の増幅器４０が過大（正又は負）差動入
力電圧V1−V2により過励振されなければ、TR
Q1−Q4、ダーリントン対Q5′，Q6′，Q7及びQ8は
すべて能動であり、飽和又はカツトオフするもの
はない。ダーリントン対Q5とQ7に供給されるベ
ース電流は小さいので電流源２７の電流の大半は
抵抗R3とダイオードD3を流れる。両ダーリント
ン対Q5′とQ7のベース〔ノード(1)と(7)〕間の電位
は差動入力電圧V1−V2の変動に拘らず略一定で
ある。ノード(2)の電位はノード(7)の電位からダー
リントン対Q7のベースエミツタ電圧Vbeを差引い
た（オフセツトした）値で追従する。他方、ノー
ド(3)の電位はノード(2)の電位にダーリントン対
Q5′のベース・エミツタ電圧Vbeをオフセツトして
追従する。ダーリントン対Q5′とQ7は特性が揃つ
ているので、ダーリントン対Q7のエミツタとダ
ーリントン対Q5′のエミツタ〔ノード(2)と(3)〕間
の電位はダーリントン対Q7とQ5′のベース〔ノー
ド(7)と(1)〕間の電位と等しい。抵抗R1とダイオ
ードD1がノード(2)及び(3)間に接続されている限
り、抵抗R1とダイオードD1間の合計電位は抵抗
R3とダイオードD3間の合計電位と等しい。また、
ダイオードD1とD3とは同様の順バイアス電圧降
下であるので、抵抗R1とR3両端電圧も、両ダイ
オードが順バイアスされている限り等しい。
力電圧V1−V2により過励振されなければ、TR
Q1−Q4、ダーリントン対Q5′，Q6′，Q7及びQ8は
すべて能動であり、飽和又はカツトオフするもの
はない。ダーリントン対Q5とQ7に供給されるベ
ース電流は小さいので電流源２７の電流の大半は
抵抗R3とダイオードD3を流れる。両ダーリント
ン対Q5′とQ7のベース〔ノード(1)と(7)〕間の電位
は差動入力電圧V1−V2の変動に拘らず略一定で
ある。ノード(2)の電位はノード(7)の電位からダー
リントン対Q7のベースエミツタ電圧Vbeを差引い
た（オフセツトした）値で追従する。他方、ノー
ド(3)の電位はノード(2)の電位にダーリントン対
Q5′のベース・エミツタ電圧Vbeをオフセツトして
追従する。ダーリントン対Q5′とQ7は特性が揃つ
ているので、ダーリントン対Q7のエミツタとダ
ーリントン対Q5′のエミツタ〔ノード(2)と(3)〕間
の電位はダーリントン対Q7とQ5′のベース〔ノー
ド(7)と(1)〕間の電位と等しい。抵抗R1とダイオ
ードD1がノード(2)及び(3)間に接続されている限
り、抵抗R1とダイオードD1間の合計電位は抵抗
R3とダイオードD3間の合計電位と等しい。また、
ダイオードD1とD3とは同様の順バイアス電圧降
下であるので、抵抗R1とR3両端電圧も、両ダイ
オードが順バイアスされている限り等しい。
抵抗R3とR1及び電流IbとＩの相対的な大きさ
はIbR1がIR3より僅かに小さく（好ましくは
0.25V）選定しているので、抵抗R1の電圧降下が
抵抗R3の電圧降下と一致するようにするには、
抵抗R1とダイオードD1を介して電流が流れなけ
ればならない。この電流によりダイオードD1を
順バイアスする。同様に、増幅器４０が過励振で
ないとき、ダイオードD2が順バイアスされるよ
うにIbR2がIR4より僅かに小さくなるようＩ，Ib，
R2及びR4の大きさを選定する。
はIbR1がIR3より僅かに小さく（好ましくは
0.25V）選定しているので、抵抗R1の電圧降下が
抵抗R3の電圧降下と一致するようにするには、
抵抗R1とダイオードD1を介して電流が流れなけ
ればならない。この電流によりダイオードD1を
順バイアスする。同様に、増幅器４０が過励振で
ないとき、ダイオードD2が順バイアスされるよ
うにIbR2がIR4より僅かに小さくなるようＩ，Ib，
R2及びR4の大きさを選定する。
ダイオードD1が順バイアスされていると、ダ
イオードD1はダーリントン対Q5′のエミツタを
TR Q2のベースに結合して、TR Q2のコレクタ
からそのベースへダーリントン対Q5′のベース・
エミツタ接合及びダイオードD1を介して帰還路
を構成する。TR Q1とQ2は類似であるので、
夫々Ｉの大きさの電流を電流源２１に流す。TR
Q1のベース電圧はV1であるので、TR Q2のベー
ス電圧もV1になるようにダーリントン対Q5′とダ
イオードD1により帰還される。ダイオードD1が
順バイアスである限り、ノード(3)の電位はV1−
VDである。ここにVDはダイオードD1の順バイア
ス電圧降下である。同様に、ダイオードD2が順
バイアスされていると、ノード(6)をTR Q4のベ
ースに結合してダーリントン対Q6′のベース・エ
ミツタ接合とダイオードD2を介してTR Q4のコ
レクタからベースへの帰還路を構成し、TR Q4
のベース電位がV2に追従するようにする。ダイ
オードD2は順バイアスされているので、ノード
(6)の電位はV2−VDである。ここに、VDはダイオ
ードD2両端電圧降下であり、ダイオードD1とD2
とは等しい電圧降下を有する。
イオードD1はダーリントン対Q5′のエミツタを
TR Q2のベースに結合して、TR Q2のコレクタ
からそのベースへダーリントン対Q5′のベース・
エミツタ接合及びダイオードD1を介して帰還路
を構成する。TR Q1とQ2は類似であるので、
夫々Ｉの大きさの電流を電流源２１に流す。TR
Q1のベース電圧はV1であるので、TR Q2のベー
ス電圧もV1になるようにダーリントン対Q5′とダ
イオードD1により帰還される。ダイオードD1が
順バイアスである限り、ノード(3)の電位はV1−
VDである。ここにVDはダイオードD1の順バイア
ス電圧降下である。同様に、ダイオードD2が順
バイアスされていると、ノード(6)をTR Q4のベ
ースに結合してダーリントン対Q6′のベース・エ
ミツタ接合とダイオードD2を介してTR Q4のコ
レクタからベースへの帰還路を構成し、TR Q4
のベース電位がV2に追従するようにする。ダイ
オードD2は順バイアスされているので、ノード
(6)の電位はV2−VDである。ここに、VDはダイオ
ードD2両端電圧降下であり、ダイオードD1とD2
とは等しい電圧降下を有する。
従つて、増幅器４０が過励振でなければ、抵抗
Rg両端の電位はノード(3)の電位（V1−VD）とノ
ード(6)の電位（V2−VD）との差、即ちV1−V2と
なる。抵抗Rgの電流IdはV1とV2の不平衡に応じ
て生じ、これはダーリントン対Q5′とQ6′とが電流
源２２と２４へ流すエミツタ電流の差により生じ
る。このエミツタ電流差はダーリントン対Q5′−
Q6′のコレクタ電流、更にはダーリントン対Q7−
Q8のコレクタ電流I1及びI2の差となる。よつて、
増幅器４０の差動出力電流I1−I2は増幅器４０が
過励振されない差動入力電圧V1−V2の全範囲に
わたり差動入力電圧V1−V2に比例する。
Rg両端の電位はノード(3)の電位（V1−VD）とノ
ード(6)の電位（V2−VD）との差、即ちV1−V2と
なる。抵抗Rgの電流IdはV1とV2の不平衡に応じ
て生じ、これはダーリントン対Q5′とQ6′とが電流
源２２と２４へ流すエミツタ電流の差により生じ
る。このエミツタ電流差はダーリントン対Q5′−
Q6′のコレクタ電流、更にはダーリントン対Q7−
Q8のコレクタ電流I1及びI2の差となる。よつて、
増幅器４０の差動出力電流I1−I2は増幅器４０が
過励振されない差動入力電圧V1−V2の全範囲に
わたり差動入力電圧V1−V2に比例する。
差動入力電圧の絶対値｜V1−V2｜がIgRgを超
す値となるとき増幅器４０は過励振となる。例え
ば、（V1−V2）／Rgが−Igに低下すると、電流
源２２が要求する全電流をダーリントン対Q6′を
介して供給するので、ダーリントン対Q5′はオフ
となる。但し、ダーリントン対Q7は電流源２５
の電流Ibを抵抗R1を介して供給しなければならな
いので、オフにはならない。差動入力電圧V1−
V2が−IgRg未満になると、ノード(3)の電位は、
ダーリントン対Q6′が抵抗Rgを介してそれ以上の
電流を流すことができないので固定される。TR
Q2のベース電位が低下し続けると、ダイオード
D1が逆バイアスとなり、ダーリントン対Q5′のエ
ミツタ（ノード(3)）をTR Q2のベースから切り
離す。ダイオードD3、抵抗R3、ダーリントン対
Q7及び抵抗R1はTR Q2のコレクタからベースへ
帰還を生じ、差動入力電圧V1−V2が減少すると
きTR Q2が飽和するのを阻止する。TR Q2は飽
和しないので、このコレクタ電位がそのエミツタ
電位まで引き下げられることはなく、従つてダー
リントン対Q5′のベースの寄生容量は、（V1−
V2）／Rgが−Ig未満まで低下しても殆んど電荷
を失うことはない。それ故に、差動入力電圧V1
−V2がその後−Igを超えて増加するとき、この
寄生容量に多くの電荷を供給することなくダーリ
ントン対Q5′をオンとすることができるので、増
幅器４０を線形動作に復帰させる為の遅延を最小
にすることができる。
す値となるとき増幅器４０は過励振となる。例え
ば、（V1−V2）／Rgが−Igに低下すると、電流
源２２が要求する全電流をダーリントン対Q6′を
介して供給するので、ダーリントン対Q5′はオフ
となる。但し、ダーリントン対Q7は電流源２５
の電流Ibを抵抗R1を介して供給しなければならな
いので、オフにはならない。差動入力電圧V1−
V2が−IgRg未満になると、ノード(3)の電位は、
ダーリントン対Q6′が抵抗Rgを介してそれ以上の
電流を流すことができないので固定される。TR
Q2のベース電位が低下し続けると、ダイオード
D1が逆バイアスとなり、ダーリントン対Q5′のエ
ミツタ（ノード(3)）をTR Q2のベースから切り
離す。ダイオードD3、抵抗R3、ダーリントン対
Q7及び抵抗R1はTR Q2のコレクタからベースへ
帰還を生じ、差動入力電圧V1−V2が減少すると
きTR Q2が飽和するのを阻止する。TR Q2は飽
和しないので、このコレクタ電位がそのエミツタ
電位まで引き下げられることはなく、従つてダー
リントン対Q5′のベースの寄生容量は、（V1−
V2）／Rgが−Ig未満まで低下しても殆んど電荷
を失うことはない。それ故に、差動入力電圧V1
−V2がその後−Igを超えて増加するとき、この
寄生容量に多くの電荷を供給することなくダーリ
ントン対Q5′をオンとすることができるので、増
幅器４０を線形動作に復帰させる為の遅延を最小
にすることができる。
第３図は第１図の増幅器４０におけるTR Q2
のコレクタ電圧Vc2の応答特性を示す図である。
第１図の入力電圧V2の接地電位に固定し、V1を
順次減少して増幅器４０が過励振状態となるよう
にし、次に順次増加して増幅器４０を線形動作に
復帰させる。時点T1以前では、差動入力電圧V1
−V2の絶対値は十分に小さく、増幅器４０のTR
及びダーリントン対はすべて能動状態にある。
TR Q2のベース電位Vb2はV1であり、またTR
Q5′が能動状態であるので、TR Q2のコレクタ電
位Vc2はそのベース電位Vb2よりもダーリントン
対Q5′の２個のTRのベース・エミツタ電圧降下
（Vbe）だけ高く且つダイオードD1の電位降下VD
分だけオフセツトされる。時点T1に入力電圧V1
（この場合には差動入力電圧V1−V2と同じ）が−
IgRgまで低下し、Idは−Igとなる。その後、入
力電圧V1が更に低下すると、ダイオードD1が逆
バイアスされ、電位Vc2と入力電圧V1間の電位差
が低下し始め、ダーリントン対Q5′のベースにお
ける寄生容量が放電し始める。しかし、ダイオー
ドD3、抵抗R3、ダーリントン対Q7及び抵抗R1が
Q2のコレクタ・ベース間に帰還路を構成し、こ
れが電流源２５と共にTR Q2のベースを下げ続
け（最早ダイオードD1でノード(3)に結合されて
いない）、TR Q2のベースはV1に追従してTR
Q2が飽和するのを阻止する。
のコレクタ電圧Vc2の応答特性を示す図である。
第１図の入力電圧V2の接地電位に固定し、V1を
順次減少して増幅器４０が過励振状態となるよう
にし、次に順次増加して増幅器４０を線形動作に
復帰させる。時点T1以前では、差動入力電圧V1
−V2の絶対値は十分に小さく、増幅器４０のTR
及びダーリントン対はすべて能動状態にある。
TR Q2のベース電位Vb2はV1であり、またTR
Q5′が能動状態であるので、TR Q2のコレクタ電
位Vc2はそのベース電位Vb2よりもダーリントン
対Q5′の２個のTRのベース・エミツタ電圧降下
（Vbe）だけ高く且つダイオードD1の電位降下VD
分だけオフセツトされる。時点T1に入力電圧V1
（この場合には差動入力電圧V1−V2と同じ）が−
IgRgまで低下し、Idは−Igとなる。その後、入
力電圧V1が更に低下すると、ダイオードD1が逆
バイアスされ、電位Vc2と入力電圧V1間の電位差
が低下し始め、ダーリントン対Q5′のベースにお
ける寄生容量が放電し始める。しかし、ダイオー
ドD3、抵抗R3、ダーリントン対Q7及び抵抗R1が
Q2のコレクタ・ベース間に帰還路を構成し、こ
れが電流源２５と共にTR Q2のベースを下げ続
け（最早ダイオードD1でノード(3)に結合されて
いない）、TR Q2のベースはV1に追従してTR
Q2が飽和するのを阻止する。
時点T2までに、抵抗R1を介する帰還がTR Q2
のベースとコレクタ間の電位差の低下を止め、コ
レクタ電位Vc2はベース電位に追従し始める。但
し、その電位は2Vbe（ダーリントン対Q7の２個の
ベース・エミツタ電圧降下）と抵抗R1の電圧降
下IbR1の和からダイオードD3の電圧降下VDと抵
抗R3の電圧降下IR3を差引いたオフセツトが生じ
る。よつて、過励振増幅器４０により生じるV1
に対するTR Q2のコレクタ電位Vc2の低下はIR3
−IbR1に制限される。入力電圧V1に対するコレ
クタ電位の低下は、IbR1＝IR3であれば０となる
が、増幅器４０が過励振でないときダイオード
D1が順バイアスされる為にはIR3はIbR1を僅かに
（例えば0.25V）超していなければならない。
のベースとコレクタ間の電位差の低下を止め、コ
レクタ電位Vc2はベース電位に追従し始める。但
し、その電位は2Vbe（ダーリントン対Q7の２個の
ベース・エミツタ電圧降下）と抵抗R1の電圧降
下IbR1の和からダイオードD3の電圧降下VDと抵
抗R3の電圧降下IR3を差引いたオフセツトが生じ
る。よつて、過励振増幅器４０により生じるV1
に対するTR Q2のコレクタ電位Vc2の低下はIR3
−IbR1に制限される。入力電圧V1に対するコレ
クタ電位の低下は、IbR1＝IR3であれば０となる
が、増幅器４０が過励振でないときダイオード
D1が順バイアスされる為にはIR3はIbR1を僅かに
（例えば0.25V）超していなければならない。
時点T3に入力電圧V1は増加し始め、時点T4に
入力電圧V1は−IgRgに達する。ここで、ダーリ
ントン対Q5′がオンし始める。ダーリントン対
Q5′のベース容量が、増幅器４０の過励振期間中
に大幅に放電していない限り、この容量の再充電
に要する時間は極めて短いので、ダーリントン対
Q5′は差動入力電圧V1−V2が−IgRgに達した後
に直ちにオンとなり、増幅器４０は時点T5に線
形動作を回復する。第３図に示す如く、増幅器４
０の回復時間（T5−T4）は第６図に示す従来増
幅器の回復時間（T5−T4）より極めて短いこと
が理解できよう。
入力電圧V1は−IgRgに達する。ここで、ダーリ
ントン対Q5′がオンし始める。ダーリントン対
Q5′のベース容量が、増幅器４０の過励振期間中
に大幅に放電していない限り、この容量の再充電
に要する時間は極めて短いので、ダーリントン対
Q5′は差動入力電圧V1−V2が−IgRgに達した後
に直ちにオンとなり、増幅器４０は時点T5に線
形動作を回復する。第３図に示す如く、増幅器４
０の回復時間（T5−T4）は第６図に示す従来増
幅器の回復時間（T5−T4）より極めて短いこと
が理解できよう。
増幅器４０の回復時間が高速であることの効果
は、第７図に示すオシロスコープの時間軸回路の
従来の増幅器２０の代りに本発明の改良増幅器４
０を置換してみると明瞭になろう。第４図は増幅
器４０の利得を高及び低の２つの異なる値（即ち
IgとRgの組合せを変化）にした場合の、差動入
力電圧V1−V2に対する差動出力電流I1−I2の特性
を示す。第４図に示す増幅器４０の低利得応答は
第８図に示す従来増幅器２０の場合と実質的に同
じである。しかし、高利得応答では、増幅器４０
の回復時間が早いので、差動入力電圧V1−V2が
−VDに達する時点、即ち差動出力電流I1−I2が−
ISLに達する以前に線形動作が始つている。その
結果、第７図の増幅器３４から得る掃引信号は
CRTの電子ビームをスクリーンの左端から右端
まで一定速度で移動、即ち偏向する。
は、第７図に示すオシロスコープの時間軸回路の
従来の増幅器２０の代りに本発明の改良増幅器４
０を置換してみると明瞭になろう。第４図は増幅
器４０の利得を高及び低の２つの異なる値（即ち
IgとRgの組合せを変化）にした場合の、差動入
力電圧V1−V2に対する差動出力電流I1−I2の特性
を示す。第４図に示す増幅器４０の低利得応答は
第８図に示す従来増幅器２０の場合と実質的に同
じである。しかし、高利得応答では、増幅器４０
の回復時間が早いので、差動入力電圧V1−V2が
−VDに達する時点、即ち差動出力電流I1−I2が−
ISLに達する以前に線形動作が始つている。その
結果、第７図の増幅器３４から得る掃引信号は
CRTの電子ビームをスクリーンの左端から右端
まで一定速度で移動、即ち偏向する。
本発明に依ると、第１図の改良した増幅器のダ
イオードD1は差動入力電圧V1−V2が−IgRgを超
すとき順バイアスしてダーリントン対Q5′のエミ
ツタをTR Q2のベースに結合し、これによりノ
ード(3)の電位をV1に追従させる。しかし、ダイ
オードD1は差動入力電圧V1−V2が−IgRg未満に
なると逆バイアスとなり、TR Q2のベースをノ
ード(3)から切り離してTR Q2が飽和するのを阻
止する。同様に、ダイオードD2は差動入力電圧
V1−V2が＋IgRg未満のとき順バイアスされてダ
ーリントン対Q6′のエミツタをTR Q4のベースに
結合してノード(6)の電位をV2に追従させるが、
差動入力電圧V1−V2が＋IgRgを超すとダイオー
ドD2を逆バイアスとしてトランジスタQ4のベー
スをノード(6)から切り離し、Q4が飽和するのを
阻止する。ダイオードD1及びD2をダイオードD3
−D4、抵抗R3−R4、ダーリントン対Q7−Q8及び
ダイオードD1−D2へのバイアス供給用電流源２
５−２６と共に使用した結果、増幅器４０が過励
振状態から線形動作状態に回復するに要する時間
が最小になる。
イオードD1は差動入力電圧V1−V2が−IgRgを超
すとき順バイアスしてダーリントン対Q5′のエミ
ツタをTR Q2のベースに結合し、これによりノ
ード(3)の電位をV1に追従させる。しかし、ダイ
オードD1は差動入力電圧V1−V2が−IgRg未満に
なると逆バイアスとなり、TR Q2のベースをノ
ード(3)から切り離してTR Q2が飽和するのを阻
止する。同様に、ダイオードD2は差動入力電圧
V1−V2が＋IgRg未満のとき順バイアスされてダ
ーリントン対Q6′のエミツタをTR Q4のベースに
結合してノード(6)の電位をV2に追従させるが、
差動入力電圧V1−V2が＋IgRgを超すとダイオー
ドD2を逆バイアスとしてトランジスタQ4のベー
スをノード(6)から切り離し、Q4が飽和するのを
阻止する。ダイオードD1及びD2をダイオードD3
−D4、抵抗R3−R4、ダーリントン対Q7−Q8及び
ダイオードD1−D2へのバイアス供給用電流源２
５−２６と共に使用した結果、増幅器４０が過励
振状態から線形動作状態に回復するに要する時間
が最小になる。
第１図を参照して、増幅器４０が過励振でなく
正しく動作するには、TR Q2のコレクタ電位Vc2
はそのベース電位を超さなければならない。ノー
ド(3)はダイオードD1の電圧降下の為にTR Q2の
ベースより低電位であり、ノード(3)からTR Q2
のコレクタへの電位上昇はダイオードD1の電圧
降下分を超さなければならない。ダーリントン対
Q5′をダーリントン対でなく単一TRで構成する
と、ダーリントン対Q5′のベース・エミツタ電圧
はダイオードD1の両端電圧VDを超さなくてもよ
く、これは特にTRとダイオードとを同じICに製
造した場合にいえる。しかし、ダーリントン対
Q5′のベース・エミツタ電圧は２個のベース・エ
ミツタ電圧降下分であるので、TR Q5′のベー
ス・エミツタ電圧が順バイアスダイオードD1の
電圧降下を超すことを保証する。それ以外の点で
は、ダーリントン対Q5′の作用は十分大きいベー
ス・エミツタ電圧降下の単一TR又は単一TRと
そのエミツタ及びノード(3)間にダイオードを挿入
してノード(3)とトランジスタQ2のコレクタ間に
付加電圧上昇をもたらせるようにしてもよい。同
様に、ダーリントン対Q6′，Q7，Q8も夫々エミツ
タにダイオードを接続した単一TRで置換しても
よい。
正しく動作するには、TR Q2のコレクタ電位Vc2
はそのベース電位を超さなければならない。ノー
ド(3)はダイオードD1の電圧降下の為にTR Q2の
ベースより低電位であり、ノード(3)からTR Q2
のコレクタへの電位上昇はダイオードD1の電圧
降下分を超さなければならない。ダーリントン対
Q5′をダーリントン対でなく単一TRで構成する
と、ダーリントン対Q5′のベース・エミツタ電圧
はダイオードD1の両端電圧VDを超さなくてもよ
く、これは特にTRとダイオードとを同じICに製
造した場合にいえる。しかし、ダーリントン対
Q5′のベース・エミツタ電圧は２個のベース・エ
ミツタ電圧降下分であるので、TR Q5′のベー
ス・エミツタ電圧が順バイアスダイオードD1の
電圧降下を超すことを保証する。それ以外の点で
は、ダーリントン対Q5′の作用は十分大きいベー
ス・エミツタ電圧降下の単一TR又は単一TRと
そのエミツタ及びノード(3)間にダイオードを挿入
してノード(3)とトランジスタQ2のコレクタ間に
付加電圧上昇をもたらせるようにしてもよい。同
様に、ダーリントン対Q6′，Q7，Q8も夫々エミツ
タにダイオードを接続した単一TRで置換しても
よい。
以上の説明から明らかなとおり、本発明の増幅
器は従来増幅器にダイオードD1，D2，TR Q7，
Q8，抵抗R1，R2及び電流源２５，２６等を付加
するのみで構成は簡単であり、特にIC化に適し
ている。この増幅器は低利得では従来と同様に動
作するが、高利得又は大入力で過励振となつても
TRの飽和が防止されるので線形動作への復帰が
迅速である。従つて、オシロスコープの時間軸信
号増幅回路、特にMAG（掃引拡大）回路等に使
用するのに好適である。即ち、ダイナミツクレン
ジを不適に大きくすることなく線形の掃引信号が
得られ、また動作電圧も低くてよいので消費電力
や発熱量も低減できる。
器は従来増幅器にダイオードD1，D2，TR Q7，
Q8，抵抗R1，R2及び電流源２５，２６等を付加
するのみで構成は簡単であり、特にIC化に適し
ている。この増幅器は低利得では従来と同様に動
作するが、高利得又は大入力で過励振となつても
TRの飽和が防止されるので線形動作への復帰が
迅速である。従つて、オシロスコープの時間軸信
号増幅回路、特にMAG（掃引拡大）回路等に使
用するのに好適である。即ち、ダイナミツクレン
ジを不適に大きくすることなく線形の掃引信号が
得られ、また動作電圧も低くてよいので消費電力
や発熱量も低減できる。
第１図は本発明による増幅器の好適一実施例の
回路図、第２図は第１図の一部回路素子の詳細
図、第３図は第１図の増幅器の動作説明図、第４
図は第１図の増幅器を高及び低利得状態で動作さ
せた場合の動作説明図、第５図は従来の増幅器の
回路図、第６図及び第８図は第５図の動作説明
図、第７図は増幅器をオシロスコープの掃引信号
増幅回路に応用する場合の回路ブロツク図を示
す。 Q1−Q2，Q3−Q4はエミツタ結合トランジスタ
対、Rgは利得設定用抵抗器、D1，D2はダイオー
ド、Q5，Q6，Q5′，Q6′は帰還トランジスタ、Q7，
Q8は付加トランジスタ、R1，R2，２５，２６は
バイアス路である。
回路図、第２図は第１図の一部回路素子の詳細
図、第３図は第１図の増幅器の動作説明図、第４
図は第１図の増幅器を高及び低利得状態で動作さ
せた場合の動作説明図、第５図は従来の増幅器の
回路図、第６図及び第８図は第５図の動作説明
図、第７図は増幅器をオシロスコープの掃引信号
増幅回路に応用する場合の回路ブロツク図を示
す。 Q1−Q2，Q3−Q4はエミツタ結合トランジスタ
対、Rgは利得設定用抵抗器、D1，D2はダイオー
ド、Q5，Q6，Q5′，Q6′は帰還トランジスタ、Q7，
Q8は付加トランジスタ、R1，R2，２５，２６は
バイアス路である。
Claims (1)
- 【特許請求の範囲】 １ ２個のエミツタ結合トランジスタ対の各対の
一方のトランジスタのベース間を利得設定用抵抗
で相互接続すると共に、他方のベース間に入力信
号を印加し、上記一方のトランジスタのコレクタ
と上記抵抗の両端間に夫々ベース・エミツタを接
続した帰還トランジスタを有する増幅器におい
て、 上記抵抗の両端と上記一方のトランジスタのベ
ース間に夫々ダイオードを接続し、上記各帰還ト
ランジスタのコレクタに直列に付加トランジスタ
を接続し、上記帰還トランジスタのコレクタと上
記一方のトランジスタのベース間に夫々バイアス
供給路を設けることを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US909437 | 1986-09-19 | ||
| US06/909,437 US4691174A (en) | 1986-09-19 | 1986-09-19 | Fast recovery amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63276906A JPS63276906A (ja) | 1988-11-15 |
| JPH0462607B2 true JPH0462607B2 (ja) | 1992-10-07 |
Family
ID=25427226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62234691A Granted JPS63276906A (ja) | 1986-09-19 | 1987-09-18 | 増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4691174A (ja) |
| EP (1) | EP0260785A3 (ja) |
| JP (1) | JPS63276906A (ja) |
| CA (1) | CA1240002A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124591A (en) * | 1990-09-04 | 1992-06-23 | International Business Machines Corporation | Low power push pull driver |
| US5075636A (en) * | 1990-12-03 | 1991-12-24 | Tektronix, Inc. | Differential amplifier with fast overdrive recovery |
| JP2825396B2 (ja) * | 1992-06-19 | 1998-11-18 | 株式会社東芝 | 電流源回路 |
| DE69411217T2 (de) * | 1993-04-05 | 1999-02-04 | Philips Electronics N.V., Eindhoven | Verzögerungsschaltung zum Verzögern von differentiellen Signalen |
| US6359503B1 (en) | 1995-02-22 | 2002-03-19 | Sgs-Thomson Microelectronics, S.R.L. | Basic cell for programmable analog time-continuous filter |
| DE69529397D1 (de) * | 1995-02-22 | 2003-02-20 | St Microelectronics Srl | Basiszelle für ein analoges programmierbares zeitkontinuierliches Filter |
| GB2312579A (en) * | 1996-04-25 | 1997-10-29 | Plessey Semiconductors Ltd | A differential amplifier with I/P buffer differential amplifiers including current mirrors |
| US6118340A (en) * | 1999-07-26 | 2000-09-12 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
| JP2015109422A (ja) * | 2013-10-22 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4528515A (en) * | 1983-02-07 | 1985-07-09 | Tektronix, Inc. | High frequency differential amplifier with adjustable damping factor |
| US4536717A (en) * | 1983-10-03 | 1985-08-20 | Zenith Electronics Corporation | Compensated inverting/noninverting differential amplifier |
-
1986
- 1986-09-19 US US06/909,437 patent/US4691174A/en not_active Expired - Lifetime
-
1987
- 1987-06-12 EP EP87305230A patent/EP0260785A3/en not_active Withdrawn
- 1987-06-25 CA CA000540564A patent/CA1240002A/en not_active Expired
- 1987-09-18 JP JP62234691A patent/JPS63276906A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0260785A2 (en) | 1988-03-23 |
| US4691174A (en) | 1987-09-01 |
| JPS63276906A (ja) | 1988-11-15 |
| EP0260785A3 (en) | 1989-09-20 |
| CA1240002A (en) | 1988-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179355A (en) | Slew control in current feedback amplifiers | |
| CA2057555C (en) | Method and apparatus for high-speed bi-cmos differential amplifier with controlled output voltage swing | |
| JPH06132742A (ja) | 差動増幅器 | |
| JPH0462607B2 (ja) | ||
| JP3492891B2 (ja) | 出力回路装置 | |
| US5880639A (en) | Amplification circuit | |
| JP3200021B2 (ja) | 出力回路装置 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| KR100634662B1 (ko) | 파워 드라이브 회로 | |
| US6559706B2 (en) | Mixer circuitry | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JPH0720960A (ja) | 電流発生装置 | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPS6226204B2 (ja) | ||
| JPH1051248A (ja) | 差動増幅回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| KR930009874B1 (ko) | 복합영상신호 발생회로 | |
| JP3186001B2 (ja) | Ｉｃ試験装置 | |
| JP3561590B2 (ja) | コンバージェンス補正回路用の増幅回路 | |
| JPH07240634A (ja) | 増幅回路 | |
| JPH0139014Y2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JPH0685568A (ja) | 差動増幅器 |