JPH046213Y2 - - Google Patents
Info
- Publication number
- JPH046213Y2 JPH046213Y2 JP1985096856U JP9685685U JPH046213Y2 JP H046213 Y2 JPH046213 Y2 JP H046213Y2 JP 1985096856 U JP1985096856 U JP 1985096856U JP 9685685 U JP9685685 U JP 9685685U JP H046213 Y2 JPH046213 Y2 JP H046213Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- connector
- chip
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000005476 soldering Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【考案の詳細な説明】
本考案は樹脂封止型半導体装置の構造に関する
もので特に半田の偏在を防止し、信頼性の向上を
はかると共に製作容易、経済的な半導体装置を提
供するものである。
もので特に半田の偏在を防止し、信頼性の向上を
はかると共に製作容易、経済的な半導体装置を提
供するものである。
以下図面を参照して説明する。
第１図は従来装置の断面図、第２図ａ，ｂ及び
ｃはこれに使用する部品の断面図及び説明図で図
中１はPN接合Ｊを有する半導体基体、Ｓは該基
体１の上下両面に設けた半田でこれらにより半導
体（ダイオード）チツプを形成している。次に２
は接続子（スペーサ）で一般にチツプの形状に対
応した平板状の金属板が使用されている。そして
この接続子は該チツプを同一整流方向に積層して
高圧用ダイオード等を構成する場合、該チツプ間
に所定の間隙を設けるスペーサとして機能し、こ
れにより該チツプ間の沿面距離（絶縁距離）を確
保する。３は先端ヘツダ３′を有するリード線、
４は樹脂成型法等により形成された封止樹脂であ
る。因みに係る装置は一般に先ずカーボン等の治
具に該リード線チツプ及び接続子を組立て電気炉
を通して該チツプ上の半田ｓにより一体に構成す
る。しかし乍ら該チツプ１の両面の半田ｓはその
半田量を均一に接着せしめることが難しくその厚
さ及び量にしばしば偏りが発生する。このため接
続子２の半田接着面を平面とし又その径が該チツ
プの径とほぼ等しい場合には上記の半田量の不均
一性に起因して第２図ｃに示す如く半田の伸び性
が不均一となり半田付後、該半田の一方が厚くな
り偏在が発生する。このため、半田付の機械強度
に問題が生じたり、或は該チツプの側面に半田が
廻り込みPN接合を短絡せしめる原因となる。特
に第１図に示す高圧ダイオード等の場合には該半
田の偏在によりリード背端子−チツプ−接続子−
チツプ−リード端子の組立上の直線性が悪く不揃
いになる。このためこのような直線性が損われた
チツプを樹脂封止時、例えばトランスフアーモー
ルドすると簡単に型締め時積層シリコンチツプ等
が破損する欠点がある。一方、上記の直線性を強
制的に補正しようとすると半田熔融時に上記の如
く周辺に半田が流れ出し、接続子等の周辺が拡大
し、半田付の後、素子が治具から外れない等製作
時のトラブル発生の原因となる。本考案は上記の
問題を一挙に解消し、製作容易にして高信頼度の
装置を提供するもので、複数個の半導体チツプを
夫々接続子を介して積層状に半田接続して樹脂封
止するようにした樹脂封止型半導体装置において
前記接続子の少くとも一面に先端が平面で且つ前
記半導体チツプの径より小さい凸部もしくは台形
部を備えたことを特徴とするものである。第３図
は本考案の一実施例構造を示す断面図、第４図、
第５図は本考案に適用する接続子の構造図で夫々
従来例と同一符号は同等部分を示す。図中２は本
案の要部を構成する接続子で第４図ａ，ｂに示す
ようにほぼ断面円形状を有し、その両面には先端
が平面状の凸部２′，２″が形成されている。そし
て該凸部２′，２″においてその径Ｒは半導体チツ
プ１の径より小さく設定され、又その高さＨは後
述する半田が埋る程度が好適である。このように
構成すれば半田付の際に該凸部を間隙片として該
チツプと接続子の間をほぼ一定に保持して半田が
熔融するために半田が均一に伸び該チツプと接続
子の対向空隙部に半田が流れ込みこれを満たすよ
うになる。（第３図ｂ）従つて上記の凸部の高さ
Ｈは該チツプの半田量或は凸部の径との関係を考
慮して該チツプと接続子間で半田が充填状態にな
る値が望ましい。このように本考案によれば半田
量の多少の不均一性にも係わらずほぼ均一に半田
が拡がり該接続子等に半田付されるため、その機
械強度が増加でき又、半田流れによるチツプの短
絡等の不良発生を防止しできる。しかも第３図に
示す如くリード線間のチツプ及び接続子の組立時
の直線性が確保できるので組立工程が容易である
と同時に樹脂成型時に金型或は樹脂注入（射出）
圧力が各チツプに均一に印加されるためにチツプ
の破損等の事故を防止した信頼度の高い装置を提
供できる。なお、上記実施例では接続子の両面に
凸部（テラス）を設けた例について説明したが、
この他第５図ａ，ｂ，ｃに示す如く変形すること
もできる。要は凸部周辺にほぼ半田が埋る形状で
あればよい。なお、第５図ａは片面のみに凸部を
形成したものでチツプの半田量の多い面に該凸部
を接するように配置するのに好適である。又ｂ図
は両面を台形にした例を示し、ｃ図は一面を台形
にした例を示す。以上の説明から明らかなように
本考案によれば製作容易、安価にして高信頼度の
装置が提供できるので実用上の効果は大きい。
ｃはこれに使用する部品の断面図及び説明図で図
中１はPN接合Ｊを有する半導体基体、Ｓは該基
体１の上下両面に設けた半田でこれらにより半導
体（ダイオード）チツプを形成している。次に２
は接続子（スペーサ）で一般にチツプの形状に対
応した平板状の金属板が使用されている。そして
この接続子は該チツプを同一整流方向に積層して
高圧用ダイオード等を構成する場合、該チツプ間
に所定の間隙を設けるスペーサとして機能し、こ
れにより該チツプ間の沿面距離（絶縁距離）を確
保する。３は先端ヘツダ３′を有するリード線、
４は樹脂成型法等により形成された封止樹脂であ
る。因みに係る装置は一般に先ずカーボン等の治
具に該リード線チツプ及び接続子を組立て電気炉
を通して該チツプ上の半田ｓにより一体に構成す
る。しかし乍ら該チツプ１の両面の半田ｓはその
半田量を均一に接着せしめることが難しくその厚
さ及び量にしばしば偏りが発生する。このため接
続子２の半田接着面を平面とし又その径が該チツ
プの径とほぼ等しい場合には上記の半田量の不均
一性に起因して第２図ｃに示す如く半田の伸び性
が不均一となり半田付後、該半田の一方が厚くな
り偏在が発生する。このため、半田付の機械強度
に問題が生じたり、或は該チツプの側面に半田が
廻り込みPN接合を短絡せしめる原因となる。特
に第１図に示す高圧ダイオード等の場合には該半
田の偏在によりリード背端子−チツプ−接続子−
チツプ−リード端子の組立上の直線性が悪く不揃
いになる。このためこのような直線性が損われた
チツプを樹脂封止時、例えばトランスフアーモー
ルドすると簡単に型締め時積層シリコンチツプ等
が破損する欠点がある。一方、上記の直線性を強
制的に補正しようとすると半田熔融時に上記の如
く周辺に半田が流れ出し、接続子等の周辺が拡大
し、半田付の後、素子が治具から外れない等製作
時のトラブル発生の原因となる。本考案は上記の
問題を一挙に解消し、製作容易にして高信頼度の
装置を提供するもので、複数個の半導体チツプを
夫々接続子を介して積層状に半田接続して樹脂封
止するようにした樹脂封止型半導体装置において
前記接続子の少くとも一面に先端が平面で且つ前
記半導体チツプの径より小さい凸部もしくは台形
部を備えたことを特徴とするものである。第３図
は本考案の一実施例構造を示す断面図、第４図、
第５図は本考案に適用する接続子の構造図で夫々
従来例と同一符号は同等部分を示す。図中２は本
案の要部を構成する接続子で第４図ａ，ｂに示す
ようにほぼ断面円形状を有し、その両面には先端
が平面状の凸部２′，２″が形成されている。そし
て該凸部２′，２″においてその径Ｒは半導体チツ
プ１の径より小さく設定され、又その高さＨは後
述する半田が埋る程度が好適である。このように
構成すれば半田付の際に該凸部を間隙片として該
チツプと接続子の間をほぼ一定に保持して半田が
熔融するために半田が均一に伸び該チツプと接続
子の対向空隙部に半田が流れ込みこれを満たすよ
うになる。（第３図ｂ）従つて上記の凸部の高さ
Ｈは該チツプの半田量或は凸部の径との関係を考
慮して該チツプと接続子間で半田が充填状態にな
る値が望ましい。このように本考案によれば半田
量の多少の不均一性にも係わらずほぼ均一に半田
が拡がり該接続子等に半田付されるため、その機
械強度が増加でき又、半田流れによるチツプの短
絡等の不良発生を防止しできる。しかも第３図に
示す如くリード線間のチツプ及び接続子の組立時
の直線性が確保できるので組立工程が容易である
と同時に樹脂成型時に金型或は樹脂注入（射出）
圧力が各チツプに均一に印加されるためにチツプ
の破損等の事故を防止した信頼度の高い装置を提
供できる。なお、上記実施例では接続子の両面に
凸部（テラス）を設けた例について説明したが、
この他第５図ａ，ｂ，ｃに示す如く変形すること
もできる。要は凸部周辺にほぼ半田が埋る形状で
あればよい。なお、第５図ａは片面のみに凸部を
形成したものでチツプの半田量の多い面に該凸部
を接するように配置するのに好適である。又ｂ図
は両面を台形にした例を示し、ｃ図は一面を台形
にした例を示す。以上の説明から明らかなように
本考案によれば製作容易、安価にして高信頼度の
装置が提供できるので実用上の効果は大きい。
第１図、第２図は従来構造図、第３図は本考案
の一実施例構造図、第４図、第５図は本考案に適
用する接続子の構造図である。図において１は半
導体基体、Ｓは半田、２は接続子、２′，２″は凸
部、３はリード線、３′はヘツダ部、４は封止樹
脂である。
の一実施例構造図、第４図、第５図は本考案に適
用する接続子の構造図である。図において１は半
導体基体、Ｓは半田、２は接続子、２′，２″は凸
部、３はリード線、３′はヘツダ部、４は封止樹
脂である。
Claims (1)
- 複数個の半導体チツプを夫々接続子を介して積
層状に半田接続して樹脂封止するようにした樹脂
封止型半導体装置において、前記接続子の少くと
も一面に先端が平面で且つ前記半導体チツプの径
より少さい凸部もしくは台形部を備え、且つ前記
半導体チツプと接続子の対向空〓部に半田が流れ
込み、該空隙部を半田で満すようにしたことを特
徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985096856U JPH046213Y2 (ja) | 1985-06-26 | 1985-06-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985096856U JPH046213Y2 (ja) | 1985-06-26 | 1985-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625654U JPS625654U (ja) | 1987-01-14 |
| JPH046213Y2 true JPH046213Y2 (ja) | 1992-02-20 |
Family
ID=30963104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985096856U Expired JPH046213Y2 (ja) | 1985-06-26 | 1985-06-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046213Y2 (ja) |
-
1985
- 1985-06-26 JP JP1985096856U patent/JPH046213Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS625654U (ja) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| JP2571024B2 (ja) | マルチチップモジュール | |
| JP2522524B2 (ja) | 半導体装置の製造方法 | |
| US20020195692A1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH046213Y2 (ja) | ||
| JPH0777228B2 (ja) | テ−プキヤリア | |
| US6353259B1 (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JPH0754841B2 (ja) | 絶縁物封止型回路装置 | |
| US6281043B1 (en) | Fabrication of hybrid semiconductor devices | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2795687B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3923661B2 (ja) | 半導体装置 | |
| EP0867938A2 (en) | Semiconductor device comprising electrode pads and leads | |
| JP3270883B2 (ja) | 半導体装置 | |
| JP3076282B2 (ja) | 半導体装置の製造方法 | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH07283356A (ja) | 樹脂封止型回路装置の製造方法 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2944591B2 (ja) | 半導体装置およびその製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 |