JPH046096B2 - - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 平坦な１片の薄板の周辺を１段薄く加工するこ
とによりケース本体の内寸にはめ合すことがで
き、内寸の近くは断面でＲ（アール）をもたせた
形状の平板型キヤツプを提供する。

〔産業上の利用分野〕

本発明はケース本体封着用キヤツプに関するも
ので、さらに詳しく言えば、フラツトな１片の薄
板の周辺を１段薄く加工することによりケース本
体の内寸にはめ合すことができ、内寸の近くは断
面でＲをもたせた形状のフラツト型キヤツプに関
するものである。

〔従来の技術〕

第９図の平面図と第１０図の側断面図に示され
る半導体ケース１１は知られたものであり、それ
は例えば半導体光学素子を収納するもので、ケー
ス本体１２、リード１３、信号線用ケース１４お
よび取付板１５からなり、この取付板１５を介し
て装着される構成となつている。

ケース本体内に図示しない半導体光学素子が取
り付けられた後に、第１０図に点線で模式的に示
すキヤツプ２１を封着し、ケース本体内を気密に
保つ。

〔発明が解決しようとする問題点〕

従来キヤツプとして、 フラツトな単なる１枚板の場合、 フラツトな単なる２枚版をはり合せた場合、 とがあり、電気溶接によつてキヤツプをケース本
体に封着するのであるが、いずれもケース本体と
の組合せ面が面で接触していたために、ケース本
体とキヤツプの溶接に大電力を必要としていた。
それに代えてガストーチで溶接することが試みら
れたが、そのときケース本体が400℃程度に加熱
され内部の半導体光学素子に好ましくない影響を
与える。

さらには、前記した２枚板のはり合せは加工が
難しい問題もある。

本発明はこのような点に鑑みて創作されたもの
で、ケース本体とキヤツプの接触抵抗を大きくし
集中電流が流れ溶接時ケースの温度上昇をできる
だけ小にし、ケース本体とキヤツプの位置ずれを
皆無にし、溶接の安定化、気密性の向上に適した
キヤツプを提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明実施例の断面図、第２図は第１
図のキヤツプの底面図である。

本発明においては、ケース本体１２の外寸より
幾分小なる外寸からなる平坦な一枚の板でキヤツ
プ２１を作るのであり、キヤツプ２１の周辺をケ
ース本体１２の内寸より幾分小なる形状になるま
で、ケース本体１２の内寸の近くでキヤツプの板
厚程度のＲ（アール）をもつた形状となるよう加
工したものである。

〔作 用〕

ケース本体の内寸に組み合せられるようキヤツ
プに段差を設け、溶接する部分をできるだけ薄く
加工する。さらに、段差を設ける部分にＲをもた
せ、溶接時の加圧により、ケース本体の内寸角と
Ｒ部分が接触し周辺の薄く加工した部分に曲げが
生じ、キヤツプ周辺のエツジがケース本体の溶接
面に接触する形状が得られ、それによつて本発明
の前記した目的が達成されるのである。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に
説明する。

本発明の第１実施例であるキヤツプ２１は第１
図にケース本体１２と共に、またキヤツプ２１の
底面図は第２図に示される。

キヤツプ２１は第１図の断面図に示される如く
段差部２２をもつように形成され、この段差部の
Ｒが0.5〜0.8になるよう設計した。

第１図は溶接前の状態を示す。ケース本体１２
の外寸とキヤツプ２１の第１図に見て上表面の外
寸をそれぞれ第１図に示される如くS1，C1とす
ると、S1≧C1になるように設計しケース本体と
キヤツプとの間には、d1＝０〜0.2mm程度のギヤ
ツプがある。また、ケース本体１２の内寸とキヤ
ツプ２１の第１図に見て下方平坦部の寸法をそれ
ぞれ第１図に示される如く、S2，C2とするとS2
＞C2となる如くに設計し、d2＝0.2mm〜0.5mmのギ
ヤツプを作る。

キヤツプ２１のＲは前記した如くに設計したか
ら、キヤツプの段差部２２はケース本体１２の内
側１６の周辺に沿つて当接し、溶接部２３のとこ
ろにd3＝0.1mm〜0.2mmのギヤツプが作られる。ケ
ース本体１２に相対的なキヤツプ２１の位置ぎめ
において、キヤツプの周辺には段差部２２が形成
されているので、位置ずれのおそれは皆無とな
り、溶接が安定してなされ、かつ封着後において
気密性が向上されるのである。

かかる状態にケース本体１２とキヤツプ２１を
配置して溶接を行うのであるが、第３図を参照す
ると、溶接のために電極３１で図にＰで示す圧力
をキヤツプの段差部２２に加え、この加圧時にケ
ース本体１２とキヤツプ２１の溶接部は第３図に
示すように、キヤツプ２１の辺が少し曲り、キヤ
ツプの溶接部２３の先端部分がケース本体１２の
上表面と点接触し、そこに溶接電流が集中する。

電極３１とキヤツプ２１の曲つた部分２４とは
接触面積が大になつて、抵抗溶接における電極と
被接触物との間に抵抗は小になり、曲つた部分２
４に火花が発生することが防止され、酸化が少な
くなり、安定した溶接が実現される。

上記した如くに溶接した結果は第４図と第５図
の断面図に示される。第４図はケース本体とキヤ
ツプにAu−Niメツキを施した場合を示すが、ケ
ース本体とキヤツプの素材（FeおよびFe系合金）
の直接溶接接合がなくても、溶接条件を小にし
て、すなわち溶接電流を小にしてAu−Niろう付
けの状態で溶接することができる。なお第４図で
符号２５を付した部分は約900℃の温度で形成さ
れたAu−Niの共晶を示す。この方法によると、
ケース本体とキヤツプの温度上昇が少なく、内部
に収納された半導体光学素子に与える悪影響を小
に抑えることができる。第５図には、ケース本体
をキヤツプの素材が直接溶接する状態を示すが、
熱影響が問題にならないときはこの方法によるか
またはNiだけのメツキ処理をしてもよい。なお
第５図において、溶接部は符号２６を付して示
す。

第６図はキヤツプに凸部２７を設けた本発明第
２実施例を示す。この例ではAu−Niメツキをし
なくてもよく、さらに凸部２７が前記した点接触
を確実に実現する利点がある。

第７図はAu−Niメツキしたキヤツプの断面図
で、図中、２８はニツケル（Ni）メツキ、２９
は金（Au）メツキを示す。

第８図は本発明にかかるキヤツプの製造方法を
示す工程図である。先ず、同図ａに示す素材
（FeおよびFe系合金）２１ａの平板を用意する。
なお、第８図にはキヤツプの段差部となる部分の
みを示す。

次いで、上下全面にレジスト４１を塗布し、段
差部を形成する部分のみレジストを除くよう同図
ｂに示す如くレジストをパターニングし、次いで
素材２１ａをエツチングすると、エツチングは横
方向にも進行して図に示す如くにエツチングされ
る。ここでレジスト４１を除去する。

次いで、同図ｅに示す如く新たにレジスト４２
を全面に塗布し、図示の如くパターニングして素
材２１ａをエツチングすると、同図ｄに示される
如く素材２１ａは分離されてキヤツプ２１が作ら
れる。図にはキヤツプの段差部しか示されない
が、図の右の段差部の右の部分に図の左に示す段
差部が形成されるのであり、一枚の素材２１ａか
ら所定の数のキヤツプ２１が作られるのである。

続いて所定のAu−Niメツキ処理を施すと、Au
−Niメツキされたキヤツプが得られる。

〔発明の効果〕 以上述べてきたように本発明によれば、溶接時
の温度を低くし、ケース本体とキヤツプとの位置
ずれがなく、溶接が安定になされ、気密性に優れ
たケース本体封着用キヤツプが得られる効果があ
る。

【図面の簡単な説明】

第１図は本発明実施例断面図、第２図は第１図
のキヤツプの底面図、第３図は本発明実施例の溶
接前の断面図、第４図と第５図は本発明実施例の
溶接後の断面図、第６図は本発明の第２の実施例
の断面図、第７図はメツキした本発明のキヤツプ
の断面図、第８図は本発明のキヤツプの製造工程
の断面図、第９図はケース本体平面図、第１０図
はケース本体断面図である。 第１図ないし第１０図において、１１は半導体
ケース、１２はケース本体、１３はリード、１４
は信号線用ケース、１５は取付板、１６はケース
本体内側、２１はキヤツプ、２２は段差部、２３
は溶接部、２４は曲つた部分、２５はAu−Ni共
晶、２６は溶接部、２７は凸部、２８はNiメツ
キ、２９はAuメツキ、３１は電極、４１と４２
はレジストである。

Claims (1)

1. 【特許請求の範囲】 １ 半導体ケース１１を封着するためのキヤツプ
   ２１であつて、 キヤツプ２１は半導体ケース１１のケース本体
   １２の外寸よりは大でない輪郭の平板からなり、 キヤツプ２１の周辺にはケース本体１２の内寸
   より小なる形状に段差部２２が形成され、 該段差部２２は曲率Ｒをもつて周辺に向け薄く
   なる形状であることを特徴とするケース本体封着
   用キヤツプ。