JPH0456251A - Ｌｓｉ自動レイアウト処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビルディングブロック方式のＬＳＩ自動レイ
アウトにおける、ブロックからの配線取り出し口のレイ
アウト処理方法に関する。

従来の技術 通常、ブロックからの配線取り出し位置は、上位レベル
のレイアウトのフロアプランを考慮して、設計者が指定
を行う。自動レイアウト処理は、この指定を元に内部セ
ルの配置・配線を行う。この際、上位レベルでの他ブロ
ックのビンの位置は考慮できないので、最悪の場合は、
ブロック間配線の曲がりや交差が多くなる。第２図は従
来の方法によるレイアウト結果の一部の拡大図である。

第２図において、１は下位のブロック、２はブロック内
のスタンダードセル列、３はブロック内部の配線、４は
ブロック間配線領域、５はブロック間の配線を示す。

発明が解決しようとする課題 第２図で示して説明した従来の方法では、ブロック間配
線領域４内での各信号の配線径路は１つしかなく、自ず
と配線の曲がりや交差が増えてくる。このことによって
配Ａｌｌ領域の高さが増すことになり、チップ面積の増
大につながることになる。

課題を解決するための手段 本発明は、上記の問題の発生を低減するためになされた
ものであり、ブロックのレイアウト処理において、従来
の方法と同様にしてレイアウトを行った後に、外部に取
り出す各ネットごとにさらに配線を引き出すことが可能
であるかどうかを調べ、可能であるならば配線を行うと
いう機能を備えたものである。

作用 本発明によれば、ブロック間の配線を行う際に、１ネッ
トに対し複数のビンが存在するので、概略配線時に配線
の交差が少な（なるようにビンを選択することが可能と
なる。これによって、ブロック間の配線領域の面積の減
少が期待できる。

ブロックのレイアウト時には、必ず２本目以降の取り出
しを行うわけではなく、その配線によってブロックの面
積の増大を伴わない場合にのみ行えばよい。

実施例 本発明の実施例による自動レイアウト結果を第１図に示
す。第１図に示すように、本発明によるレイアウトでは
、ブロック間配線時の配線径路が増えたため、概略配線
で配線の交差が起こらないように径路を選択できる。こ
の結果、従来の方法では交差するしかなかったネットが
交差しないで配線されている。もちろん、この配線がブ
ロック間配線領域の高さを決定する要因になっていなけ
れば効果はないが、従来の方法に比べれば面積の減少を
期待できるのは明らかである。

発明の効果 以上の説明から明らかなように、本発明によるレイアウ
ト処理方法によれば、ブロックからの配線の取り出し口
を増やすことで、ブロック間配線の最適化を行いやすく
する。これによってブロック間配線領域の面積の減少が
でき、ＬＳＩのチップ面積を減少する効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるＬＳＩの配線レイア
ウトの一部を示す拡大図、第２図は従来の配線レイアウ
トの一部を示す拡大図である。 １・・・・・・スタンダードセルブロック、２・・・・
・・スタンダードセル列、３・・・・・・ブロック内配
線、４・・・・・・ブロック間配線領域、５・・・・・
・ブロック間配線。

Claims (1)

【特許請求の範囲】
1. 　ブロックから外部に取り出す配線を、１ネットに対し
   て、ブロックの同一辺上に複数本配線する機能を備えた
   ＬＳＩ自動レイアウト処理方法。