JPH0452941A - 記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 主記憶装置とシステム記憶装置のような２つの記憶装置
を制御する記憶制御装置に関し。

２つの記憶装置間のデータ転送において障害が発生した
場合でも、その影響を最小限にとどめることを目的とし 第１の記憶装置に対する処理要求を保持することができ
るレジスタと、該レジスタに第２の記憶装置とのデータ
送受のための処理要求が保持されているかどうかを検出
するデコーダ手段と、第２の記憶装置との間の送受デー
タを一時的に格納することができるキューバッファと、
当該キューバソファに格納されているデータの数を管理
するカウンタと、第２の記憶装置との間の送受データ数
を管理し、残り送受データがあるかどうかを検出するこ
とができるデータ管理手段とを有し第１の記憶装置と第
２の記憶装置との間でデータ転送中に障害が発生した場
合、宛先記憶装置への転送データの書き込みを抑止して
指定された転送データ数分の処理要求のみを実行して終
了させるように構成した。

〔産業上の利用分野〕

本発明は、主記憶装置とシステム記憶装置のような２つ
の記憶装置を制御する記憶制御装置に関し、特に２つの
記憶装置間でのデータ転送中に障害が発生した時の記憶
制御装置における処理に関する。

近年の情報処理装置においては、処理の高速化や処理能
力の増大をはかるために、主記憶装置の他に大容量のシ
ステム記憶装置を備えるようになっている。システム記
憶装置に対する参照あるいは更新は、記憶制御装置によ
るシステム記憶装置と主記憶装置との間のデータ転送に
よって行われる。記憶装置間のデータ転送は処理効率を
上げるために、−度の処理要求によって、ある程度まと
まったデータ量を処理できるようになっている。

このとき９個々のデータを処理する際に障害が発生した
場合、未処理データに対して適切な処理が必要となって
くる。

〔従来の技術〕

第３図は本発明が対象としている記憶制御装置の従来例
の構成図である。

第３図において、１はＣＰＵやＣＨＰなどの処理要求元
装置であり１図の簡単化のため１個のみが示されている
。

２は記憶制御装置である。

３は主記憶装置である。

４はシステム記憶装置である。

５はシステム記憶装置制御回路であり、システム記憶装
置４に対するデータの書き込み、読み出しを制御する。

６は転送データ数管理回路であり、処理要求により指示
された転送データ数に基づき、処理の進行に伴う残りデ
ータ数をシステム記憶装置制御回路５に指示する。

７はキューバッファであり、主記憶装置３とシステム記
憶袋Ｗ４との間の転送データを入力順に一時的に保持す
る。

８はキューバッファ管理回路であり１キユーバツフア７
にデータが入力されるごとにアップカウント、キューバ
ッファ７からデータが出力されるごとにダウンカウント
して５キユーバンフア７に保持されている転送データの
数をシステム記憶装置制御回路５に指示する。

９はデコーダであり１処理要求元装置１からの処理要求
のうち記憶装置間データ転送起動要求を検出し、システ
ム記憶装置制御回路５に通知する。

１０はレジスタであり、処理要求元袋Ｗ】から入力され
た処理要求を保持するボートとなる。

１１はプライオリティ選択回路であり、処理要求元装置
１その他の図示されていない装置からの処理要求につい
てプライオリティをとり、１つの処理要求を選択する。

動作時に処理要求元装置ｌから出力された記憶間データ
転送起動要求は、レジスタ１０にセットされ、プライオ
リティ選択回路１１によって選択されると、システム記
憶装置制御回路５を起動すると同時に、データ転送量が
転送データ数管理回路６にセットされる。要求に基づく
システム記憶装置４から主記憶装置３へあるいは主記憶
装置３からシステム記憶装置４へのデータ転送は、ヰユ
−バッファ管理回路８により、キューバッファ７を介し
ておこなわれる。

［発明が解決しようとする課題］ 従来の記憶装置間のデータ転送においては１個々のデー
タ転送中に障害が発生しても、予め与えられたデータ量
を処理し終えるまで処理を継続しようとしていた。また
１重大な障害が発生した場合には、即座に処理を中断し
ていた。

従って、記憶装置間のデータ転送を障害発生後も継続し
た場合には、書き込み先の記憶装置上に誤ったデータを
書き込んでしまったり、キューバッファにデータが残っ
たままデータ転送を継続できない状態に陥って書き込み
できずにハングしてしまう等の問題を生していた。

また、データ転送を途中で中断した場合や、予め指定さ
れた送受データ数と、対応する主記憶装置に対する処理
要求の数が一致しなくなった場合などは、データ転送終
了後も主記憶装置に対する処理要求が残存してしまう可
能性があり、主記憶装置の内容を破壊したり、後続の記
憶装置間のデータ転送に係わる主記憶装置に対する処理
要求と区別がつかなくなる等の問題を生じていた。

本発明は、記憶装置間のデータ転送において障害が発生
した場合でも、その影響を最小限にとどめ、後続の処理
が正しく開始できる状態にしておくとともに、記憶装置
内のデータの破壊を防ぐことのできるような記憶制御装
置を提供することを目的としている。

〔課題を解決するための手段〕

本発明は、記憶制御装置において、主記憶装置とシステ
ム記憶装置などの２つの記憶装置の間でデータ転送をし
ているときに障害が発生した場合データ転送先の記憶装
置への書き込みを抑止して誤ったデータが書き込まれる
可能性をなくすとともに、データ転送の処理要求の処理
は初めに指示されたデータ転送数だけ続行して終了し、
処理要求の残存による誤処理の発生の可能性をなくすも
のである。

第１図は本発明の原理的構成図である。

図中、１は処理要求元装置、２は記憶制御装置。

３は主記憶装置（特許請求の範囲における第１の記憶装
置に相当）、４はシステム記憶装置（特許請求の範囲に
おける第２の記憶装置に相当）、５はシステム記憶装置
制御回路、６は転送データ数管理回路、７はキューバッ
ファ、８はキューバッファ管理回路、９はデコーダ、１
０はレジスタ１１はプライオリティ選択回路であり、そ
れぞれの機能は第３図中の従来例装置において説明した
ものと同じである。また１２は障害発生表示ラッチであ
り、何らかのデータ転送障害が発生したときＯＮにセッ
トされる。１３はゲートであり、記憶装置間のデータ転
送を抑止する際に制御される。

処理要求元装置１からの記憶装置間データ転送起動要求
は、レジスタ１０にセットされ、プライオリティ選択回
路１１によって選択されると、システム記憶装置制御回
路５が起動され、同時にデータ転送量が転送データ数管
理回路６にセットされる。主記憶装置３とシステム記憶
袋Ｗ４との間のデータ転送は、キューバッファ管理回路
８により、キューバッファ７を介しておこなわれる。

このデータ転送中に障害が発生した場合には障害発生表
示ランチ１２がＯＮになるので、それに基づきキューバ
ッファ７に対する制御が抑止され、主記憶装置３に対す
る書き込みデータがゲートされるとともに、システム記
憶装置４に対する書き込みも禁止される。システム記憶
装置制御回路５は、ポート１０に記憶装置間データ転送
のための主記憶装置処理要求が保持されていることを検
出するデコーダ９の出力と、キューバッファ７中に残存
しているデータ量を示すキューバッファ管理回路８の出
力と、残り転送データ数を示す転送データ数管理回路６
の出力とを参照することにより、主記憶袋Ｗ３に対する
処理要求がすべて処理されたことを認識した後に、デー
タ転送処理を終了するように動作する。

［作用］ 本発明では、データ転送中の障害発生時に、デ−タ転送
を抑止し５主記憶装置３に誤ったデータを書き込むこと
を禁止できる。また、システム記憶装置４に対しても、
書き込みを禁止できる。さらに、主記憶装置３に対する
残存処理要求をすべて処理してしまうことにより、主記
憶装置３の内容を破壊することを防くと共に１後続の記
憶装置間のデータ転送を正しく開始できる状態にしてお
くことができる。

〔実施例〕

第２図により本発明の詳細な説明する。回は実施例装置
の構成図であり１図中の要素１ないし１２は第１図中の
同じ番号の要素に対応する。また第２図で追加された１
３ないし１６はゲート１７ないし３７は信号線である。

処理要求元装置１が記憶装置間データ起動要求およびそ
れに伴う主記憶袋Ｗ３に対する処理要求を発行すると、
この処理要求は信号線１７によってボートとして用いら
れるレジスタ１０にセットされる。レジスタ１０にセッ
トされた処理要求は。

信号線１８より出力され５プライオリティ選択回路１１
によって選択されるのを待・つ。

プライオリティ選択回路１１によって記憶装置間データ
転送起動要求が選択されると、信号線２０によりシステ
ム記憶装置制御回路５に対して記憶装置間データ転送の
起動が指示され、同時にデータ転送量が転送データ数管
理回路６にセットされる。

これにより、システム記憶装置制御回路５は信号線２５
によってキュ・−バッファ７およびキューハノフマ管理
回路８を初期化し、それから記憶装置間のデータ転送を
開始する。正常動作中、障害発生表示ランチはＯＦＦで
あり、このときゲート１３ないし１６は開いている。

まず、主記憶装置３からシステム記憶装置４へのデータ
転送の場合について説明する。

主記憶装置３からのデータ読み出し要求は、処理要求元
袋Ｗ１より発行され、信号ｆ１１７によりレジスタ１０
にセットされる。この要求が信号線１８によりプライオ
リティ選択回路１１によって選択されると、信号線１９
によって主記憶装置３に読み出し要求が送られる。

これにより主記憶装置３から信号線３７によって読み出
しデータが出力されると、システム記憶装置制御回路５
より信号線２８を用いてキューバッファ７へ入力指示信
号が出力される。この指示信号はゲート１４を通り、信
号線２９によりキューバッファ７に入力される。

システム記憶装置４が信号線３２に書き込みデータ受は
取り不可信号を信号出力していないときには、制御回路
５から信号線２６によってキューバッファ７に出力指示
が出され、これがゲート１３を通り信号線２７からキュ
ーバッファ７に入力されると３キユーバツフア７より信
号線２３にデータが出力される。このとき、制御回路５
が信号線３４．ゲート１５．信号線３５により、書き込
みデータが有効であることを示す信号を出力しシステム
記憶装置４に書き込みが指示される。

主記憶装置３からシステム記憶装置４へのデータ転送中
に障害が発生した場合は、障害発生表示ラッチ１２がＯ
Ｎにセットされ、信号線３１によってゲート１３ないし
１６が全て禁止され、キューバッファ７への入力、キュ
ーバッファ７からの出力、システム記憶装置４に対する
書き込み指示およびシステム記憶袋Ｗ４がらの書き込み
データ受は取り不可を示す信号の参照が禁止される。

一方、記憶装置間データ転送のための主記憶装置３に対
する処理要求がレジスタ１０に保持されているかどうか
がデコーダ９によって調べられその結果が信号線２１に
出力される。

また、予め指示されたデータ転送量に対応する処理が残
っているかどうかが転送データ数管理回路６から信号線
２２に出力される。さらにキューバッファ管理回路８か
ら信号線３０によって、障害が発生しなかったときにキ
ューバッファ７に保持されているべきデータの有無が出
力される。

システム記憶装置制御回路５は、これらの情報により、
記憶装置間データ転送のための主記憶装置３に対する処
理要求がすべて処理されたことを認識した後に、データ
転送の処理を終了する。このとき信号線３６によって、
障害発生表示ラッチ１２がＯＦＦにリノセトされ、ゲー
ト１３ないし１６は開かれる。

次に、システム記憶装置１４から主記憶装置３へのデー
タ転送の場合について説明する。

システム記憶装置４からの読み出しデータは。

信号線２３に出力され、制御回路５からキューバッファ
７に信号ｖＡ２８．ゲート１４から信号線２９に出力さ
れると、データはキューバッファ７に入力される。また
制御回路５からキューバッファ７への出力指示が信号！
１１２６．ゲート１３．信号線２７を経てキューバッフ
ァ７に出力されると信号線２４にデータが出力される。

主記憶装置３への書き込みデータは、処理要求元装置１
より発行された主記憶装置３への書き込み要求とともに
レジスタ１０にセットされる。これが信号線１８により
プライオリティ選択回路１１によって選択されると、信
号線１９によって主記憶装置３に書き込み要求が送られ
る。

システム記憶装置４から主記憶装Ｍ３へのデータ転送中
に障害が発生した場合にも、障害発生表示ラッチ１２が
セットされ、信号線３１によってゲート１３ないし７１
６が禁止されてキューバッファ７への入力、キューバッ
ファ７からの出力が禁止される。

また、主記憶装置３からシステム記憶装置４へのデータ
転送の場合と同様にして、記憶装置間データ転送のため
の主記憶装置３に対する処理要求がすべて処理されたか
どうかが調べられ１その後にデータ転送の処理を終了す
る。このときも信号線３６によって障害発生表示ラッチ
１２がリセットされる。

以上のように、記憶装置間のデータ転送中に障害が発生
した場合には、無用なデータ書き込みを禁止すると同時
に、記憶装置間データ転送のための主記憶装置に対する
処理要求がすべて処理された後にデータ転送の処理を終
了するように動作する。

〔発明の効果〕

以上説明したように本発明によれば、記憶装置間のデー
タ転送において障害が発生した場合でも記憶装置内のデ
ータの破壊を防ぐことができるとともに、後続の処理が
正しく開始できる状態にしておくことができ、システム
記憶装置を使用するうえでの信頼性を著しく向上させる
ことができる。

９：デコーダ １０：レジスタ（ボート） １１ニブライオリティ選択回路 １２；障害発生表示ラッチ

Claims (2)

【特許請求の範囲】
1. （１）第１の記憶装置および第２の記憶装置に接続され
   、処理要求に応じて第１の記憶装置と第２の記憶装置と
   の間でデータの送受を行う機能をそなえた記憶制御装置
   において、 第１の記憶装置に対する処理要求を保持することができ
   るレジスタと、該レジスタに第２の記憶装置とのデータ
   送受のための処理要求が保持されているかどうかを検出
   するデコーダ手段と、第２の記憶装置との間の送受デー
   タを一時的に格納することができるキューバッファと、
   当該キューバッファに格納されているデータの数を管理
   するキューバッファ管理回路と、第２の記憶装置との間
   の送受データ数を管理し、残り送受データがあるかどう
   かを検出することができるデータ管理手段とを有し、 第１の記憶装置と第２の記憶装置との間でデータ転送中
   に障害が発生した場合、データ転送先の記憶装置への転
   送データの書き込みを抑止して処理要求の処理を行い、
   予め指定された送受データ数に対応する処理要求がその
   後すべて処理された段階でデータ転送処理を終了するこ
   とを特徴とする記憶制御装置。
2. （２）請求項１において、発生した障害が、予め指定さ
   れた送受データ数と、対応する第１の記憶装置に対する
   処理要求の数の一致が保証できないような障害である場
   合には、残り送受データ数の有無にかかわらず第１の記
   憶装置に対する処理要求がすべて処理され終えた段階で
   データ転送処理を終了することを特徴とする記憶制御装
   置。