JPH04505725A

JPH04505725A - 検知装置

Info

Publication number: JPH04505725A
Application number: JP4500633A
Authority: JP
Inventors: リブナー，ディビッド・ビャード; ウー，マイケル・オーガスチン
Original assignee: ゼネラル・エレクトリック・カンパニイ
Priority date: 1990-10-01
Filing date: 1991-09-19
Publication date: 1992-10-08
Anticipated expiration: 2010-08-16
Also published as: US5142286A; DE69125266T2; JPH0775603B2; WO1992005739A1; EP0503061A1; KR960000621B1; KR920702967A; DE69125266D1; EP0503061B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】シグマ−デルタオーバサンプル式アナログ−ディジタル変換器を使用したフォトダイオードの読み出し関連出願１９９０年４月６日にデビットＢ、リブナ（Ｄａｖｉｄ　Ｂ、Ｒｉｂｎｅｒ）およびリチャードＤ、バーチュ（Ｒｉｃｈａｒｄ　Ｄ、　Ｂａｅｒｔｓｃｈ）によって出願され、［最小の電力消費およびチップ領域要求条件を有する高次シグマ −デルタオーバサンプル式アナログ−ディジタル変換器集積回路ネットワーク（ＩＩＩＧＨ０ＲＤＥＲＳＩＧＭＡ　ＤＥＬＴＡ　（ＩＶＥＲｓＡＭＰＬＥＤ　ＡＮＡＬＯＧ−Ｔｏ−ＤＩＧＴＡＬ　Ｃ０ＮＶＥＲＴＥＲＩＮＴＥＧＲＡＴＥＤ　ＣＩＲＣＵＩＴ　ＮＥＴＷＯＲＫ　ＷＩＴＨＭＩＮＩＭＡＬ　ＰＯＷＥＲＤＩＳＳＩＰＡＴＩＯＮ　ＡＮＤ　ＣＨＩＰ　ＡＲＥＡ　ＲＥＱＵＩＲＥＭＥＮＴＳ）という名称であうで、ゼネラルエレクトリック社に譲渡された米国特許出願第５０５．３８２号がここに参考のため取り入れられている。

１９９０年７月１０日にデビットＢ、リブナによって出願され、「低い部品感度を有する３次シグマ−デルタオーバサンプル式アナログ−ディジタル変換器ネットワーク（ＴＨｌｌｌ［１０１ｉｆｌＥＲＳＩＧＭＡ　Ｉ）ＥＬＴＡ　ＯＶＥＲ５ＡＭＰＬｇＤ　ＡＮＡＬＯＧ−ＴＯ−ＤＩＧＩＴＡＬ　Ｃ０ＮＶＥＲＴＥＲＮＥＴＷＯＲＫ　ＷＩＴＨＬＯＷ　ＣＯＭＰＯＮＥＮＴ　５ＥＮＳＩＴＩＶＩＴＹ）という名称であって、ゼネラルエレクトリック社に譲渡された米国特許出願第５５０．７６３号がここに参考のため取り入れられている。これらの出願の明細書には本発明によるフォトダイオードアレイを走査しながら読み出すのに使用される３次シグマ−デルタアナログ−ディジタル変換器用の詳細な構成を示している。

［コンピュータ断層撮影についての雑音削除光検出器プリアンプ（ＮＯＩＳＥ− ＣＡＮＣＥＬＬＩＮＧ　ＰＨ０ＴＯＤＥＴＥＣＴＯＲＰＲＥＡＭＰＬＩＦＩＥＲ、ＡＳ　ＦＯＲＣＯＭＰＵＴＥＲＩ２ＥＤ　ＴＯＭＯＧＲＡＰＨＹ）　という名称であって、ゼネラルエレクトリック社に譲渡され、デビットＢ、リブナによって出願された米国特許出願第（５８３，７４５）号がここに参考のため取り入れられている。この出願の明細書にはフォトダイオードの後に使用するのに適し、トランジスタから発生するフリッカ（または１／ｆ）雑音を抑圧するために相関関係のある二重サンプリングを行なうようにした積分型の電界効果トランジスタプリアンプが記載されている。

発明の背景（発明の分野）本発明は、全体的にコンピュータ断層撮影システムに使用されるようなフォトセンサアレイの光応答信号の走査式読み出しに関し、更に詳しくは、アナログ方式よりもディジタル方式における光応答信号の走査式読み出しに関する。

（従来技術の全般的説明）ＣＴスキャナはファンビームエネルギ源を使用している。

このエネルギ源が走査対象物の中心近くの空間内の特定の点に中心がある円形軌跡に沿って歩進するときに、ファンビームエネルギ源の中心光線は走査対象物の中心近くの空間内の特定点を通って投射される。円弧状細片の検出素子がエネルギ源に対して前記空間内の特定点を中心としてエネルギ源とは反対側に対向して設けられ、前記空間内の特定点の周りのエネルギ源の回転に追従する。走査対象物は常にファンビーム内に存在し、ファンビームの各連続した区分における放射エネルギの一部を吸収する。ファンビームの各区分における残りの放射エネルギ、すなわち「レイサム（ｒａｙ　ｓｕｍ）　Ｊは円弧状検出器細片上の各検出器によって測定される。エネルギ源およびその対向する円弧状検出器細片の回転の相次ぐ各増分変化毎の検出器の応答信号は走査対象物の別々の「ビュー（マ１ｅｖ）　Ｊを構成している。

相次ぐビュー中における検出器の応答信号はディジタル化され、メモリに蓄積される。これはこれらの応答信号の処理がリアルタイムで行われるのでなく、走査が完了した後に行われるからである。この次に続く処理の間、各ビューからの検出器の応答信号は予め重み付けされ、注意深く構成された有限インパルス応答（Ｆ　Ｉ　Ｒ）フィルタ核で予めフィルタ処理され、画像の絵素、すなわち「画素」のグレースケール値を発生するように画像空間に逆投影される。

各ビューの問答画素の中心を通過するレイサムは重み付けされて加算され、逆投影によって画素のグレースケール値を形成する。すなわち、各レイサムは画素が設けられている部分を含む対象物の連続した部分を通るファンビームの部分（セグメント）を形成している射線の束から吸収されたエネルギの合計を表しているので、ファンビームのそのセグメントが通る画素のうちの１つによるエネルギ吸収の大きさはその画素を通過する射線の束に対するレイサムの全てを含む自己相関手順を実行することによって確かめることができる。自己相関手順はレイサムにおける対象とする画素の前後の画素によって形成される影を抑圧する。これがコンピュータ断層撮影によって断層写真を形成する本質である。この自己相関手順を実施するのに必要なレイサムの付加的な組合せにおいて、各レイサムはその画素に関連する射線群がその画素を通過する前にファンビームの発散を考慮するように重み付けされなければならない。

コンピュータ断層撮影に対するフーリエ反転方法は逆投影再構成法に対して固有の速度利点を有しているが、雑音に対して過度の感度を有しているためにファンビームスキャナに使用するには適していないと考えられる。コンボリューションおよび逆投影再構成法はビューパイプライン動作に適し、処理からの好ましくないアーティファクトの比較的ない画像を発生する。コンピュータ・バイオロジック・メディシン誌（ＣＯＭＰＵＴＥＲＢＩＯＬＯＧＩＣＭＥＤＩＣＥＮＥ）、Ｖｏｌ、６．１９７６年１０月のベージ２５９−２７１に所載のＧ、　Ｈ。

バーマンｌｌｅｒｍｕ）、Ａ、　Ｖ、ラクシミナラヤン（Ｌｘｋｓｌｖｉｎｉｒｒｚ７ｉｎ）およびＡ、ナパステック（ＮａｐｘｒＮｅｋ）による論文「発散ビーム用のコンボリューション再構成技術（Ｃｏｎマｏｌｕｔｉｏｎ　Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅｓ　ｊａｒ旧マビｔｇｅｎｔｌ　Ｊは興味あるものである。また、ＩＥＥＥトランザクションズ・オンψバイオメディカルーエンジニアリング誌（ＩＥＥＥ　ＴＲＡＳＡＣＴＩＯＮＳ　ＯＮ　ＢＩＯＭＥＤＩＣＡＬ　ＥＮＧＩＮＥＥＲＩＮＧ）、Ｖｏｌ、　ＢＭＥ−２８、Ｎｏ、２．１９８１年２月のページ９８４１５所載のＢ、Ｋ。

ギルバート（Ｇｉｌｂｅｒ＋）　、Ｓ、　Ｋ、ケニュー（Ｋｅｎｕｅ）　、Ｒ。

Ａ、　ｏブ（Ｒｏｂｂ）、Ａ、チュ（Ｃｈｕ）　、Ａ、　Ｈ，レント（Ｌｅｎｔ）およびＥ、Ｅ、スワーツランダ（Ｓｔａｒ＋ｚｌａｎｄｅ＋）シュニー　７　ｉ：よる論文「効率的な計算技術および特殊目的用プロセッサを使用したファンビーム画像再構成アルゴリズムの高速動作（Ｒｘｐｉｄ　Ｅｘｅｃｕｔｉｏｎ　ｏｆ　Ｆａｎ　１ｌｅａｌｎ　ＩｍａｇｅＲｅｃｏｎｓｔｒｕｃｔｉｏｎ＾Ｉｇｏ＋ｉｊｈｍｓ　Ｕｓｉｎｇ　Ｅｆｆｉｃｉｅｎｔ　Ｃａｍｐｕｔａｔｉｏｎａｌ　Ｔｅｃｈｎｉｑｕｅｓａｎｄ　５ｐｅｃｉａｌ　Ｐｕｒｐｏｓｅ　Ｐ「ｏｃｅｓｓｏ「ｓ）　Ｊも興味あるものである。

検出器素子の細片は線形配列された数１００個程度のシンチレータ、およびこの線形配列されたシンチレータの後側に設けられている線形配列された数１００個程度のフォトダイオードを有している。シンチレータはＸ線画像を光画像に変換し、フォトダイオードはこの光画像の各要素の光子を電荷に変換する。フォトダイオードはそれぞれフォトダイオードの電流を検知する低入力インピーダンスを有し、次に続く回路を駆動する低出力インピーダンスを有するプリアンプを備えている。フィルタ処理を実行して、プリアンプおよびこのプリアンプの前に設けられているフォトダイオード内に発生する帯域の広い雑音の帯域外部分を抑圧している。Ａ−Ｄ変換の前にこのフィルタ処理を行うことによって帯域内に入るＡ −Ｄ変換器におけるエイリアス（ａｌｉｉｓ）を発生する雑音を回避している。

通常、サンプルおよびホールド回路が各Ａ−Ｄ変換器の前に設けられて、Ａ−Ｄ変換を達成するのに必要な期間の間中各相次ぐビューサンプルを保持している。

ゼネラルエレクトリック社によって販売されている最近のＣＴシステムにおいては、フォトダイオード−プリアンプの組合せがこのような組合せの全グループのサブグループの間に配分され、各サブグループのプリアンプからのアナログ出力電圧は共用されるアナログ−ディジタル（Ａ−Ｄ）変換器の入力ポートに対し時分割多重化されている。

実際、逆投影計算を実行するために変換器の出力信号に非常に多くの解像度ビット（すなわち、１６−２０ビツト）を必要とするために種々のサブグループのＡ −Ｄ変換器の変換特性を整合させることが困難であることがわかっている。Ａ− Ｄ変換器の変換特性の線形性はできる限り良好に形成されるが、フォトダイオードプリアンプの組合せの各サブグループのフォトダイオードが検出器素子の細片において互いに隣接している場合には、変換特性の差によって最終的な断層写真に「帯域化（ｔ＋ａｎｄｉｎｇ　）アーティファクト」が発生する。これらの帯域化アーティファクトは無視できないほどの低い空間周波数を有する強度変化として現れ、これらは最終的な断層写真の観察者にとって好ましくないほど顕著なものである。Ａ−Ｄ変換器の変換特性における差によるアーチファクトが見えることを低減するために、フォトダイオード−プリアンプの組合せの各サブグループのフォトダイオードの検出器要素の細片におけるロケーションをスクランブルすることが実施され、その結果断層写真におけるこれらのアーチファクトの低い空間周波数成分が低減するが、断層写真におけるこれらのアーチファクトの高い空間周波数成分が増大する可能性がある。また、所望によりこれらのアーチファクトの高い空間周波数成分をローパス空間フィルタ処理し、断層写真における高い空間周波数成分のみを低減する。しかしながら、フォトダイオード−プリアンプの組合せの接続を時分割多重したＡ−り変換器にスクランブルすることはＣＴシステムの構成要素間に好ましくない複雑な電気的相互接続を招き、高速ディジタルバスを介した時分割多重化を使用したデータ転送を複雑にする。

外部の電気信号を雑音としてピックアップすることを最小にするようにするために、時分割多重化Ａ−Ｄ変換器へのフォトダイオード−プリアンプの組合せの接続をスクランブルすることは、物理的に可能な限りフォトダイオードに接近させてプリアンプおよびＡ−Ｄ変換器を設けるという要望を妨げる。Ａ−Ｄ変換器および該変換器に時分割多重化されるプリアンプは通常モノリシック集積回路（ＩＣ）の形式で構成され、フォトダイオードのスクランブル操作を行う場合このＩＣにフォトダイオードを接続する延長ケーブルが必要である。フォトダイオードの出力インピーダンスレベルは３０メガオ一ム台であるので、ケーブルでの外部電気信号のピックアップはかなりなものになりそうである。

Ａ−Ｄ変換器の変換特性の差のアーティファクトの低い空間周波数成分を低減する代わりの方法は自分自身のＡ−Ｄ変換器を有するフォトダイオード−プリアンプの組合せの各々を設けることである。この設計方法は帯域化アーティファクトの発生を促進するＡ−Ｄ変換器の変換特性の自己相関を除去するが、非線形性のアーティファクトはまだグループ化ベースで発生し得る。ゼネラルエレクトリック社はスキャナアレイの３００個のフォトダイオードの各々用にそれぞれ二重勾配Ａ−Ｄ変換器を使用して、７８００というシステム番号で販売されている初期の約７０台のＣＴスキャナの各々を構成した。しかしながら、より高いスキャナ解像度がめられ、スキャナアレイにおけるフォトダイオードの数が増大するに従って、この設計方法は魅力が少ないように思われた。これはＡ−Ｄ変換器の変換特性における差に起因するアーティファクトを許容し得るほど小さくした断層写真を形成するように使用可能な分解能のビット数および充分な直線性を有し、各ＣＴスキャナにおいて可否となく使用される構造が充分コンパクトで安いＡ−Ｄ変換器を設計するという問題が発生した。

高分解能Ａ−Ｄ信号変換はオーバサンプル式補間（すなわち、シグマ−デルタ）変調およびこれに続いてディジタルローパスフィルタ処理およびデシメーション（ｄｅｃｉｍａｊｉ。

ｎ）を使用することによって低い分解能の部品で達成することができることは知られている。オーバサンプリング（Ｏマｅｒｓａｍｐｌｉｎｇ）は信号ナイキスト速度より何倍も高い速度の変調器の動作を表わし、デシメーション（ｄｅｃｉｍｉｊｉｏｎ）はサンプル速度をナイキスト速度に低減するサブサンプリング（ｓｕｂｓｉｍｐｌｉｎｇ　）である。信号ナイキスト速度に対するオーバサンプリングの比Ｒは「オーバサンプリング比」と呼ばれる。シグマ−デルタ変調器の全フィードバックループに単ビツト量子化器を有するシグマ−デルタＡ−Ｄ変換器は、１９９０年４月２３日に出願され、「単ビットおよび多ビツト量子化の両方を使用した複数次シグマ−デルタアナログ−ディジタル変換器（ＰＬＩＩＩＩＡＬ−ＯＲＤＥＲＳＩＧＭＡ−ＤＥＬＴＡＡＮＡＬ（ＩＧ−ＴＯ−ＤＩＧＩＴＡＬ　Ｃ０ＮＶ）：Ｒ丁ＨＲ５ＵＳＩＮＧ　ＢＯ了＋１　５ＩＮＧＬＥ−８１丁　ＡＮＯＭ（ＩＬＴＩＰＬＥ−ＢＩＴ　Ｑ［１ＡＮＴＩＸＡＴＩＯＮ）　Ｊという名称で、ゼネラルエレクトリック社に譲渡された米国特許出願束５１３゜４５２号に本発明者リブナ（Ｒｉｂｎｅｒ）によって記載されているように非常に線形的な変換特性を有する。従って、ここで指摘されているように、シグマ−デルタ変調器の全フィードバックループに単ビツト量子化器を有するように複数のシグマ−デルタＡ−Ｄ変換器を設計することによって該複数のシグマ−デルタＡ−Ｄ変換器の変換特性の整合を全く容易に行うことができる。

シグマ−デルタＡ−Ｄ変換器についての詳細な一般的情報はここに参考のため取り入れられている次に示す技術文献から得ることができる。

１）「強力なアナログ−ディジタル変換器を得るリミットサイクル発振器の使用（Ａ　ＩＪｓｅ　ｏｆ　Ｌｉｍ１ｔ　Ｃ１ｃｌｅ　０ｓｃｉｌｌａｔｏ＋ｓ　ｔｏ　Ｑｔ＋ｔａｉｎ　Ｒｏｂｕｓｔ　Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅ＋ｉ）　Ｊ　、発表者Ｊ、Ｃ，キャンディ（Ｃａｎｄｙ）、ＩＥＥＥ　ｌ−ランザクションズｅオン・コミュニケイションズ誌、　Ｖｏｌ、Ｃ０Ｍ−２２，Ｎｏ、　３．９９．２９８−３０５．　１９７４年３月２）［三重重み付は補間を使用してシグマ−デルタ変調器から１３ビットＰＣＭを得る（Ｕｓｉｎｇ　Ｔ＋ｉａｎｇｕｌｘｒｌＹＷｅｉｇｈｔｅｄ　Ｉｌｅ＋ｐｏｌｘｊｉｏｎ　ｔｏ　Ｇｅ＋　１３−Ｂｉｔ　ＰＣＭ　ｌ＋。

ｍ　Ｉ　Ｓｉｇｍａ−ＤｅｌＬａ　Ｍｏｄｕｌｓｔｏ＋）Ｊ　、発表者Ｊ、　Ｃ，キャンディ他、ＩＥＥＥトランザクションズ−オン・コミュニケイションズ誌、　Ｖｏｌ、　Ｃ０Ｍ−２４，Ｎｏ、Ｉｌ、ｐｐ、１２６ｇ−１２７５，１９７６年１１月３）「シグマ−デルタ変調における二重積分の使用（Ａ　１１ｇｅ　ｏｆ　Ｄｏａｂｌｅ　Ｉｎｒｅｇｒｚｔ：ｏＩＩｉｎ　Ｓｉｇ＋ｅｘ　Ｄｅｌｔａ　Ｍｏｄｕｌａｔ＋ｏｎＪ　Ｊ　、発表者Ｊ、　Ｃ，キャンディ、ＩＥＥＥ　）ランザクションズ拳オン拳コミュニケイションズ誌、　Ｖ。

１、　Ｃ０Ｍ−３３，Ｎｏ、３．　ｔｌｔｌ、　２４９−２５８．１９８５年３月シグマ−デルタＡ−Ｄ変換器においては、分解能は主に２つの要素：　（１）オーバサンプリング比Ｒ１および（２）変調器の「次数」によって支配される。

ＣＴスキャナにおいては、オーバサンプリング比Ｒをかなり大きくすることが必要ないので、高次の変調器を使用することが有利である。個々のサンプルの継続期間を如何に短くするかについてのハードウェアの制限がある場合には、シグマ −デルタＡ−Ｄ変換器から特定のビット分解能を得るために必要なサンプルの数を減らすことは完全なビューデータを得るために必要な時間を低減する。ここにおける「次数」は周波数選択式フィルタの次数に類似しているものであり、シグマ−デルタ変調器によって形成されるスペクトル形成の相対的次数を示している。フィルタの場合、より高い選択性は、特に変調器からの量子化雑音を抑圧するように要求されるデシメーションフィルタにおいて、ハードウェアの複雑さが増大するが一層高次の変調器により得ることができる。実際、量子化雑音に対する選択性を得るためにシグマ−デルタ変調器のデシメーションフィルタに使用するのに適しているＦＩＲディジタルフィルタの設計は時間領域においてｓｉｎ　ｃ（Ｌ＋１）（ωＴ）応答を有し、ここにおいてのは角周波数であり、Ｔは変調器の周期であり、Ｌはシグマ−デルタ変調器の次数である。Ａ−Ｄ変換器の設計技術における通常の用語に従って、２以上の次数を有するシグマ−デルタ変調器は本明細書および請求の範囲において「高次」変調器と称する。

オーバサンプリング比によっておよびシグマ−デルタ変調器の「次数」によって主にシグマ−デルタＡ−Ｄ変換器の分解能が支配されることから、最近の高分解能オーバサンプル式アナログ−ディジタル変換器は大きなオーバサンプリング比および高い次数のシグマ−デルタ変調器を使用している。しかしながら、実際の問題ではオーバサンプリング比および変調器の次数を各々増大し得る程度が制限される。例えば、所与の変調器のクロック速度（またはオーバサンプリング速度）では、オーバサンプリング比Ｒはサンプリング後におけるナイキスト速度に逆比例し、したがって変換速度を犠牲にすることなく任意に高くすることはできない。

別の問題が変調器の次数を制限している。単一の量子化器のみを使用する２より大きい次数のものは条件付きでのみ安定であることが示され、従って実用的ではない。２つ以上の量子化器を使用する２より大きい次数のものは本発明者によって１９９０年４月２３日に出願された米国特許出願束５１３．４５２号に記載されている。実際の非理想性、すなわち部品の不整合、増幅器の非直線性、有限利得、過度の整定時間および信号についての限られたダイナミック範囲により、通常従来の高次シグマ−デルタアナログ−ディジタル変換器ネットワークの分解能が制限される。１９９０年７月１０日に出願され、「低い構成要素感度を有する３次シグマ−デルタオーバサンプル式アナログローディジタル変換器ネットワーク（ＴＨＩＲＤ　０ＲＤＥＲＳＩＧＭＡ　ＤＥＬＴ＾ＯＶＥＲ５ＡＭＰＬＫＤ　ＡＮＡＬＯＧ−ＴＯ−ＤＩＧＩＴＡＬ　Ｃ０ＮＶＥＲＴＥＲＮＥＴＷＯＲＫ　ＷＩＴＨＬｏｔ　ＣＯＭＰＯＮＥＮ丁５ｇＮ５Ｉ丁ＩＶＩＴＹ）Ｊという名称のゼネラルエレクトリック社に譲渡された米国特許出願束５５０，７６３号は、上述した実際の非理想性に対して感度がかなり低減した３次シグマ−デルタアナログ −ディジタル変換器ネットワークについて記載している。

シグマ−デルタＡ−Ｄ変換器の出力回路に設けられているデシメーションフィルタは単に簡単な積分器として動作するアキュムレータであってもよいし、またはデシメーションフィルタはサブサンプラがその後に設けられるサンプルデータローパス有限インパルス応答（ＦＩＲ）フィルタであってもよい。いずれの場合でも、デシメーションフィルタは、圧倒的とはいえないまでも、金属−酸化物一半導体集積回路形式で通常形成される完全なシグマ−デルタ変換器のかなりの部分を占める。デシメーションフィルタを有することによってシグマ−デルタＡ−Ｄ変換器は好ましくないことに小型化の観点では代わりの集積回路Ａ−Ｄ変換器と比べて１：１の大きさである。これは特にシグマ−デルタＡ−Ｄ変換器の次数が高い場合であったり、デシメーションフィルタのＦＩＲフィルタ部分の核が多数のサンプルを有する場合である。シグマ−デルタＡ−Ｄ変換器用のデシメーションフィルタの複雑さはＣＴスキャナ用の電子装置を設計する人に異なる形式のＡ −Ｄ変換器を使用させる要因である。

本発明者は、シグマ−デルタＡ−Ｄ変換器のデシメーションフィルタに使用されているサンプルデータローパス有限インパルス応答フィルタが、画像の絵素、すなわち「画素」のグレースケール値を発生するために検出器応答信号を画像空間に逆投影する前に、高周波プリアンプ雑音を抑圧するのに必要なフィルタ処理の実質的な部分を構成することによって二重機能を達成できることを認識した。更に、高周波プリアンプ雑音を抑圧するのに必要なディジタルフィルタ処理は、一般に高次のシグマ−デルタＡ−Ｄ変換器の量子化雑音を抑圧するのに必要なディジタルフィルタと複雑さにおいて匹敵し得るほどの急峻で充分なカットオフ特性を持たなければならない。そこで、デシメーションフィルタのディジタルローパスフィルタ回路はシグマ−デルタＡ−Ｄ変換器用および代わりの形式のシグマ− デルタＡ−り変換器用の追加回路の相対的な大きさの比較から除去することができる。

更に、本発明者は、シグマ−デルタＡ−Ｄ変換器は画像処理時間の増大を犠牲にしてオペレータに高いビット分解能を与えることができるＣＴスキャナを容易に実施できることを認識した。このようなＣＴスキャナはデシメーションフィルタを異なるオーバサンプリング比を有するものに変更することによって実施される。

デシメーションフィルタがサンプルデータローパス有限インパルス応答（ＦＩＲ）フィルタとこのフィルタの後のサブサンプラとを有するようなタイプの高次シグマ−デルタＡ−Ｄ変換器ではＣＴスキャナ用の電子装置の設計者にとって異なるタイプのＡ−Ｄ変換器よりも使用するのがやっかいであるという別の問題を有する。高次量子化雑音を抑圧するのに使用されるディジタルフィルタの核が一度に一対考慮した場合（サブサンプル速度で発生する）相次ぐ出力サンプル間に発生するものよりも（オーバサンプリング速度で発生する）一層多くの入力サンプルにわたっていなければならないので、シグマ−デルタＡ−Ｄ変換器からのディジタル出力信号の相次ぐサンプルはこれらの間にかなりのクロストークを有する傾向がある。相次ぐビューの間に発生する相次ぐ出力サンプル間のこの無視できないクロストークはＸ線発生源の揺動を使用した６Ｔスキヤナシステムにおいて受け入れることができない検出器開口部の広がりとなる。相次ぐビューサンプルが互いに異なっていない場合、Ｘ線発生源の動揺を使用するＣＴスキャナシステムにおいては逆投影再構成計算を的確に実行することはできない。

（しかしながら、センサデータ用のシグマ−デルタＡ−り変換器からのディジタル出力信号の相次ぐサンプル間のクロストークは全ての画像走査システムにおいて問題となるものではない。例えば、Ｘ線発生源の動揺を使用しないＣＴスキャナシステムにおいては、シグマ−デルタＡ−Ｄ変換器からのディジタル出力信号の相次ぐサンプル間のクロストークによって生ずる検出器開口部の広がりは空間フィルタ処理によって補正することができる。−例として、当該分野から離れて、テレビカメラの出力信号から発生されるディスプレイについて観察者の目には画素毎の積分があるので、画像の遅れはテレビカメラにおいて許容できることである。）本発明者は、シグマ−デルタ変調器の次数がしてあり、量子化雑音に対する選択性を備えるように使用されるシグマ−デルタ変調器のデシメーションフィルタが同じオーバ、　（Ｌ＋１）サンプリング比Ｒを維持しながらｓｉｎ　ｃ　（ωＴ）の周波数応答特性を有するものと仮定して、オーバサンプリング速度を係数Ｌ＋１だけ増大することによってクロストーク問題を解決することを考えた。Ａ−Ｄ変換前の各相次ぐビューサンプルのサンプリング動作および保持動作の周期性は不変のままである。これによりシグマ−デルタＡ−Ｄ変換器がクロストークを有するＬ個のディジタル出力サンプル（これは取り上げないように捨てる）を発生し、それに続いてクロストークのない出力サンプル（これは保持する）を発生し、次いでクロストークを有するＬ個のディジタル出力サンプル（これは破棄する）を発生し、それからクロストークのない出力サンプル（これは保持する）を発生するようにする。各第（Ｌ＋１）番目のサンプルを除（全ての出力サンプルを破棄するこの手順の問題は、係数Ｌ＋１だけオーバサンプリング速度が付随的に増大することによってデシメーションフィルタのローパスＦＩＲディジタルフィルタの等価雑音帯域幅が係数Ｌ＋１だけ増大することである。

本発明者は、シグマ−デルタ変調器の次数がＬであり、量子化雑音に対する選択性を備えるように使用されるシグマ−デルタ変調器のデシメーションフィルタがｓｉｎ　ｃ　（Ｌ＋’）（ωＴ）の周波数応答特性を有すると仮定して、オーバサンプリング速度を係数（Ｌ＋Ｎ）だけ増大させることによって、サンプル間クロストークが明らかであるＬ個の相次ぐサンプルのグループ間に散在した、サンプル間クロストークが明らかに存在しないＮ個の相次ぐサンプルのグループをシグマ−デルタＡ−Ｄ変換器が発生するということを見い出した。各グループにサンプル間クロストークのないＮ個の相次ぐサンプルを平均化し、サンプル間クロスト−りが明らかであるＬ個の相次ぐサンプルを破棄し、それから係数（Ｌ＋Ｎ）によってサブサンプリングすることによって、サンプル間クロストークが明らかであるＬ個の相次ぐサンプルを破棄することは同じように等価雑音帯域幅を増大させない。

本発明者は実際上ＣＴスキャナの設計を全体により良くすると相次ぐディジタル出力サンプル間の若干のクロストークを受け入れることができることを見い出した。

本発明者は各フォトダイオードの後にトランスレジステイブ（ｔｒａｎｓ＋ｅｓｉｓｊｉｖｅ）プリアンプの代わりに積分用プリアンプを使用した場合の好ましくない雑音エイリアシングの回避方法を見い出した。積分用プリアンプからのランプ（ｒｘｍｐ）出力を前もって同期検出するよりもその後にシグマ−デルタＡ −Ｄ変換器に直接供給し、シグマ−デルタＡ−Ｄ変換器のデシメーションフィルタによって行われるローパスディジタルフィルタ処理によってオーバサンプリング速度の各ランプ出力のサンプルに対する平均化された応答信号が引き出される。

発明の概要本発明では検知装置を提供する。この装置は、少なくとも規定の期間放射エネルギ画像のそれぞれの要素に応答して、光電流を発生する光検知器と、入力ポートが光検知器からの光電流を受けるように接続され、出力ポートがプリアンプ内の実質的な部分で発生する帯域の広い雑音を伴うアナログ出力信号を前記入力ポートに供給された光電流に応じて発生するプリアンプと、ゼロより大きい整数である次数りのシグマ−デルタ変調器であって、入力ポートがアナログ入力信号を受けるように接続され、出力ポートが前記シグマ−デルタ変調器内で発生する量子化雑音を伴ったディジタル応答信号を前記アナログ入力信号に応答してオーバサンプリング速度で発生するシグマ−デルタ変調器と、シグマ−デルタ変調器の入力ポートに入力信号として前記プリアンプの出力ポートからのアナログ出力信号ならびにそれに付随する帯域の広い雑音の少なくとも一部を供給する手段とを含む。シグマ−ディジタル変調器のディジタル応答には、シグマ−デルタ変調器内で発生する量子化雑音に加えて上記帯域の広い雑音に対する好ましくない応答を伴う。前記検知手段は、さらに、入力ポートがシグマ−デルタ変調器の出力ポートに接続され、出力ポートがオーバサンプリング速度の約数である出力サンプル速度で応答信号を発生するデシメーションフィルタを含む。オーバサンプリング速度は１より大きい整数であるＲを出力サンプル速度にかけたものに等しい。このデシメーションフィルタの応答信号において上記の付随する帯域の広い雑音から発生する成分はプリアンプのアナログ出力信号に対応する成分に対して減衰させられるとともに、シグマ−デルタ変調器内で発生する量子化雑音はプリアンプのアナログ出力信号に対応する成分に対して減衰させられる。本発明の好適実施例においては、デシメーションフィルタは該デシメーションフィルタのディジタル応答信号間の明らかなりロストークを抑圧する補足フィルタをそなえたホジエナ（Ｈｏｇｅ＋＋ａｕｅｒ）　フィルタを有する。

図面の簡単な説明図１は本発明を導入するように変更することによって改善され得る従来知られているコンピュータ断層撮影スキャナの構成図である。

図２は本発明を具体化した、フォトダイオードの後にトランスレジステイブプリアンプを使用する簡単な検知装置の構成図である。

図３は、図３Ａ、図３Ｂおよび図３Ｃを図示のように配列して構成されるもので、本発明を具体化した、フォトダイオードの後に相互抵抗プリアンプを使用する更に複雑化された検知装置の構成図である。

図４および図５は、それぞれ出力サンプルにサンプル間クロストークが許容されない場合と若干のサンプル間クロストークが許容される場合の図３の検知装置の雑音帯域幅およびオーバサンプリング周波数を示す図表である。

図６は図３のような検知装置を使用した図１のコンピュータ断層撮影スキャナ用の代表的タイミング回路の構成図である。

図７は図２および図３の検知装置の変形例であって本発明の他の実施例を示し、フォトダイオードの後にトランスレジステイブプリアンプの代わりに使用される積分用プリアンプの構成図である。

図８は！１ｊＡ７の積分用プリアンプのリセット動作を示すタイミング図である。

図において実線で示す電気相互接続線はデータを伝送する線を表し、点線で示す電気相互接続線は制御信号を伝送する線を表す。シグマΣを囲んだ円は符号付き加算器を表し、これはアナログ加算器またはディジタル加算器でよい。

デルタΔを囲んだ矩形は単位サンプル遅延を表し、これは通常データ（すなわちＤ）形フリップフロップなどで実施されるクロック付きディジタル遅延である。

本発明の好適実施例の詳細な説明要素１−８に関連する図１の部分は図１のＣＴスキャナの機械的部分の断面であると考えられる。構台構造２は図１が描かれている用紙の面に直角に点３を通過すると考えられる回転軸の周りを回転する。この回転は円弧状の矢印によって示されている。Ｘ線のファンビーム５によって走査される対象物４はこの回転軸の近くに設けられ、構台構造２はこの走査される対象物４の周りを回転する。回転する構台構造２は円弧状のベースプレート７から離隔しているＸ線ファンビーム発生源６を支持し、この発生源６およびベースプレート７は構台構造６と一緒に回転する。発生源６およびベースプレート７は回転軸の周りで構台構造２に固定されている。この円弧状ベースプレート８上には検知装置列８が設けられている。この検知装置の各々はそれぞれのレイサム、すなわち走査対象物４によって影となるＸ線ファンビーム５のそれぞれのセクタによる照射強度に対応するディジタル応答信号を発生する。本発明はこの検知装置の特定の性質に関するものであり、これについてはこの明細書において更に説明される。

あるＣＴスキャナにおいては、発生源６は構台構造２および円弧状ベースプレート７に対して位置が固定されているＸ線ファンビーム５を供給する。他のＣＴスキャナにおいては、発生源６は円弧状ベースプレート７の弦に対して平行に前後に移動し、奇数番目の連続したビューでは一方の移動限界まで移動し、奇数番目の連続したビューでは他方の移動限界まで移動するＸ線ファンビーム５を供給する。

この動作は「発生源の揺動（ｖｏｂｂｌｉｎｇ）　Ｊと称されている。

従来、構台構造２の回転はステップ式回転と考えられており、回転の各ステップの間の時間はビュ一時間と称されている。相次ぐビュ一時間の間の検知装置列８のディジタル応答信号は通常半導体ランダムアクセスメモリ（ＲＡＭ）であるビューデータ蓄積メモリ９に供給され、走査動作が完了するまで蓄積される。円弧状ベースプレート７、回転構台構造２およびファンビーム発生源６が点３を通る回転軸の周りを完全に１回転した後、走査手順は完了する。

ビューデータ蓄積メモリ９からのビューデータはそれから空間フィルタ回路１０に供給される。この空間フィルタ回路１０はファンビームビューデータを類似した狭いペンシルビームビューデータに変換する。空間フィルタ動作は非常に大きなサンプル幅を有するフィルタ核でファンビームデータを畳み込み積分することによって行われる。フィルタ核の幅のために、空間フィルタ処理は好ましくはファンビームデータの高速離散フーリエ変換（ＤＦＴ）を計算し、このＤＦＴをフィルタ核のＤＦＴと乗算し、その積の高速道ＤＦＴを計算して、コンボリューション結果に達することによって実行される。医療用コンピュータ断層撮影においては、空間フィルタ処理は通常ビーム硬化（ビームハードニング）およびボーンビーム硬化（ｂｏｎｅ　ｂｅａｍ　ｈｔｒｄｎｉｐ）処理が次に行われるが、この処理は本発明の動作環境を理解するのに考える必要はない。

逆投影コンピュータ１１が空間フィルタ回路１０から供給されるフィルタ処理されたビューデータに応答し、ディジタル形式の画像絵素、すなわち「画素」のグレースケール値を発生する。ディジタル画素情報はディスプレイプロセッサ１２に供給され、このディスプレイプロセッサ１２はディジタル画素情報をスキャナのオペレータ用のディスプレイコンソールに供給されるアナログテレビジョン信号に変換する。また、ディスプレイプロセッサ１２はディジタル画素情報をスキャナ結果のハードコピー装置１４への信号に変換する。また、ディスプレイプロセッサは記録用記憶装置１５用のデータを作成する。

図２はシンチレータ１７に当り、光検知袋ｆ１２０の先端にある隣接するフォトダイオード１９に光子の流れ１８を生ずるＸ線のレイサム１６を示している。光検知装置２゜はフォトダイオード１９への光子の流れ１８の測定結果であるディジタル応答信号を発生するのに使用される。フォトダイオード１９の接合部を横切って逆方向に発生する光電流はプリアンプ２１で増幅される。このプリアンプ２１はトランスレジスタンス特性を決定するフィードバック抵抗２１２および演算増幅器２１１からなるトランスレジスタンス型のものとして示されている低雑音増幅器である。

更に一般的には、プリアンプ２１はトランスインピーダンス型のものであると考えられ、フィードバック抵抗２１２に１つ以上の周波数形成コンデンサをそなえる変形が可能である。プリアンプ２１はその入力ボートへのフォトダイオード１９からの光電流の流れを表す出力電圧を出力ポートから供給する。この出力電圧は好ましくないことにプリアンプが如何に低雑音のものであったとしても広い帯域の雑音を伴う。

フォトダイオードが数十ピコファラッド以上の静電容量を有している場合には、その散弾雑音がその後のプリアンプの出力信号に伴う帯域の広い雑音の主な原因となる。フォトダイオードの静電容量はフォトダイオードの構造を変更することなく逆バイアスで動作させることによっていくらか減らすことができるが、またフォトダイオードの静電容量はフォトダイオードの構造的改良を行うことによって減らすこともできる。フォトダイオードの静電容量が小さくなると、フィードバック抵抗の熱雑音および演算増幅器の入力段の熱雑音がプリアンプ２１の出力信号に伴う帯域の広い雑音の重要な原因となる。演算増幅器の入力段の電界効果トランジスタが金属−酸化物一半導体型のものである場合には、フリッカ（すなわち１／ｆ）雑音が帯域の広い雑音に伴う好ましくない傾向がある。接合型電界効果トランジスタの場合にはこの雑音がない。現在のフォトダイオードはＮ型基板上に構成されたＰＩＮダイオードに類似した構造を有しているが、この場合静電容量はフォトキャリアが誘起される真性層の厚さおよび純度によって決定される。フォトダイオードの静電容量を減らすために、フォトキャリアを集めるために使用される接合領域が低減される。減少する接合領域は暗電流を減らしたり、またはゼロバイアス動作が使用される場合には（図２および図３に示すように）、ダイオード分路抵抗が増大する。いずれの場合もダイオード熱雑音は低減する。光電荷を集めるために使用される接合部の領域の低減にも拘わらずフォトキャリアの収集効率を維持するために、ドーピング勾配を導入して、低濃度ドープ処理されたＮ型エピタキシャル層（すなわち、真性層）で発生するフォトキャリアがその収集前に前面または後面で再結合しないようにする。（「放射線検出器（ＲＡＤＩ＾Ｔｌ０Ｎ　ＤＥＴＥＣＴＯＲ）Ｊという名称の米国特許第４゜１４６．９０４号参照。）従来の光検知装置においては、アナログ−ディジタル変換を実施して光検知装置２０からディジタル出力信号を発生する前に、遮断特性が鋭いローパスアナログフィルタを使用し、プリアンプ２１からのアナログ出力電圧をフィルタ処理し、付随する帯域の広い雑音を抑圧している。遮断特性の鋭いアナログフィルタは複素周波数ドメインの応答特性に多数の極（および場合によってはゼロ）を有する多重区分フィルタである。ローパスアナログフィルタ処理はプリアンプ２１からの帯域の広い雑音の上述した帯域部分を抑圧する。この部分は対象の信号が存在しているベースバンドより高い周波数スペクトルの部分に存在している。

このフィルタ処理はアナログ−ディジタル変換の間においてベースバンドへの帯域の広い雑音の前記帯域部分のエイリアシングを防止する。オーバーサンプリングＡ−Ｄ変換器でないアナログ−ディジタル変換においては、プリアンプ２１の出力信号電圧に対するこの雑音のエイリアス（１１１ｉｓ）の減衰はない。

プリアンプ２１の出力電圧のアナログ−ディジタル変換は図２のオーバーサンプリングアナログ−ディジタル変換器２２で行われる。この変換器２２は２を正の整数乗に等しい整数であるＲにビュー速度ｆｖを掛けたものであるオーバーサンプリング速度で出力サンプルを発生するオーバーサンプリングシグマ−デルタ変調器２３と、シグマ−デルタ変調器２３のディジタル出力信号を累積し、ｆｖの速度でゼロにリセットされるアキュムレータ２４を有している。変換の直線性を保証する観点から、シグマ−デルタ変調器２３は単ビツト量子化器を使用して、その出力信号を決定する形式のものであることが好ましく、この場合シグマ−デルタ変調器２３はビット直列出力信号を発生し、アキュムレータ２４は単に１に対するカウンタである。アキュムレータ２４は時間領域において矩形インパルス応答を有するローパスフィルタ機能を備えている。プリアンプ２１の出力信号電圧に対して周波数領域においては、帯域の広い雑音の上側帯域部分がベースバンドに対してエイリアス（忌１目Ｓ）に現れるので、アキュムレータ２４はＲの平方根にほぼ等しい係数値だけプリアンプ２１からの帯域の広い雑音の上側帯域部分を減衰する。

オーバーサンプリングアナログ−ディジタル変換器２２は減衰した帯域の広い雑音を有するプリアンプ２１の出力電圧に対するディジタル応答信号を光検知装置２０の出力信号としてシーケンサ２５に供給する。シーケンサ２５は光検知装置２０の出力信号を他の光検知信号からの出力信号と共に順番を設定して、これらの出力信号をビューデータ蓄積メモリ９に書き込むために接続されているディジタルバス上に時分割多重化する。−例としてシーケンサ２５は並列入力−直列出力レジスタまたは光検知装置からの出力信号の各ビットスライス毎の［サイドロープイツト（ｓｉｄｅ−ｌｏａｄｅｄ）　シフトレジスタ」である。［コンピュータ断層撮影におけるファンビーム逆投影再構成アルゴリズムの並列計算（ＰＡＲＡＬＬＥＬ　ＣＯＭＰＵＴＡＴＩＯＮ　ＯＦ　ＦＡＮ−ＢＥＡＭ　ＢＡＣＫ− ＰＲＯＪＥＣＴＩＯＮ　ＲＥＣＯＮＳＴＲｌｌＣＴＩＯＮ　ＡＬＧＯＲＩＴＩＩＭ　ＩＮ　Ｃ０ＭＰｔ１ＴＥＤ　ＴＯＭＯＧＲＡＰ［ＩＹ）Ｊという名称のＷ、Ｔ、リン（Ｌ　ｉ　ｎ）によって１９８９年５月３０日に出願され、ゼネラルエレクトリック社に譲渡された米国特許出願筒３５８，３００号に詳細に記載されているように、ビューデータ蓄積メモリ９はコンポーネントメモリに細分化され、この各メモリは検知装置列８の特定の下部列部分からのビューデータを蓄積する。この場合、各コンポーネントメモリは１つの下部列における全ての検知装置からのみのディジタル出力信号を受信するそれぞれのシーケンサ２５を備えている。ビューデータ蓄積メモリ９の各セグメントへのデータの並列書き込みはメモリが更に迅速に書き込まれることを促進するだけでなく、実施することが容易であるビューデータ蓄積メモリ９の各セグメントからのデータの並列読み出しは発生源の揺動が使用されない場合、空間フィルタ回路１０および逆投影コンピュータ１１における並列計算を容易にする。

アキュムレータ２４は矩形インパルス応答、すなわちＳ１ｎ　ｃ　（ｗＴ）周波数応答を有し、シーケンサ２５に供給される連続したサブサンプル間のクロストークを示す傾向はない。アキュムレータ２５の（ωＴ）　’　ｓｉｎ　（（ＬＥＴ）　、すなわちｓｉｎ　ｃ　（ｗＴ）応答は特に高次シグマ−デルタ変調器用に好ましいものである量子化雑音に対する選択的フィルタ処理を備えていない。

量子化雑音に対する選択性を有するようにシグマ−デルタ変調器のデシメーション（ｄｅｃｉｍｉｔｉｏｎｌフィルタに使用するのに適しているＦＩＲディジタルフィルタ設計は時間領域における■ｃ（Ｌ＋１）（ωＴ）応答を有する。ここにおいて、ωは角振動数であり、Ｔは変調器の周期であって、１／Ｒｆｓに等しく、Ｌはシグマ−デルタ変調器の次数である。更に選択的フィルタは、適当な予防策が講じられていない場合には、シーケンサ２５に供給される相次ぐサブサンプル間のクロストークを示す傾向がある。

図３はその一部の図３Ａにおいてシンチュレータ１７、フォトダイオード１９およびプリアンプ２１によって出力される増幅された光応答信号がアナログローパスフィルタ２７で予備フィルタ処理を受け、該アナログフィルタ２７の応答信号は入力信号として３次シグマ−デルタ変調器２８に供給されることを示している。Ｅ、Ｆ、ホグナ（Ｈｏｇｅｎａｕｅ＋）は最小の蓄積装置を使用し、掛算器を使用せずに、非常に効率的に実施し得るディジタルデシメーションフィルタについての論文「デシーメションおよび補間用のディジタルフィルタの経済的クラス（Ａｎ　ｅｃｏｎｏｍｉｃａｌ　ｃｌａｓｓ　ＯｆｄＩｇ目ａｌ　ｆｉｌｔｅｒｓ　ｆｏｒ　ｄｇｃｉｍｘｊｉｏｎ　ａｎｄ　ｉ＋Ｎｅｒｐｏｌａｔｉｏｎ）　Ｊをｒ　ＥＥＥ　トランザクシヨンズ・オン・アコースティクス。

スピーチ・アンド・シグナル・プロセシング誌、　Ｖａｎ、　ＡＳＳＰ〜２９．ＮＧ、２．１９８１年４月において記載した。図３はその図３Ｂの部分においてｓｉｎ　Ｃ４（ｗＴ）応答を有するこのクラスのディジタルフィルタを示しているが、このディジタルフィルタは変調器２８の量子化雑音に対応する３次シグマ −デルタ変調器２８の出力信号の成分を抑圧するのに使用される。シグマ−デルタＡ−Ｄ変換器用のデシメーションフィルタとしてこのクラスのフィルタを使用することはＥ、ディジエクストラ（Ｄｉｉｋｓｊｒｘ）、Ｏ，ニー（Ｎ７ｅ）、Ｃ，ピゲット（Ｐｉｇａｅｔ）およびＥ、デグｏ　（Ｄｅｇｒａｕｖｅ）による論文「シグマ−デルタ変調器における法演算櫛型フィルタの使用（Ｏｎ　ｔｈｅ　Ｕｓｅ　ｏｌ　Ｍｏｄｕｌｏ　Ａｒｉｔｈｍｅｔｉｃ　Ｃｏａ＋ｂ　Ｆｉｌｔｅ「ｓブ・ジＩＥＥＥコンファレンスオン・アコースティクス。

スピーチ・アンド・シグナル・プロセシング誌ページ２００１−２００４．１９８８年に記載されている。便宜のため他の目的はないが、このクラスのディジタルフィルタを以下本明細書のある点において「ホジエナ（Ｈｏｇｅｎａｏｅｒ）　Ｊフィルタと称する。

また、本発明によれば、図３Ｂのディジタルローパスフィルタの５ｉｎｃ’（ω Ｔ）応答信号を使用し、アナログフィルタ２７でフィルタした後に残っているプリアンプ２１からの帯域の広い雑音に対する３次シグマ−デルタ変調器２８の出力信号の成分を抑圧している。３次シグマ−デルタ変調器２８は、Ｄ、Ｂ、リブナによって１９９０年７月１０日に出願された上述した米国特許出願第５５０，７６３号の図１１および図１２に関連して詳細に説明されているように、量子化雑音をキャンセルする前に図３Ｂのディジタルローパスフィルタにおいてディジタル化アナログ入力信号を２回積分する形式のものである。図３Ｂのディジタルローパスフィルタの５ｉｎｃ’（ωＴ）応答信号によって達成される帯域の広い雑音に対する実質的な選択性は３次シグマ−デルタ変調器３０に対するアナログ入力信号をフィルタする必要性を低減し、アナログローパスフィルタ２７は簡単な１または２セクシヨンの抵抗−コンデンサ（ＲＣ）フィルタとすることができる。実際、代わりとして、プリアンプ２１自身はベースバンドへの受け入れることができないほど強力な雑音エイリアス（ａｌｉａｓ）を避けるためにシグマ− デルタ変換の前に必要な高周波応答信号のロールオフを有するように構成されてもよく、そしてアナログローパスフィルタ２７は除去してもよ４）。勿論、アナログ帯域消去フィルタを使用し、アナログローパスフィルタ２７を使用する代わりに、またはアナログローパスフィルタ２７を使用することに加えて、ベースバンドへの雑音エイリアシングに発生する帯域の広い雑音スペクトルの部分を変調器２８の入力信号から除去してもよい。

図３の３次シグマ−デルタ変調器２８はコンポーネント２次変調器３０およびコンポーネント１次変調器４ｏを有している。２次コンポーネントシグマ−デルタ変調器３゜は被減数としてアナログ入力信号を受信するアナログ減算器３１、アナログ領域において係数ｋｌ、を減算器３１からの差にかける振幅スケーリング要素３２、該振幅スケーリング要素３２の応答に対する積分器３３、アナログ領域において係数ｋＩｂＧ積分器３３からの差にかける振幅スケーリング要素３３、被減数として振幅スケーリング要素３４の応答信号を受信するアナログ減算器３５、減算器３５によって供給される差に対する積分器３６、積分器３６の出力信号から２次変調器３０のディジタル出力信号を発生する量子化器すなわちアナログ−ディジタル（Ａ−Ｄ）　変換器３７および２次変調器３０のディジタル出力信号を負帰還を行うために使用されるアナログ形式に変換するディジタル−アナログ（Ｄ−Ａ）変換器３８を有している。振幅スケーリング要素３９は２次コンポーネントシグマ−デルタ変調器３０用の内部フィードバックループを形成するためにアナログ減算器３５に減数として供給する前に、アナログ領域において係数２ｋＩａｋＩｂをＤ／Ａ変換器３８のアナログ出力信号にかける。Ｄ／Ａ変換器３８のアナログ出力信号は２次コンポーネントシグマ−デルタ変調器３０用の外部フィードバックループを形成するように減算器３１に減数として供給される。

１次コンポーネントシグマ−デルタ変調器４０は、アナログ領域において係数ｊｌを積分器３６のアナログ出力信号にかける振幅スケーリング要素４１、該振幅スケーリング要素４１の応答信号を被減数として受信するアナログ減算器４２、係数に２を減算器４２からの差にかける振幅スケーリング要素４３、該振幅スケーリング要素４３の応答信号に対する積分器４４、該積分器４４の出力信号に対する量子化器すなわちアナログ−ディジタル（Ａ−Ｄ）　変換器４５、ディジタル領域において係数ｇ　１＝　１　／　Ｊ　１　ｋ　ｂｋｌｂを量子化器４５のディジタル出力信号にかける振幅スケーリング要素４６、および１次変調器４０のディジタル出力信号を減算器４２に減数として供給されるアナログ形式に変換するディジタル−アナログ（Ｄ−Ａ）変換器４７を有し、これにより１次コンポーネントシグマ−デルタ変調器４０用のフィードバックループが形成される。

スケ−ソング要素４６からのディジタル出力信号はディジタル減算器４８に被減数として供給される。減算器４８はクロック式ディジタル遅延要素４９で１サンプル時間遅延させられた後のコンポーネント２次変調器３０のディジタル出力信号を減数として供給される。減算器４８はその差出力信号として２次コンポーネントシグマ−デルタ変調器３０の２回積分された量子化雑音の負の値を供給する。

減算器４８の差出力信号は図３Ｂに示されているディジタル加算器５０用の被加算数である。

クロック式ディジタル遅延要素４９において１サンプル時間遅延させられた図３Ａのコンポーネント２次変調器３０のディジタル出力信号は変調器２８で受信されるディジタル化されたアナログ入力信号である。図３Ｂにおいて、遅延させられた変調器３０のディジタル出力信号は縦続接続された積分器５１および５２において時間に対して２回積分され、ディジタル加算器５０に対する被加算数を発生する。コンポーネント２次変調器３０から出力される２次量子化雑音はディジタル加算器５０からのディジタル和信号においてほぼ完全に相殺される。この相殺の理由および３次シグマ−デルタ変換器２８の変形については１９９０年７月１０日に出願された米国特許出願第５５０，７６３号に詳細に記載されている。

Ｍ乗のホジエナフィルタは、入力サンプリング速度でクロックされる縦続接続されたＭ個の積分器段およびこれに続いて接続されている低減した出力速度でクロックされるＭ個の微分器段から構成されている。この出力速度に対する入力速度の比は速度変更係数およびオーバーサンプリング比Ｒと呼ばれている。

このようなフィルタの伝達関数は次式のとおりである。

このようなフィルタの次数は［（Ｒ−１）Ｍ］であり、２の多項式の次数はその伝達関数を定める。このようなフィルタのインパルス応答特性は入力速度においてＲＭサンプル長であるかまたは低減した出力速度においてＭサンプル長である。一般には、フィルタの応答特性は縦続接続されたＭ個の微分器段に沿ったいずれかの所で又はその後でＲ２で分ることによって振幅が正規化される。

図３において（更に特定すれば、図３Ｂにおいて）、Ｍが４であるホジエナフィルタが使用されている。上述した一般的ルールによれば、４乗のホジエナフィルタは、入力サンプリング速度でクロックされる縦続接続された４個の積分器段およびこれに続く低減した出力速度でクロックされる４個の微分器段から構成されている。図３において、入力サンプリング速度でクロックされている縦続接続された４個の積分器段はディジタル加算器５０に先行する縦続接続された積分器５１および５２、およびディジタル加算器５０に続く縦続接続された積分器５３および５４を有している。積分器５４から供給されるアナログフィルタされ予め増幅された光電流に対する４同種分されたディジタル化応答信号はサブサンプラ５５においてＲ：１にサブサンプルされる。それから、出力サンプル速度の応答信号は縦続接続された微分器５６．５７．５８および５９で４同機分され、振幅正規化を延ばされて示されるホジエナフィルタ出力応答信号を発生する。

Ｍ乗ホジエナフィルタ構造の結果、フィルタはデシメート（ｄ２（ｉｍａｊｅｌされたサンプル速度のＭサンプル長であるインパルス応答を有する。１より大きなフィルタ次数の場合、これは１つの出力サンプルから次の出力サンプルに大きなりロストークを発生する。基本的なＭ乗ホジエナフィルタは、ホジエナフィルタ構造の実施効率を維持しながらこのクロストークを実質的に低減または完全に除去するためにその後に補助フィルタを使用することができる。

図３において、基本的なＭ乗ホジエナフィルタには補足フィルタ６０が続いて接続されている。特に、図３０に示す補足フィルタ６０はフィルタ制御回路６３の制御の下にあるプログラマブル減衰器６１およびリセッタブルアキュムレータ６２を有し、デシメートされた有限インパルス応答を有する。データ速度は、通常サブサンプラが続くタップ付き遅延線およびディジタル加算器を使用して形成される標準の形式の出力重み付けされたまたは入力重み付けされた有限インパルス応答（Ｆ　ｉ　Ｒ）ディジタルフィルタの１つを選択的に使用することができるほど充分低いものである。図３０に特に示す補足フィルタ６０はサブサンプリング形態においてのみ重み付けされた和を出力し、その最も簡単なものにおいてはプログラマブル減衰器６１は１または０によってのみ重み付けを行う。更に複雑なフィルタ応答はプログラマブル減衰器６１で得ることができ、このプログラマブル減衰器６１はフィルタ核に関連する重みを記憶するメモリをそなえたディジタル乗算器を有するものである。更に、補足フィルタ６０は振幅正規化回路６４を有しており、この振幅正規化回路６４は図３Ｂのホジエナフィルタにおける１でない利得を補償するようにＲ′だけ減衰させるとともに、更にアキュムレータ６２の１でない利得を補償する別の減衰を与える。全体の減衰が２の累乗による場合、振幅正規化回路６４はアキュミューレタ６２の出力を単に右シフトするだけである。フィルタ制御回路６３の制御の下においてディジタルデータラッチ６５を使用して、アキュムレータ６２がリセットされる前に発生する回路６４からの最終振幅正規化累積結果をう・ソチし、その結果をシーケンサ２５用に保持してもよい。補足フィルタ６０はホジエナフィルタからの連続した出力を平均化する。他の出力を無視しながら幾つかの出力を選択的に平均化することによって全体のフィルタインパルス応答を変更することができる。

図３Ｂの４乗ホジエナフィルタの場合について考える。

このフィルタからのどの特定の出力サンプルでもインパルス応答によって重み付けされた入力の先行する４Ｒのサンプルの和として考えることができ、各出力サンプルは３つの先行する出力サンプルの各々とある情報を共用している。

サンプリング周期は（従来のホジエナフィルタにおけるＲサンプル長に対して）４Ｒの入力サンプルの長さとして定められ、図３Ｂのフィルタ出力信号は各第４番目の出力サンプルのみが保持されるように４：１でサブサンプルされる場合、保持される各出力サンプルは他のどの保持された出力サンプルとも情報を共用しない。この場合、明らかなサンプル間クロストークはない。この動作はフィルタ制御回路６３を使用して、図３Ｂのホジエナフィルタからの出力サンプルの第４番目毎の出力サンプルを１で重み付けし、間に発生するサンプルをゼロで重み付けするようにプログラマブル減衰器６１をプログラムすることによって補足フィルタ６０で実行され得る。フィルタ制御回路６３は図３Ｂのホジエナフィルタからの出力サンプルの第４番目毎の出力サンプルの前にアキュムレータをリセットする。４の係数によって出力サンプルあたりの入力サンプルの数を増大しながら同じ出力データ速度を保持しながら入力サンプル速度の４倍の増大を必要とする。この補足フィルタリング方法はフィルタの等価雑音帯域幅を４倍にする。

補足フィルタ６０を動作させる代わりの方法は完全な検知装置の等価雑音帯域幅におけるそのように大きな増大を避けている。出力サンプル当りの入力サンプルの数はＭＲ＝４Ｒから（Ｍ＋Ｎ−１）Ｒ＝　（Ｎ＋３）Ｒに増大する。

ここにおいて、Ｎは１より大きな整数である。明らかなりロストークをもっていない１群のＮ個の相次ぐホジエナフィルタ出力サンプルはフィルタ制御回路６３の制御の下で減衰器６１を使用して１によって重み付け−され、それからクロストークが明らかである次の（Ｍ−１）＝３個の相次ぐホジエナフィルタ出力サンプルはフィルタ制御回路６３の制御の下で減衰器６１を使用してゼロで重み付けされる。

上述した手順は周期的に繰り返され、アキュムレータ６２は（Ｍ＋Ｎ−１）＝　（Ｎ＋３）個の出力サンプルの各サイクルにわたって重み付けされた出力サンプルを蓄積する。

振幅正規化回路６４は係数ＲＭによってアキュムレータ６２の結果を減衰させることに加えて更に係数Ｎによってアキュムレータ６２の結果を減衰して、平均化処理を完了し、最終平均値は第（Ｎ＋Ｎ−１）または（Ｎ＋３）番目の出力サンプル毎の後で出力データラッチ６５にラッチされる。

明らかなりロストークをもっていないＮ個の相次ぐホジエナフィルタの出力サンプルの平均処理は信号対雑音を改良し、雑音帯域幅を低減する。しかしながら、Ｎ個の平均化された信号の雑音成分は互いに独立でないので、この改良の容易に使用できる形式の分析的表現が可能であることは知られていない。本発明者等によって取られた設計方法は全体のフィルタ構成をコンピュータシュミレーションすることである。

図４は種々の値のＮに対する等価雑音帯域幅を示している。望ましい出力速度は２３１２Ｈｚであり、Ｒは２５６に設定される。必要な入力サンプリング速度ｆｓは次に示す式に従って所望のビュー速度ｆマに関連付けられている。

ｆｓ　＝ｆｖ　［Ｎ＋３］　Ｒ；　Ｎ≧１速度変化係数すなわちオーバーサンプリング比Ｒを有するホジエナフィルタの後に補足フィルタ６０を使用することによって、補足フィルタ６０を有する完全なシグマ−デルタアナログ−ディジタル変換器用の新しい全体の速度変化係数すなわちオーバーサンプリング比Ｒ°が得られることに注意されたい。新しいオーバーサンプリング比Ｒ′は古いオーバーサンプリング比Ｒよりも係数（Ｎ＋Ｊ）だけ大きい。ここでＪはホジエナフィルタの１より大きい累乗Ｍ１すなわち３に等しい。シグマ−デルタアナログ−ディジタル変換器２８のオーバーサンプリング速度はビュー速度ｆマのＲ゛倍である。

この方法はサンプル間のクロストークをゼロに保持しながら雑音帯域幅を低減することができる。しかしながら、用途によっては、この雑音帯域幅はまだ広すぎることがある。このような場合、雑音帯域幅をかなりの低減する代りに小さなりロストークを許容するように平均化シーケンスを変更することが可能であることを本発明者は見い出した。

ホジエナフィルタの累乗が１より大きいＭである場合、Ｎ個の相次ぐホジエナフィルタ応答を平均化する複合フィルタのインパルス応答特性は、重み付けされて加算される（Ｍ＋Ｎ−１）Ｒ個の入力サンプルの中心部分が外側部分よりも更に大きく重み付けされるようになっている。（Ｍ＋Ｎ−１）Ｒ個の入力サンプルの各端部における入力サンプルの数Ｒは入力重み付けの尾部（ｆｘｉｌ）と呼ばれる。特定のビューの尾部のみが隣接するビューとオーバーラツプしている場合には、比較的小さなりロストークが起こりうる。すなわち、各サンプリング周期の中心が特定のビュー用のインパルス応答信号の中心と一致している場合である。

４乗フィルタの場合について再び考える。ホジエナフィルタからの出力サンプルあたりの入力サンプルの数は（Ｍ＋Ｎ−１）＝　（Ｎ＋３）Ｒに維持され、隣接するサンプルの重み付は用尾部をオーバーラツプさせるようにする平均化シーケンスはＮ個のホジエナ出力を平均化し、それから（ゼロクロストークの場合における（Ｍ−１）＝３とは対照的に）（Ｍ−２）＝２個の出力を破棄することである。

すなわち、再び係数（Ｎ＋Ｊ）だけ古いオーツく−サンプリング比Ｒよりも大きい新しいオーバーサンプリング比Ｒ′が得られるが、Ｊはホジエナフィルタの累乗（Ｎ＋１）よりも２だけ小さいように選択される。必要な入力サンプル速度は次式の通りである。

ｆｓ　＝ｆｖ　（Ｎ＋２）Ｒ；　Ｎ２２ここにおいて、Ｎは１に等しく、クロストークはホジエナフィルタの出力サンプルの各々に明らかであり、これは補足フィルタ６０を使用して平均化されない。Ｎが１より大きく、補足フィルタ６０が使用されないときには、クロストークはホジェナフィルタの出力サンプルの最初および最後にのみ現れる。従って、補足フィルタ６０においてビューサンプルを発生する場合、クロストークは、相次ぐビューを検知することからよりもむしろ唯１つのビューのみを検知することにより相次ぐサンプルが得られるためにクロストークが明らかでない中間のホジエナフィルタ出力サンプルを含めた平均化により、平均化処理において弱められる。数Ｎが大きくなるに従って、クロストークがごくわずかになることが本発明者によって見い出された。

本発明者は、Ｎが大きくなるに従って、相次ぐビューに対する複合フィルタインパルス応答のオーパーラ、ツブが大きくなった場合でも受け入れら得るほどの低いクロストークが得られるかどうか調査した。再び、４乗フィルタの場合について考える。出力サンプルあたりの入力サンプルの数は（Ｎ＋３）Ｒから（Ｎ＋１）Ｈに低減し、隣接するサンプルの重み付は用尾部がオーバーラツプできる平均化シーケンスはＮ個のホジエナフィルタ出力を平均化し、それからゼロクロストークの場合における（Ｍ−１）＝３個の出力とは対照的に、（Ｍ−３）＝１個の出力のみを破棄することである。すなわち、再び係数（Ｎ＋Ｊ）だけ古いオーバーサンプリング比Ｒよりも大きい新しいオーバーサンプリング比Ｒ゛が得られるが、Ｊはホジエナフィルタの累乗Ｍ＝　（Ｌ＋１）よりも３だけ小さいように選択される。

サンプル周期は最初のＲ個の入力サンプルの後に開始し、最後のＲ個の入力サンプルの前に終了するように再び規定される。必要な入力サンプル速度は次式の通りである。

ｆｓ　＝ｆｙ　（Ｎ＋１）Ｒ；　Ｎ≧１複合フィルタ応答信号に現れる現在のビューのインパルス応答信号の中心部分の（Ｍ＋Ｎ−３）Ｒ個の入力サンプルは先行するビューからのＲ個のサンプルの尾部および後続のビューからのＲ個のサンプルの尾部の両方とオーバーラツプする。

図５の図表は、種々の値のＮに対する雑音帯域幅および入力サンプリング速度を示し、分離されているホジエナフィルタの出力サンプルのみが補足フィルタ６０の減衰器６１によって破棄され、すなわちゼロによって重み付けされる。所望の出力速度は再び２３１２Ｈｚである。また、図表は各々のクロストークを示している。クロストークは現在のビューのインパルス応答の中心部分の（Ｍ＋Ｎ−３）Ｒ個の入力サンプルの和によって、先行するビューおよび後続のビューからのインパルス応答信号の中のＲ個のサンプルの尾部の和を割算したもので定められる。

ホジエナフィルタに対する上述した補足フィルタ処理技術はインパルス応答が複数の出力サンプルにわたって広がっている他のデシメーティング（ｄｅｃｉｍｕｉｎｇ）フィルタに対して適用可能である。これらの補足フィルタ処理技術は、匹敵し得る選択性を提供するホジエナフィルタに代わり得るものが構造的に小さくないので、ホジエナフィルタが関連している限り特に重要である。組み合わせられた速度低減係数Ｒ°を有する分離し得る予備および補足デシメーションフィルタを使用するよりも、速度低減係数Ｒ′を有する分離し得ないデシメーションフィルタが代わりに本発明の他の実施例で使用される。

図３に関連して説明したものに類似している検知装置におけるシグマ−デルタ変調器、ホジエナフィルタおよび補足フィルタの組合せのコンパクトさは、シグマ −デルタ変調器、ホジエナフィルタまたは補足フィルタの時分割多重化使用よりもむしろこのような組合せのものを各光検知ダイオードと使用しやすくしている。デシメーションフィルタは、シグマ−デルタ変調器によって出力される１および０の列を、ビューメモリに書き込むのに使用されるシーケンサに適用するためによりコンパクトなディジタル形式に符号化する。異なるシグマ−デルタ変調器によって出力される１および０の列を共用されるデシメーションフィルタに時分割多重化する装置はコンパクトでない。光電流プリアンプからのアナログ信号の時分割多重化は、システムのインパルス応答に対するこのような多重化の効果のために、このような多重化の際に導入される雑音のために、およびアナログ信号の時分割多重化において遭遇する直線性の問題のために好ましくない。しかしながら、請求の範囲には時分割多重化に頼っている検知装置を包含するように記載しである。

図６は、図３の検知装置を使用した図１のコンピュータ断層撮影スキャナ用の代表的タイミング回路を示している。

一般に発振周波数を水晶制御したり、または交流電源の主周波数にロックされているマスタクロック発振器７０はビューデータ蓄積メモリ９を読み出すためのクロック信号を発生する。マスタクロック発振器７０の発振周波数は走査速度指令に応じて異なる値に調整できるものとして示されており、ＣＴスキャナのオペレータは全体の走査時間を調整できるようになっている。このクロック信号は分周器７１に供給されて、一定の整数の係数Ｐによって分周され、ビュー速度ｆｖの公称値のクロック信号を発生する。

（ビューデータ蓄積メモリ９が並列ビット検出器データを直列に書き込まれる場合には、係数Ｐはビュー当りの検出器応答信号の数に等しく、ビューデータ蓄積メモリ９が各々並列ビット検出器データを直列に書き込まれる８個の区分に区分化される場合には、係数Ｐは整数Ｓで分割されるビュー当りの検出器応答信号の数である。ビューデータ蓄積メモリが並列ビット検出器データよりも直列ビットを書き込まれる場合には、Ｐは検出器データあたりのビットの数に等しい係数だけ大きい。）ビュー速度クロック信号は自動位相周波数制御（ＡＦＰＣ）検出器７２に供給される。この検出器７２はモータ速度制御回路７３に供給されるＡＦＰＣ信号を発生する。このＡＦＰＣ信号に応答して、モータ速度制御回路７３は電気信号を電気モータ７４に供給し、モータ７４の回転速度およびその結果の機械的接続を介してモータ７４によって駆動される構台構造２（およびファンビーム発生源６およびそこに取り付けられた円弧状ベースプレート７）の回転速度を制御する。構台構造２はその回転によって位置検出器７５を付勢し、検知装置列８の１つの位置の各回転増分変化の指示を発生する。この指示はビュー速度ｆマの実際の値を決定する。−例として、位置検出器７５は検知装置列８に隣接する他の光センサ列の連続した光センサを走査するランプからの集束光によって実施され、光センサの他の列の光応答信号はオア（論理和）機能によって結合される。位置検出器７５によって実際のビュー速度ｆｖで発生する位置指示情報はＡＦＰＣ検出器７２にフィードバックされ、マスタクロック発振器７０からのクロック信号の周波数によって規定される値に近い構台構造２の回転速度を保持するフィードバックループを完成する。

しかしながら、構台構造２の回転速度に規定値からの好ましくない小さな変動がある。ビューデータ蓄積メモリ９への検出器データの書き込みにおいて回転速度の変動を吸収するために、メモリ９の書き込みを処理しなければならない全てのクロック信号の発生は規定の回転速度よりも構台構造２の実際の回転速度と同期させられている。

このために、シグマ−デルタ変調器２８用のオーバーサンプリング速度でｆｓクロックを発生する制御発振器７６の発振は、縦続接続されたプログラマブル分周器７７および７８によってそれぞれ係数Ｒおよび（Ｎ＋Ｊ）によって周波数を相次いで低減され、ＡＦＰＣ検出器７９に入力信号として供給される。ＡＦＰＣ検出器７９は他の入力信号として位置検出器７５からの実際のビュー速度ｆマの出力信号を受信し、発振器の発振周波数を制御するのに使用される出力信号を発生する。これは実際のビュー速度ｆマに等しいようにプログラマブル分周器７８から出力信号として供給されるアキュムレータ６２用のリセット信号を調整するフィードバックループを完成する。

また、この同じフィードバックループは、プログラマブル分周器７８にプログラムされる（Ｎ＋Ｊ）値によって決定されるように実際のビュー速度ｆマの（Ｎ＋Ｊ）倍になるようにｆｏクロック周波数を調整する。ｆｏクロック周波数はＲ：１サブサンプラー５５、ホジエナフィルタの微分器５６−５９およびアキュムレータクロック信号として補足フィルタ６０のアキュムレータ６２に供給される。

また、この同じフィードバックループは、プログラマブル分周器７７にプログラムされるＲ値によって決定されるようにｆｏのクロック周波数を２倍するようにｆｓクロック周波数を調整する。これはすなわちプログラマブル分周器７７および７８にそれぞれプログラムされるＲおよび（Ｎ＋Ｊ）の値によって決定されるように実際のビュー速度ｆマをＲ（Ｎ＋Ｊ）倍するものである。ｆｓクロック周波数はプログラマブル分周器７８に供給されるのみならず、シグマ−デルタ変調器３０および４０およびホジエナフィルタの積分器５１−５４に供給される。

更に、ビューデータ蓄積メモリ９への検出器データの書き込みにおいて構台構造２の回転速度の変動を吸収するために、メモリ９自身の書き込み用のクロック信号の発生は規定値よりもビュー速度ｆｖの実際の値のＰ倍であるように行われる。これを行うために、メモリ９の書き込み用のクロック信号を発生する制御発振器７１０の発振は、分周器７１１において整数Ｐによって分周され、入力信号としてＡＦＰｃ検出器７１２に供給される。このＡＦＰＣ検出器７１２は他の入力信号として位置検出器７５からの実際のビュー速度ｆマの出力信号を受信し、発振器７１０の発振周波数を制御するのに使用される出力信号を発生する。

制御発振器７１０からのクロック信号は各シーケンサ２５に供給されるとともに、書き込みクロック信号としてメモリ９に供給され、シーケンサ２５の読み出し動作はメモリ９の書き込み動作と同期化される。

シグマ−デルタ変調器３０および４０のオーバーサンプリング速度ｆｓおよび図３Ｂのホジエナフィルタの出力サンプル速度ｆｏは補足フィルタ６０が動作する方法によっておよび使用されるオーバーサンプリング比Ｒによって変化する。分局器７７は整数の係数Ｒによって分周されるようにプログラムされ、この係数はビュー速度がマスタクロック発生器７０にプログラムされる走査速度に応じて小さくなるに従って大きくなる。分周器７８は、クロストークがデシメーションフィルタの出力信号に許容されない場合には、少なくとも（Ｎ＋Ｌ）および好ましくは（Ｎ＋Ｌ）に等しい整数係数（Ｎ＋Ｊ）によって分周されるようにプログラムされ、デシメーションフィルタの出力信号にクロストークがい（らか許容される場合には（Ｎ＋Ｌ）よりいくらか小さい整数係数（Ｎ＋Ｊ）によって分周されるようにプログラムされる。分周器７７および７８のプログラミングはＣＴスキャナのオペレータによって手動制御で行われたり、またはＣＴスキャナのオペレータによって行われる全走査時間の選択に従って自動的に制御される。

本技術分野に専門知識を有する者および図６および上述した説明で知り得たものにとっては図６のタイミング回路に多くの変更があることは勿論のことである。

図２および図３に示されているプリアンプ２１は多少の容量を有しているフォトダイオード用のトランスレジスタンス増幅器であり、フォトダイオードの散弾雑音より少ない雑音を有している。フォトダイオードの容量が上述した素子設計技術を使用して低減するに従って、プリアンプの出力信号に伴う帯域の広い雑音の主な発生源はプリアンプ自身内に存在する。帯域の広い雑音を更に減らした場合にはプリアンプ自身の設計を改良することが必要である。フォトダイオードの容量が帯域の広い雑音を減らすという観点から充分低減した場合には、トランスレジスタンス増幅器よりもミラー積分器がフォトダイオードの後のプリアンプとして使用するのに有利となる。

演算増幅器がそれぞれの負帰還接続部にミラー帰還コンデンサを設けることによってミラー積分器として接続される。トランスレジスタンスプリアンプの帰還抵抗をミラー帰還コンデンサで置き換えることによってプリアンプの出力信号に伴う帯域の広い雑音の成分として帰還抵抗の熱雑音が除去される。

ＣＴ走査の各ビューの間に発生する光電荷の「矩形」パルスに対するミラー積分器が有するリーマン積分応答信号は、ミラー積分器が各ビューの初めにおいてリセットされるとした場合、鋸歯状の電圧、すなわちランプ電圧である。

従来、ミラー積分器はアナログ−ディジタル変換が行われる前にプリアンプ処理用に使用されている場合、この鋸歯状すなわちランプ電圧はそのピーク値においてまたはピーク値近くにおいてサンプルされ、そのサンプルは同期ピーク検出処理において次のサンプリングまで保持されている。

それから、ピーク検出結果がＡ−Ｄ変換器でディジタル化され、検出器応答信号用のメモリへの蓄積を容易にしている。設計者は同期ピーク検出処理を実行する場合ランプ電圧の相互に関連付けられた二重サンプリングを使用することを好んでいた。相互に関連付けられたサンプルの最初のものはリセットの直後および光電荷の「矩形Ｊパルスが積分され始める前の積分周期の最初においてとられ、相互に関係付けられたサンプルの最後のものはミラー積分器が再びリセットされる直前のランプ電圧のピーク値においてまたはピーク値近くにおいてとられる。最後のサンプルから最初のサンプルを減算することによってピーク検出結果のリセット雑音の効果が相殺される。

従来の同期ピーク検出動作は演算増幅器の入力段の電界効果トランジスタから発生する帯域の広い雑音の好ましくないエイリアシングを生じ、同期ピーク検出手順用の搬送周波数である出力サンプル周波数ｆマまたはその倍数を並べたスペクトルからの帯域の広い雑音をベースバンドに変換する。本発明者はオーバーサンプリング型のＡ−Ｄ変換器に関連するフィルタ処理は同期ピーク検出手順を行う必要性を避けることができることを見い出した。積分用プリアンプからのランプ出力は前もって同期的に検出されたものよりもシグマ−デルタＡ−Ｄ変換器に直接供給され、シグマーデルタＡ−Ｄ変換器のデシメーションフィルタによって行われるローパスディジタルフィルタ処理によって各ランプ出力のオーバーサンプリング速度でとられるサンプルに対する平均化された応答信号が引き出される。

すなわち、平均検出処理がピーク検出処理にとってかわり、積分処理の間のランプ動作が直線的であることを補償することによって、ピーク検出結果が平均検出結果から初めて計算され得る平均検出結果とピーク値検出結果との間の予想し得る関係が決定できる。積分用プリアンプを有する本発明を実施する場合、ミラー積分器がプリアンプとして使用されるときには従来の同期ピーク検出手順はともなわれず、相互に関連のある二重サンプリング手順は従来のものと異なっている。

図７はこの手順を実施するためのシングルエンデツド積分用プリアンプ８０を示している。プリアンプ８０は図２の検知装置のフォトダイオード１９とオーバーサンプリングシグマ−デルタ変調器２２との間のトランスレジスタンスプリアンプ２１または図３の検知装置の変調器２８にとってかわるものである。このシングルエンデツド積分用プリアンプ８０はデーピッドＢ、リブナによって出願され、「コンピュータ断層撮影における雑音相殺用光検出器プリアンプ（ＮＯＩＳＥ −ＣＡＮＣＥＬＬＩＮＧ　ＰＨ０ＴＯＤＥＣＴＯＲＰＲＥＡＭＰＬＩＦＩＥＲ，ＡＳＦＯＲＣＯＭＰＵＴＥＲＩ２ＥＤ　ＴＯＭＯＧＲＡＰＨＹ）　Ｊという名称の上述した米国特許出願に記載されているシングルエンデツド積分用プリアンプに類似したものであり、この出願に記載されているようにシングルエンデツド積分用プリアンプ８０の平衡型のものを本発明を実施する他の検知装置のシングルエンデツド積分用プリアンプ８０の代わりに使用することができる。

シングルエンデツド積分用プリアンプ８０は同期検出手順を介在することなくその出力接続からのランプ信号を直接シグマ−デルタＡ−Ｄ変調器２２または２８に供給する。

プリアンプ８０は間に直流阻止用コンデンサ８１を有する縦続接続されている差動入力／差動比カドランスコンダクタンス増幅器８２および差動入力電圧増幅器８３を有している。通常動作においては、第１の位相の２進制御電圧φ１が高レベルにあるとき、コンデンサ８４は差動入力電圧増幅器８３の出力接続から差動入力／差動比カドランスコンダクタンス増幅器８２の入力接続への電圧負帰還を形成するように選択的に接続される。すなわち、コンデンサ８４は縦続接続された増幅器８２および８３の接続をミラー積分器として完成するためのミラー帰還コンデンサを形成している。電界効果トランジスタスイッチ９０は高レベルにある第１の位相の２進制御電圧φＩによって通常動作の間導通状態にあるが、電界効果トランジスタスイッチ９２は低レベルにある第２の位相の２進制御電圧φ２によって非導通状態にあり、電界効果トランジスタスイッチ９１および９３は低レベルにある別の位相の２進制御電圧φ２３によって非導通状態にある。コンデンサ８５は極スプリット位相補償方式において高周波に対して動作する局部的な電圧負帰還ループを電圧増幅器８３の周りに完成する。

積分用プリアンプ８０のリセット動作について説明すると、これはプリアンプ８０の出力信号の低い周波数スペクトルに現れるとともに、プリアンプ８０の金属 −酸化物−半導体電界効果トランジスタ、特に電圧増幅器の縦続接続回路の初めの電圧増幅器８２の入力段における電界効果トランジスタに発生するフリッカ（または１／ｆ）雑音およびｋＴ／Ｃ雑音を抑圧する相互に関連付けられた二重サンプリングを有している。リセット動作の間中、第１の位相の２進制御電圧φｊは低レベルであり、ＦＥＴスイッチ９０は非導通状態にあり、これによりミラー積分を中断している。リセット動作の間中、ＦＥＴスイッチ９１は高レベルにある２進制御電圧φ２３に応答して導通状態にあり、コンデンサ８４の右側のプレートをアース電位にクランプしている。

リセット動作の初期部分の間、ＦＥＴスッチ９２は高レベルにある第２の位相の２進制御電圧φ２に応じて導通状態にある。これは差動入力／差動比カドランスコンダクタンス増幅器８２を自動的に零点規正を行うように接続し、ＦＥＴスイッチ８２を通る負帰還によってコンデンサ８４は入力オフセットにほぼ等しい電圧および増幅器８２の雑音電圧まで充電され、１より大きい係数によって増幅される増幅器８２の出力接続部に現れる信号に対する応答を回避するようにしている。増幅器８２の自動的ゼロ点規正動作によって該増幅器８２の十出力接続部は増幅器８２の入力オフセットおよび雑音電圧にほぼ等しい電圧に設定され、増幅器８２の負の入力オフセットおよび雑音電圧にほぼ等しい電圧の−の出力接続部は直流阻止コンデンサ８７の左側プレートに供給される。ＦＥＴスイッチ９３が導通状態になることによって差動入力電圧増幅器８３は自動的に零点規正動作を行うように接続され、ＦＥＴスイッチ９３を通る負帰還によってコンデンサ８１の右側プレートは増幅器８３の入力オフセットおよび雑音電圧まで充電され、１より大きい係数によって増幅される増幅器８３の出力接続部に現れる信号に対する応答を回避するようになっている。

リセット動作の最終部分においては、ＦＥＴスイッチ９２は第２の位相の２進制御電圧φ２の低レベルへの変化に応じて非導通状態にされる。（このリセット動作の最終部分は第３の位相の２進制御電圧φ３が高レベルであるとき第３の動作段階と考えられ、制御電圧φ２３は制御電圧φ２およびφ３に対するオア応答である。）ＦＥＴスイッチ９２の開放からのコンデンサ８４への電荷の注入はこの第３の動作段階の間において直流阻止コンデンサ８１の右側プレートに供給される電圧を変える。ＦＥＴスイッチ９１および９３がリセット動作の終わりにおいて非導通状態になる場合の唯一のオフセットエラーは制御電圧φ２の低レベルへの変化に応じたＦＥＴスイッチ９３の開放からのコンデンサ８１への電荷の注入からである。しかしながら、トランスコンダクタンス増幅器８２の入力ポートを参照すると、このエラーは電圧増幅器８３の入力ポートが負荷となっているトランスコンダクタンス増幅器８２の電圧利得によって低減される。リセット動作の後、通常動作が開始し、ＦＥＴスイッチ９０は高レベル状態にある第１の位相の２進制御電圧φｌによって導通状態に戻り、これによりミラー積分器用のフィードバックループを完成するようにコンデンサ８４を再接続する。

上述したリセット動作は、先行するビューからのクロストークのためにいずれにしても破棄すべきである出力サンプルをシグマ−デルタ変調器２８が発生している間に種々の光検出器にそれぞれ関連しているミラー積分器の各々において各ビューの初めに実行される。プリアンプ８ｏの入力を参照した場合の該プリアンプに８０に発生する雑音の標準偏差は長くなった積分時間につれて変化しない。シグマ−デルタ変調器２８はフォトダイオード１９の容量性リアクタンスに対するコンデンサ８４の容量性リアクタンスの比に１を加えた係数によって、すなわちコンデンサ８４の容量に対するフォトダイオード１９の容量の比に１を加えた係数によってプリアンプ８０で増幅されたこの雑音を受信する。従って、フォトダイオード１９の容量はコンデンサ８４の容量より小さくなる。シグマ−デルタ変調器に発生する量子化雑音の標準偏差はまた長くなった積分時間とともに変化しない。ビューの間におけるシグマ−デルタ変調器２８からの変換された信号に伴う雑音の積分はない。

フォトダイオード１９からの光電流はビューの間プリアンプによって積分され、長（なった積分時間により信号対雑音比を改善する。これはミラー積分器がホジエナフィルタからの出力サンプル速度よりもビュー速度で好ましくリセットされる理由である。

図７のように変更された図３の検知装置のシグマ−デルタ変調器２８への「矩形波パルス」よりもランプ電圧の供給によって（図３０の）振幅正規化回路６５に使用されるスケーリング係数（倍率）の変化が要求される。各（Ｎ＋Ｊ）個の出力サンプルのＮの平均化処理が図３０の補足フィルタ６０においてランプ電圧の間の第（Ｊ＋１）番目から策（Ｎ＋Ｊ）番目までのサンプルの和をこれらのサンプルの数を表す係数（Ｎ＋Ｊ−Ｌ＋１）で割ることによって行われる場合、その平均値に２をかけることによってランプ電圧の最終値ＶＲ（ｎＴ）に等しい値が得られる。この補正係数は例えば図３０に示す補足フィルタ６０の回路６４内のデシメーションフィルタ応答に適用される振幅正規化係数に表される。

図７のミラー積分器プリアンプ８０を有するように変更される図３の検知装置のフィルタ処理された雑音帯域幅は約（Ｎ＋Ｊ）／２７ヘルツである。ここにおいて、Ｔは秒で表されるランプ期間である。積分用プリアンプ８０からの帯域の広い雑音は［（Ｎ＋Ｊ）Ｒ］　’・５の係数によって減衰させられる。

本発明の好適な特徴についてここに図示し説明したが、本技術分野に専門知識を有する者においては本明細書の教従って、特許請求の範囲は本発明の真の精神に入るこのような全ての変更および変形を含むものであることを理解されたい。

要　約　書シグマ−デルタ型アナログ−ディジタル変換は放射エネルギ画像の種々の要素を共に受信する複数の光検知器のうちの１つのような光検知器によって受けた光エネルギを表すディジタル信号を発生する検知装置に使用される。プリアンプは光検知器の光電流に応答してアナログ出力信号を発生するが、このアナログ出力信号は帯域の広い雑音を好ましくなく伴っている。アナログ出力信号はシグマ−デルタアナログ−ディジタル変換器に供給され、この変換器のデシメーションフィルタはアナログ−ディジタル変換器のシグマ−デルタ変調器部分からの量子化雑音から生じる成分をディジタル信号において抑圧するばかりでなく、プリアンプからの残りの帯域の広い雑音から生じる成分も抑圧する。

国際調査報告一一−Ａｅｅｊｇ−１１６１１　ａＰＣＴ７ｏｓ　ｇ　１１ｏ　６ｇｏ　ｔｍｉ □Ａｅｅｋａ＋１ｍＮ　ＰＣ’ｒ／ｕｆｉ　９１１０６８０７、

Claims

【特許請求の範囲】

１．少なくともビュー速度の逆数である規定期間の間、放射エネルギ画像のそれぞれの要素に応答して光電流を発生する光検知器と、前記光検知器からの光電流を受信するように接続されている入力ポートおよび該入力ポートが受信した光電流に応じてアナログ出力信号を供給する出力ポートを有するプリアンプであって、前記出力信号は前記プリアンプ内の実質的部分に発生する帯域幅の広い雑音を好ましくなく伴っている前記プリアンプと、アナログ入力信号を受信するように接続されている入力ポートおよび前記アナログ入力信号に対するディジタル応答をオーバサンプリング速度で供給する出力ポートを有し、ゼロより大きい整数である次数Ｌのシグマーデルタ変調器であって、前記応答は前記シグマーデルタ変調器内に発生する量子化雑音を伴っており、前記オーバサンプリング速度は前記ビュー速度をＲ′倍したものであって、Ｒ′ は１より大きい整数である前記シグマーデルタ変調器と、前記シグマーデルタ変調器の入力ポートに該シグマーデルタ変調器への入力信号として前記プリアンプの出力ポートからのアナログ出力信号を供給すると共に前記帯域幅の広い雑音の少なくとも一部からなる上側帯域成分を供給する手段であって、前記シグマーデルタ変調器のディジタル応答には前記上側帯域成分に対する好ましくない応答が生じると共に前記シグマーデルタ変調器内で発生した量子化雑音がともなっている前記手段と、前記シグマーデルタ変調器の出力ポートから接続されている入力ポートおよび前記ビュー速度で応答を供給する出力ポートを有するデシメーションフィルタであって、該デシメーションフィルタの応答における前記上側帯域成分に対応する成分を前記プリアンプのアナログ出力信号に対応する成分に対して減衰させ、前記シグマーデルタ変調器内で発生した量子化雑音を前記プリアンプのアナログ出力信号に対応する成分に対して減衰させる前記デシメーションフィルタと、を有する検知装置。
２．前記シグマーデルタ変調器の入力ポートに前記プリアンプの出力ポートからのアナログ出力信号および前記プリアンプ内の実質的な部分で発生した付随する帯域の広い雑音の少なくとも一部を供給する手段は本質的に前記プリアンプの出力ポートから前記シグマーデルタ変調器の入力ポートに直接接続する部分を有している請求項１記載の検知装置。
３．前記プリアンプはトランスインピーダンス増幅器である請求項１記載の検知装置。
４．前記デシメーションフィルタは前記シグマーデルタ変調器のディジタル応答用のアキュムレータを有し、該アキュムレータは前記ビュー速度で周期的にリセットされるようになっている請求項１記載の検知装置。
５．前記シグマーデルタ変調器はビット直列形式の前記積分されたエラー信号に対するディジタル応答を供給する形式のものであり、前記デシメーションフィルタは前記シグマーデルタ変調器のディジタル応答における１を計数し、前記ビュー速度で周期的にリセットされるカウンタを有している請求項１記載の検知装置。
６．前記シグマーデルタ変調器の入力ポートに前記プリアンプの出力ポートからのアナログ出力信号および前記プリアンプ内の実質的な部分で発生した付随する帯域の広い雑音の少なくとも一部を供給する前記手段はローパスアナログフィルタである請求項１記載の検知装置。
７．前記デシメーションフィルタは、前記シグマーデルタ変調器のディジタル応答が供給される入力ポートおよびディジタルフィルタ応答を供給する出力ポートを有する有限インパルス応答ローパスディジタルフィルタであって、該ディジタルフィルタの応答は出力サンプル速度で供給されるとともに前記量子化雑音および前記出力サンプル速度より上の前記帯域の広い雑音が実質的になく、前記ディジタルフィルタはＲ′より大きくないＲ個のサンプルの幅を有する核を有するタイプのものである前記有限インパルスー応答ローパスディジタルフィルタと、前記ディジタルフィルタ応答を前記ビュー速度でサンプルして、前記デシメーションフィルタの応答を発生する手段と、を有する請求項１記載の検知装置。
８．前記有限インパルス応答ローパスディジタルフィルタはｓｉｎｃ（Ｌ＋１）（ωＴ）の伝達特性を有する形式のものであり、ＲはＲ′／（Ｌ＋１）より大きくない整数である請求項７記載の検知装置。
９．前記有限インパルス応答ローパスディジタルフィルタはホジェナフィルタである請求項８記載の検知装置。
１０．ＲはＲ′／（Ｌ＋１）に等しく、前記出力サンプル速度は前記オーバサンプリング速度の１／（Ｌ＋１）倍であり、前記ディジタルフィルタの応答をビュー速度でサンプルする前記手段は、前記ディジタルフィルタの応答の現在のサンプルおよびその直前のＬ個のサンプルの全てが同じ規定期間の間に発生したときのみ前記ディジタルフィルタの応答をサンプルするようになっている請求項８記載の検知装置。
１１．ＲはＲ′／（Ｎ＋Ｌ＋１）に等しく、Ｎは正の整数であり、前記出力サンプル速度は前記オーバサンプリング速度の１／（Ｎ＋Ｌ＋１）倍であり、前記ディジタルフィルタの応答をビュー速度でサンプルする前記手段は、前記ディジタルフィルタの応答の現在のサンプルおよびその直前のＬ個のサンプルの全てが同じ規定期間の間に発生するとき、前記出力サンプル速度で発生するＮ個の相次ぐ期間の間に発生するＮ個の前記ディジタルフィルタの応答の各グループについて平均化する補足フィルタである請求項８記載の検知装置。
１２．ＲはＲ′／（Ｎ＋Ｊ）に等しく、Ｎは正の整数であり、Ｊは（Ｌ＋１）より小さい正の整数であり、前記出力サンプル速度は前記オーバサンプリング速度の１／（Ｎ＋Ｊ）倍であり、前記ディジタルフィルタの応答をビュー速度でサンプルする前記手段は、前記ディジタルフィルタの応答の現在のサンプルおよびその直前のＬ個のサンプルの全てが同じ規定期間の間に発生するとき、Ｎ個の相次ぐ期間を有する前記出力サンプル速度で生じるＮ＋Ｊ−（Ｌ＋１）個の相次ぐ期間の間に発生するＮ＋Ｊ−（Ｌ＋１）個の前記ディジタルフィルタの応答の各グループを平均化する補足フィルタである請求項８記載の検知装置。
１３．前記プリアンプは前記出力サンプル速度で周期的にリセットされるミラー積分器である請求項１０、１１または１２のいずれか１項に記載の検知装置。
１４．Ｒ′を調整可能に決定する手段を有する請求項１０、１１または１２のいずれか１項に記載の検知装置。
１５．前記検知装置は同様な他の検知装置および前記光検知器の各々毎の各シンチレータとともにコンピュータ断層撮影スキャナに組み込まれるものであり、前記コンピュータ断層スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通ってｘ線ビームを動かし、各相次ぐビュー時間毎に放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項１４記載の検知装置。
１６．前記シグマーデルタ変調器はそのディジタル応答をビット直列形式の前記積分されたエラー信号に供給する形式のものであり、前記検知装置は同様な他の検知装置および前記光検知器の各々毎の各シンチレータとともにコンピュータ断層撮影スキャナに組み入れられるものであり、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通ってｘ線ビームを動かし、各相次ぐビュー時間毎の放射線エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項１４記載の検知装置。
１７．前記シグマーデルタ変調器の入力ポートに前記プリアンプの出力ポートからのアナログ出力信号および前記プリアンプ内の実質的な部分に発生する付随する帯域の広い雑音の少なくとも一部を供給する前記手段は前記プリアンプの出力ポートから前記シグマーデルタ変調器の入力ポートヘの直接接続部であり、前記プリアンプは、前記出力サンプル速度より上の周波数で前記プリアンプ内の実質的な部分に発生する前記帯域の広い雑音の周波数スペクトルをロールオフし、前記出力サンプル速度より下の周波数に対する帯域の広い雑音の前記シグマーデルタ変調器内のエイリアシングを回避する手段を有している請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
１８．前記検知装置は同様な他の検知装置と組み合わせて設けられるものであり、更に、ディジタルバスと、同じ放射エネルギ画像のそれぞれの要素を前記検知装置の前記光検知器のそれぞれに供給する手段と、前記検知装置のそれぞれのシグマーデルタ変調器のディジタル応答を前記ディジタルバスに供給するように時分割多重処理する手段とを設けた請求項１７記載の検知装置。
１９．前記シグマーデルタ変調器の入力ポートに前記プリアンプの出力ポートからのアナログ出力信号および前記プリアンプ内の実質的部分に発生する付随する帯域の広い雑音の少なくとも一部を供給する前記手段は、前記出力サンプル速度より上であるが前記オーバサンプリング速度より下の折点周波数を有するローパスアナログ周波数を有している請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
２０．前記検知装置は同様な他の検知装置と組み合わせて設けられており、さらに、ディジタルバスと、同じ放射エネルギ画像のそれぞれの要素を前記検知装置の前記光検知器のそれぞれに供給する手段と、前記検知装置のそれぞれのシグマーデルタ変調器のディジタル応答を前記ディジタルバスに供給するように時分割多重化処理する手段と、を更に有する請求項１９記載の検知装置。
２１．前記シグマーデルタ変調器はＬが少なくとも２である高次シグマーデルタ変調器である請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
２２．前記検知装置は同様な他の検知装置および前記光検知器の各々毎のそれぞれのシンチレータとともにコンピュータ断層撮影スキャナに組み入れられており、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通してｘ線ビームを動かし、各相次ぐビュー時間毎の放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項２１記載の検知装置。
２３．前記シグマーデルタ変調器はしが３である３次シグマーデルタ変調器であり、該３次シグマーデルタ変調器は、第１のエラー信号を受信する入力ポートおよび積分された第１のエラー信号を供給する出力ポートを有する第１の積分器と、第２のエラー信号を受信する入力ポートおよび積分された第２のエラー信号を供給する出力ポートを有する第２の積分器と、第３のエラー信号を受信する入力ポートおよび積分された第３のエラー信号を供給する出力ポートを有する第３の積分器と、前記第２の積分器の出力ポートから接続された入力ポートおよび第１のディジタル出力信号を供給する出力ポートを有する第１の量子化器と、前記第３の積分器の出力ポートから接続された入力ポートおよび第２のディジタル出力信号を供給する出力ポートを有する第２の量子化器と、アナログ形式に設定される前記第１のディジタル出力ポートと前記シグマーデルタ変調器への前記アナログ入力信号とを特定の割合で減算的に組み合わせて、前記第１のエラー信号を発生し、これにより第１のフィードバックループを完成する手段と、アナログ形式に設定される前記第１のディジタル出力信号と前記積分された第１のエラー信号とを特定の割合で減算的に組み合わせて、前記第２のエラー信号を発生し、これにより第２のフィードバックループを完成する手段であって、前記第１および第２のフィードバックループが協働して、前記第１のディジタル信号が前記シグマーデルタ変調器に対する前記アナログ入力信号に２次差動量子化雑音成分を加えたものに対応し、前記積分された第２のエラー信号が前記第１のディジタル出力信号から前記２次差動量子化雑音成分をひいたものに対応するようにする前記第２のフィードバックループを完成させる手段と、アナログ形式に設定させる前記第２のディジタル出力信号と前記積分された第２のエラー信号とを特定の割合で減算的に組み合わせて、前記第３のエラー信号を発生し、これにより前記第２のディジタル出力信号が前記２次差動量子化雑音成分の負の数に３次差動量子化雑音成分を加えたものに対応するようにする第３のフィードバックループを完成させる手段と、前記第１および第２のディジタル出力信号を組み合わせて、２次量子化雑音が本質的にない前記アナログ入力信号に対応する前記シグマーデルタ変調器のディジタル応答を発生する手段と、を有する請求項２１記載の検知装置。
２４．前記検知装置は同様な他の検知装置および前記光検知器の各々毎のそれぞれのシンチレータとともにコンピュータ断層撮影スキャナに組み入れられており、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通してｘ線ビームを動かし、これにより各相次ぐビュー時間毎の放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項２３記載の検知装置。
２５．前記検知装置は同様な他の検知装置および前記各光検知器の各々毎のそれぞれのシンチレータとともにコンピュータ断層撮影スキャナに組み入れられており、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通してｘ線ビームを動かし、これにより各相次ぐビュー時間毎の放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
２６．前記シグマーデルタ変調器はビット直列形式の前記積分されたエラー信号に対するディジタル応答を供給する形式のものであり、前記検知装置は同様な他の検知装置および前記光検知器の各々毎のそれぞれのシンチレータと共にコンピュータ断層撮影スキャナに組み入れられ、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通してｘ線ビームを動かし、これにより各相次ぐビュー時間毎の放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有する請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
２７．前記シグマーデルタ変調器はビット直列形式の前記積分されたエラー信号に対するディジタル応答を供給する形式のものである請求項１、７、１０、１１または１２のいずれか１項に記載の検知装置。
２８．前記検知装置は同様な他の検知装置および前記光検知器の各々毎のそれぞれのシンチレータとともにコンピュータ断層撮影スキャナに組み入れられており、前記コンピュータ断層撮影スキャナは一連のビュー時間の間各シンチレータに対向する連続した位置を通してｘ線ビームを動かし、これにより各連続したビュー時間毎の放射エネルギ画像の前記それぞれの要素を前記シンチレータに発生させる手段を有している請求項２７記載の検知装置。
２９．前記プリアンプは前記ビュー速度の倍数の速度で周期的にリセットされるミラー積分器である請求項１記載の検知装置。
３０．少なくとも規定期間放射エネルギ画像のそれぞれの要素に応答して、光電流を発生する光検知器と、前記光検知器からの光電流を受信するように接続された入力ポートおよび該入力ポートが受信した光電流に応じてアナログ出力信号を供給する出力ポートを有するプリアンプであって、前記出力信号は前記プリアンプ内の実質的部分に発生する帯域の広い雑音を好ましくなく伴っている前記プリアンプと、アナログ入力信号を受信するように接続された入力ポートおよび前記アナログ入力信号に対するディジタル応答をオーバサンプリング速度で供給する出力ポートを有し、ゼロより大きい整数の次数しのシグマーデルタ変調器であって、前記応答は前記シグマーデルタ変調器内に発生する量子化雑音を伴っている前記シグマーデルタ変調器と、前記シグマーデルタ変調器の入力ポートに該シグマーデルタ変調器の前記受信した入力信号として前記プリアンプの出力ポートからのアナログ出力信号および前記付随する帯域の広い雑音の少なくとも一部からなる上側帯域成分を供給する手段であって、前記シグマーデルタ変調器のディジタル応答には前記シグマーデルタ変調器内に発生する量子化雑音および前記上側成分に対する好ましくない応答が伴っている手段と、前記シグマーデルタ変調器の出力ポートから接続された入力ポートおよび前記オーバサンプリング速度の約数である出力サンプル速度で応答を供給する出力ポートを有するデシメーションフィルタであって、前記オーバサンプリング速度は前記出力サンプル速度のＲ′倍であり、Ｒ′は１より大きい整数であり、前記デシメーションフィルタの応答において、前記上側帯域成分に対応する成分は前記プリアンプのアナログ出力信号に対応する成分に対して減衰させられ、前記シグマーデルタ変調器内に発生する量子化雑音は前記プリアンプのアナログ出力信号に対応する成分に対して減衰させられるようになっている前記デシメーションフィルタと、Ｒ′を調整可能に決定する手段と、を有する検知装置。
３１．少なくとも規定期間の間放射エネルギ画像のそれぞれの要素に応答して、光電流を発生する光検知器と、前記光検知器の光信号に応答してアナログ出力信号を発生するプリアンプであって、前記出力信号は前記プリアンプ内の実質的な部分に発生する帯域の広い雑音を好ましくなく伴っている前記プリアンプと、カットオフ周波数より上の前記帯域の広い雑音が抑圧される応答をもって前記プリアンプの出力信号に応答するアナログフィルタと、アナログ入力信号を受信するように接続された入力ポートおよび前記アナログ信号に対するディジタル応答をオーバサンプリング速度で供給する出力ポートを有する、ゼロより大きい整数の次数しのシグマーデルタ変調器であって、前記応答には前記シグマーデルタ変調器内に発生する量子化雑音が伴っている前記シグマーデルタ変調器と、前記オーバサンプリング周波数の約数であって、前記カットオフ周波数より低い出力サンプル速度でサンプリングを行い、前記検知装置用の出力信号を取り出すようになっているサブサンプラと、前記量子化雑音および前記出力サンプル速度より上の前記帯域の広い雑音が実質的にない前記シグマーデルタ変調器のディジタル応答に対する応答を前記サブサンプラーに供給する前記シグマーデルタ変調器のディジタル応答に対する有限インパルス応答ローパスディジタルフィルタと、を有する検知装置。