CN1025397C - 低元件灵敏度三阶σ-δ过抽样模/数转换网络 - Google Patents

低元件灵敏度三阶σ-δ过抽样模/数转换网络 Download PDF

Info

Publication number
CN1025397C
CN1025397C CN 91102306 CN91102306A CN1025397C CN 1025397 C CN1025397 C CN 1025397C CN 91102306 CN91102306 CN 91102306 CN 91102306 A CN91102306 A CN 91102306A CN 1025397 C CN1025397 C CN 1025397C
Authority
CN
China
Prior art keywords
digital
output signal
output
signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 91102306
Other languages
English (en)
Other versions
CN1057741A (zh
Inventor
戴维·伯德·里比纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/645,157 external-priority patent/US5148167A/en
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1057741A publication Critical patent/CN1057741A/zh
Application granted granted Critical
Publication of CN1025397C publication Critical patent/CN1025397C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

一种内插过抽样(∑-△)A/D转换器的改进调制器网络包括：对其数字输出信号和其模拟输入信号之间的误差进行二次积分的二阶调制器，以及对其数字输出信号和由二阶调制器提供到那里的模拟信号之间的误差进行单次积分的一阶调制器。所述调制器将它们的输出信号传输给数字误差消除电路，该电路在提供给分样滤波器的信号中抑制二阶调制器中出现的量化噪声。本网络对通常限制这种类型A/D转换器分辨率的实际非理想性表现出显著降低的灵敏度。

Description

本发明一般涉及一种三阶∑-△模/数转换器，更具体地说，涉及一种具有低灵敏度元件失配和有限放大器增益的三阶∑-△过抽样模/数转换网络。
通过使用其后跟有数字低通滤波和分样的过抽样内插（或∑-△）调制，用低分辨率元件可获得高分辨率模/数（或A/D）信号转换。过抽样是指调制器以高于信号奈奎斯特（Nyguist）频率多倍的频率工作，而分样是指将时钟频率降低到Nyguist频率。
∑-△调制器（有时称作△-∑调制器）用在A/D转换器中已有一段时间了。可从以下在此结合作为参考文献的技术文章中获得详细的一般信息。
1）“使用有限循环振荡器获得稳定A/D转换器”，J.C.Candy，IEEE    Transactions    on    Communications，Vol.COM-22，No.3，PP.298～305，1974年3月
2）“使用三角加权内插从∑-△调制器获得13位脉码调制（PCM）”J.C.Candy等人，IEEE    Transactions    on    Communications，Vol.COM-24，NO.11，PP.1268～1275，1976年11月
3）“在∑-△调制器中使用二重积分”J.C.Candy，IEEE    Transactions    on    Communications，Vol.COM-33，NO.3，PP.249～258，1985年3月
对于给定的过抽样比率要获得更高的分辨率，在过抽样A/D转换器设计领域已进行了实际努力来改进多阶∑-△调制器。作为使用在 此的术语“阶”，∑-△调制器的阶直接取决于对输出和输入间的误差关于时间积分的次数，而多级∑-△A/D转换器中的∑-△转换器级的阶直接由从该级的输入到输出过程中对输入信号关于时间积分的次数所决定。
在上面类型的A/D转换器中，分辨率主要由两个因素决定：（1）调制器时钟频率与Nyguist频率的比率，以下称作为过抽样比率，以及（2）调制器的“阶”。本文中的“阶”与频率选择性滤波器的阶类似，指明了由调制器提供的频谱成形的相应次数。如同滤波器一样，以增加硬件的复杂性为代价，使用更高的阶，则可获得更高的选择性。承认这两个因素，高分辨过抽样A/D转换器的最新实现使用了大的过抽样比率和高的调制器的阶。然而，实际情况可能限制能够得到的过抽样频率和调制器阶的范围。例如，对于给定的调制器时钟频率，分样后的过抽样比率反比于Nyguist频率，因此不可能在不牺牲转换频率的情况下获得任意高的过抽样比率。多种条件限制了调制器的阶。可以证明使用单个量化器实现高于2的阶数仅为条件稳定，因而不适用。
可以使用另外一种方法，即通过级联的低阶调制器有效提供高阶噪声频谱成形以确保稳定工作。遗憾的是，这种结构中调制器的匹配是关键，失配的程度控制着整个转换器的精度。要求元件的严格匹配和高的运算放大器（运放）增益意味着只能低产量生产这种电路，并可能需要微调，因而生产起来很昂贵。
该领域的早期工作，由于涉及与三阶或更高阶相关的稳定性问题，故一直倾向于实现一阶和二阶调制器。在“一种无双重积分环的多级∑-△调制器”（Proc.IEEE    1986    Int.Solid-State    Circuits    Conf.，pp.182-183，1986年2月）中T.Hayashi等人描述了一种使用级联两个一阶级获得二阶特性的方法。第一级的量化误差输送到第 二级，因而在数字微分后，第二级的输出信号含有一个形成频率的量化噪声的拷贝。最后，从第一级的输出信号中减去第二级输出信号产生只包含具有二阶噪声频谱成形的第二级的量化噪声的信号。但是，这种方法要求两个一阶调制器的特性严格匹配和高的运放增益。而且，非常需要使用三阶调制器，在这种三阶调制器中由过抽样A/D转换网络产生的数字输出信号没有一阶和二阶量化噪声。
利用三重级联的一阶调制器将Hayashi等人的方法扩展为三阶A/D转换网络由Y.Matsuya等人在“使用三重积分噪声频谱成形的16位过抽样A/D转换技术”（IEEE    J.Solid-State    Circuits，Vol.SC-22，No.6，pp.921-929，1987年12月）中进行了描述。但是，为得到理论上可获得的分辨率该方法要求更严格的元件匹配同时也要求高运放增益。
在“使用两级三阶噪声频谱成形的13位综合业务数字网络频带A/D转换器（ISDN-Band    ADC）”（Proc.1988    Custom    Integrated    Circuit    Conf.，pp.21.2.1-4，1988年6月）中，L.Longo和M.A.Copeland公开了一种略为不同的方法，在该方法中，将一个二阶调制器以级联方式与一个一阶调制器相连以实现三阶噪声频谱成形。与其它方法稍稍不同的是，该方法具有降低元件匹配要求的优点。
本发明者探索了一种改进的三阶∑-△模/数转换器，该转换器通过降低对元件失配、有限放大器增益和其它非理想的电路特性（在此称为“非理想性”）的灵敏度来获得三阶噪声频谱成形。本发明者找到了能够作为抽样数据转换电容器电路实现的三阶∑-△模/数转换器的改进结构。本发明者还试图在具有调制器网络结构的三阶∑-△模/数转换器中提供三阶量化噪声频谱成形，该调制器网络结构使用有限增益放大器而且对常规电路非理想性相对不灵敏，因此A/D转换器可获得接近理论极限的分辨率。
本发明者提出了一种新的三阶∑-△模/数转换网络，该网络对通常限制先有技术三阶∑-△模/数转换网络分辨率的实际非理想性（即，元件失配，放大器非线性、有限增益、过长稳定时间，以及有限的信号动态范围）表面出显著降低的灵敏度。考虑非理想性，详细的模拟表明用过抽样比率为64的新A/D转换网络可在80千赫兹转换频率获得16位分辨率。尽管仅有2%的元件匹配和低如1000的放大器增益，仍可得到上述性能。尽管只是普通的所需电路规范，仍能实现这些特性水准表明一种低成本、高产量的A/D转换网络现在最切实可行的。MOS，C    MOS，Bi    CMOS，GaAs.或Bipolar集成电路技术可与这种新A/D转换网络结合使用以实现除了去耦合电容器外没有外部元件的完全单片式的A/D转换网络。新A/D转换网格的适当复杂性有效实现了具有高分辨率多通道模拟接口的数字信号处理芯片。
CT扫描器使用扇形波束能源，它的中心射线穿过靠近所扫描物体中心的空间中的特定点，因为该能量源沿着其中心在空间中该特定点的环形轨迹前进。一种弧形长条检测器元件放置在对着能量源的能量源空间中那个特定点的另一边并跟踪能量源围绕空间中该特定点旋转。被扫描的物体总是在扇形波束内并吸收一部分在扇形波束的每个邻接部分的幅射能量，而扇形波束的每部分的剩余幅射能量或“射线和”由弧形检测器条上的相应检测器测量。该检测器响应能量源旋转的每一连续增长，而它的相对着的弧形检测器条形成所扫描物体的单独的“图象”。在连续图象持续的过程中检测器的这些响应存储于存储器中，因为对这些响应的处理不是实时进行的而是在扫描完成以后进行。在这种顺序处理过程中来自每一图象的检测器的响应在背投射到图象空间以产生图象元素或“象素”的灰度值之前用精心形成的有限脉冲滤波器核进行预加权和前置滤波。在对每一图象进行加权并取和以便通过背景投影产生象素的灰度值期间，射线加起来穿过每个象素中心。 亦即，由于每一射线之和表示从形成一段扇形波束的射线束吸收的能量之和，所述扇形波束横过包括象素所在部分物体的连续部分，因此，归因于由该段扇形波束所移动象素中任何一个的能量吸收量值可以通过进行包括穿过该象素的射线束的所有射线之和的自动校正过程确定。这个自动校正过程抑制射线之和中重要象素之前及其之后象素的投射阴影，这是由计算层析X射线摄影机产生层析X射线照片的基础。在包含于实现该自动校正过程之中的射线和的相加结合中，每个射线和必须进行加权以在与该象素有关的射线束穿过该象素之前考虑扇形波束的发散。
尽管付里叶变换方法对计算层析X射线摄影机对背景投影重建具有固有的速度优点，由于对噪声的过度灵敏，用扇形波束扫描器被认为是不合适的。卷积和背景投影重建方法适合于图象管路输送并产生相对不含来自处理过程的不希望后生物的图象。论文“对发散波束的卷积重建技术”（G.T.Herman，A.V.Lakshminarrayan    and    A.Naparstek，COMPUTER    BIOLOGIC    MEDICINE，第259-271页，卷6，1976年10月）是有价值的，同样，论文“使用有效计算技术和特殊目的处理器的扇形波束图象重建算法的快速实现”（B.K.Gilbert，S.K.Kenue，R.A.Robb，A.Chu，A.H.Lent和E.E.Swartzlauder，IEEE    TRANSACTIONS    ON    BIOMEDICAL    ENGINEERING，第98-115页Vol.BME-28，No.2，1981年2月）也是有价值的。
条形检测器元件包括具有大约几百个闪烁器的线性阵列和排列在闪烁器的线性阵列之后的几百个左右的光敏二极管的线性阵列。闪烁器将X射线图象转换为光图象，而光敏二极管将在该光图象的元件中的光子转换为电荷。光敏二极管具有各自的前置放大器，通常互阻放大器对传感光敏二极管电流提供低输入阻抗并为驱动后面电路提供低输出阻抗。在先有技术CT系统中，光敏二极管-前置放大器组合在这 种组合的整个组的组件中进行分配，而且来自每个组件中前置放大器的模拟输出电压对共享模/数（或A/D）转换器的输入端是作时分多路传输。
事实上已经证明将各个组件的A/D转换器的转换特性匹配是困难的，因为要实现背景投影计算，在转换器输出信号中要求非常大的分辨率位数（即，16-20位）。将A/D转换器转换特性的线性做得尽可能的好，但是如果光敏二极管-前置放大器组合的每个组件中的光敏二极管在条状检测器元件中相互邻接，转换特性上的差异在最终的层析X射线照片中，导致“带状后生物”。这些带状后生物表现为具有相当低空间频率的高度偏差，因此它们对最终的层析X射线照片的观察者来说是令人讨厌地受到注意。为降低归因于A/D转换器转换特性差异的后生物的可见性，习惯作法是在每个光敏二极管-前置放大器组合的组件中使光敏二极管在成条状的检测器元件中的位置无规则排列，这样在层析X射线照片中减少这些后生物的低空间频率分量的似然性，而增加层析X射线照片中这些后生物的高空间频率分量的似然性。如果需要，对这些后生物的较高空间频率分量也可进行低通空间滤波，相比较层析X射线照片中仅具有一些高空间频率细节的损失。使时分多路传输A/D转换器的光敏二极管-前置放大器组合的连接混乱的作法在CT系统的元件中导致不希望的复杂电气互连，但是，通过高速数字总线用时分多路传输方式来传输复杂数据。
使光敏二极管-前置放大器的组合到时分多路传输A/D转换器的连接混乱的作法与将前置放大器和A/D转换器物理上放置得尽可能靠近光敏二极管从而有利于使象噪声这样的外部电信号的干扰最小的要求相冲突。A/D转换器和对它们进行时分多路传输的前置放大器通常以单片集成电路（IC）的形式构造，将光敏二极管连接到这种采用光敏二极管混乱作法的IC需要大范围的布线。由于光敏二极管的输出阻 抗为30兆欧量级，线路上外部信号的干扰可能是相当大的。
本发明者指出，减小归因于A/D转换器转换特性差异的后生物低空间频率分量的似然性的一种替换方法是给每个光敏二极管-前置放大器组合提供它自己的A/D转换器。确实，这种作法进一步省去对构成带状后生物产生基础的A/D转换器转换特性的自动校正。这种作法还避免在这种模拟多路传输中带来的多路传输在模拟方式和动态范围上的限制。给每个光敏二极管-前置放大器组合提供其各自的A/D转换器会遗留棘手的问题，即寻找具有足够线性和合用分辨率位数以形成具有可接纳的归因于A/D转换器转换特性差异的低后生物的层析X射线照片，该A/D转换器具有足够简单和便宜而且被广泛采用的结构。
∑-△A/D转换器的简单性是引导本发明者在致力于避免产生带状后生物的过程中在CT扫描器中的每个光敏二极管-前置放大器组合之后考虑使用该转换器的一个因素。在它们的∑-△调制器的反馈环路中具有单个位的数/模转换器的∑-△A/D转换器还能够有完全线性的转换特性。本发明者还认识到∑-△A/D转换器的分样滤波器通过在将检测器响应背景投影到图象空间以产生图象元素或“象素”的灰度值之前提供仔细形成的需要用来抑制高频前置放大器噪声的有限脉冲滤波能够完成双重功能。运用在过抽样频率上计时的分接数字延迟方式的抽样数据FIR滤波器或功能上等价的结构可以自动调节其带宽以适应不同的过抽样频率。
当希望时分多路传输来自数字化光敏二极管响应的多个∑-△A/D转换器的数字输出信号时，所遇到的一个问题是在过抽样频率上进行足够的输入信号抽样的必要性，由此在对每个光敏二极管规定的检测其光象部分的时间内，有限脉冲响应（FIR）分样滤波器具有足够的输入抽样覆盖滤波器核心，即，用所有的FIR滤波器分接负载对 足够的输入抽样进行加载，当在检测器响应之前∑-△A/D转换器的分样滤波器还提供抑制高频前置放大器噪声所需要的仔细形成的有限脉冲滤波器时，这变成为更加困难的问题。本发明者已经测定，为具有商业竞争性，在要求的CT扫描器频率和检测器分辨率数位上，当试图在每个A/D转换器中使用单个一阶∑-△调器时，过抽样比率趋于过剩。在此公开的三阶∑-△过抽样转换器特别适合于在CT扫描器中用在每一光敏二极管-前置放大器组合之后，由此避免产生带状后生物。
一种构成本发明的过抽样内插（∑-△）模/数转换器网络包括：接收需转换的模拟信号作为其输入信号并以从其中的模/数转换器输出的输出数字信号为响应的二阶调制器，其模/数转换器引入表现为双微分形式的量化噪声作为该二阶调制器的数字输出信号的不希望的量化噪声分量;接收二阶调制器的数字输出信号去掉由其中的模/数转换器引入的量化噪声、并以从其中的模/数转换器输出的数字输出信号为响应的一阶调制器;以及用于将二阶调制器和一阶调制器的数字输出信号相加、以获得记述由二阶调制器作为输入信号接收的模拟信号而基本上与来自二阶调制器的不希望量化噪声分量无关的数字输出信号的数字误差消除电路。
参考附图，通过对本发明的最佳实施例的详细描述，将更好地理解上述和其它目的、方面和优点。图中：
图1为一个已知的∑-△A/D转换器电路框图;
图2（a）、2（b）、2（d）和2（e）示出与图1中A/D转换器工作相关的典型的功率谱，而图2（c）代表了图1中分样滤波器的典型滤波特性;
图3为根据本发明的三阶∑-△A/D转换网络的电路框图;
图4为体现本发明图3类型的三阶∑-△A/D转换网络的一种方 案的功能框图;
图5为本发明图3类型三阶∑-△A/D转换网络一个具体实施例的功能框图;
图6为图5中的三阶∑-△A/D转换网络的抽样数据单端转换电容器实现的电路框图;
图7为图5中的三阶∑-△A/D转换网络的抽样数据差分转换电容器实现的电路框图;
图8示出了使用在图7电路中的时钟信号的波形;
图9是能够用在图3、4和5的三阶∑-△A/D转换网络中的分样滤波器的电路框图;
图10是根据本发明的三阶∑-△A/D转换网络的电路框图，它是图3类型的一种替换形式;
图11是体现本发明图10类型三阶∑-△A/D转换网络的一种方案的功能框图;
图12示出一种形式的数字分样滤波器;
图13是根据本发明的一种三阶∑-△A/D转换网络的电路框图，它是图3和图9类型的一种替换类型;以及
图14是体现本发明图13类型三阶∑-△A/D转换网络的一种方案的功能框图;
图15示出了一种形式的数字分样滤波器。
图1表示了一个已知的∑-△A/D转换器的实施例，其中过抽样内插（∑-△）调制器10与一低通分样滤波器12耦合，该滤波器12随即与抽样频率压缩器14耦合，调制器10的作用是使低分辨A/D转换器的量化噪声频谱成形，使其主要集中在高频。调制器10的输入信号X（n）是频率为Fs的理想正弦信号并由调制器10以抽样频率Fm对其抽样。接着用低通滤波和分样来除去量化噪声体，结果在降低的转换频 率FM/N处产生一高分辨率数字信号，其中N为过抽样比率，或输出时钟频率（F′）与输入时钟（或抽样）频率FM的比率。
图1中，显示了下列函数：输入信号x（n），调制器输出信号u（n），滤波器输出信号W（n），以及A/D转换器输出信号y（n）和滤波器脉冲响应特性h（n）。相应的频谱｜X（f）｜、｜U（f）｜、｜W（f）｜、｜Y（f）｜和滤波器特征函数｜H（f）｜分别表示在图2（a）、2（b）、2（d）、2（e）和2（c）中，并分别代表了图1中的电路在（a）、（b）、（d）、（e）和（c）各个位置时的状态。这些频谱图解了由调制器10提供的噪声频谱成形和在由压缩器14进行取样频率转换前由低通分样滤波器12提供的高频噪声衰减。
图3表示了一个体现本发明的三阶∑-△A/D转换网络的简化框图，它包含一个耦合于一阶调制器30的二阶调制器20。二阶调制器20含有一对级联的积分器22和24，一个耦合于积分器24输出端的A/D转换器26，和一个在第一反馈回路中耦合在A/D转换器26的输出和积分器22的输入（通过一个加减单元32）之间、在第二反馈回路中耦合在A/D转换器26的输出和积分器24的输入（通过一个增益为2的放大器23和串联连接的加减单元34）之间的数/模（D/A）转换器28。
二阶调制器20响应模拟输入信号x（t），并在低频ω＜＜π/T时（T为取样周期，T＝l/Fm）产生一个数字输出信号，约为：
x+d2Q1/dt2
包含一个为理想模拟输入信号的数字表示的x分量和一个成形的量化噪声信号d2Q1/dt2。在二阶调制器20内由A/D转换器26在A/D转换期间产生的量化噪声Q由两个积分器的回路进行双重微分并在二阶调制器20的输出信号中推至事实上更高的频率。加到A/D转换器26上的 信号为模拟信号
x+d2Q1/dt2-Q1
等于数字输出信号x+d2Q1/dt减去附加量化噪声Q1并将其加到一阶调制器30上。
一阶调制器30包含一个耦合到A/D转换器38上的信号积分器36。一个D/A转换器40耦合在A/D转换器38输出和积分器36的输入（通过一个加减单元42）间的反馈回路中。在一阶调制器30中由A/D转换器38在A/D转换期间产生的量化噪声Q由单个积分器回路进行微分并在一阶调制器30的输出信号中推至更高频率。一阶调制器30在低频ω<<πT状态下产生一个数字输出信号，约为：
x+d2Q1/dt2-Q1+dQ2/dt
它等于与它的输入信号完全一样的信号加上经微分的附加量化噪声信号dQ2/dt。
一个数字减法器44耦合在二阶调制器20和一阶调制器30的输出端以确定来自调制器20和30的数字输出信号间的差异。将一个数字双重微分器46耦合到数字减法器44的输出端对来自数字减法器44的数字差异信号进行两次微分。一个数字加法器48耦合在二阶调制器20和数字双重微分器46的输出端，将来自调制器20的数字输出信号加到由数字双重微分器46产生的合成数字输出信号上。将由加法器48产生的数字输出信号加到数字分样滤波器50上。
现忽略调制器30的输出量化噪声dQ2/dt，来自调制器20和30的两个数字输出信号之间的差异正好等于负的二阶调制器20的量化噪声 （-Q1）。来自数字双微分器46的双微分信号（-d2Q2/dt2）通过数字加法器48加到二阶调制器20的数字输出信号从而实现将调制器20的量化噪声Q1消除。
现在考虑到在前面被忽略的量化噪声信号dQ2/dt，噪声信号Q由一阶调制器30进行一次微分，产生信号dQ2/dt。由数字微分器46对其再进行另外两次微分，因此在加法器48的输出信号y（t）中，仅有的噪声是三次微分噪声信号d3Q2/dt3。这等于量化噪声的三阶成形，它大大地衰减了其基带分量而强调其高频功率。由数字分样滤波器50将该三次微分噪声信号d3Q2/dt3从最后的数字输出信号中有效地消除。
根据图4的离散时间域功能框图，预定在一个抽样数据转换电容器电路中实现三阶∑-△A/D转换网络。使用过抽样调制器的一个设计目的是将模拟信号电平定标在参考电压的那一级上。因此，在图4中表示的离散时间域方案表明对于本发明的新转换网络该方案是可行的。
图4中，每个积分器22、24和36都表示成前面有一加法器（或求和单元）62的一周期延迟寄存器60。数字双重微分器46被表示为一对级联微分器78，每一个都包含后面跟着数字减法器82的延迟寄存器80。
具有增益系数为k1a的放大器84位于二阶调制器20中，在积分器22的输入端并跟在加法单元32的后面。具有增益系数k1b的放大器86将积分器22的输出通过求和单元34耦合到积分器24的输入端。另一个具有增益系数为2k1ak1b的放大器位于D/A转换器28的输出和求和单元34的负输入间的二阶调制器20的反馈回路中，而调制器20中的第二反馈回路是通过将转换器28的输出耦合到求和单元32的负输入形成的。增益为j1的放大器92将积分器24的输出耦合到一阶调制器30中的加减单元42，同时增益为k2的放大器90位于调制器30中加减单元42，同时增益为k2的放大器90位于调制器30中加减单元42后、积 分器36的输入端。
具有乘法系数为g1的数字乘法器74将一阶调制器30的A/D转换器38的输出耦合到数字减法器44，同时D/A转换器40将A/D转换器38的输出耦合到加减单元42。二阶调制器20的A/D转换器26的输出通过延迟寄存器76连接到数字减法器44的负输入和数字加法器48。短划线9将数字线路21和模拟线路19分开。
图4中，系数k1a、k1b、k2和j1为模拟比例系数，而g1是数字乘法系数。这些系数必须遵循下列关系：
j1g1＝1/（k1ak1b） （1）
这些关系只在仅使用1位A/D转换器和1位D/A转换器的情况下有意义。通常选择小于1的k系数以降低调制中的内部电压电平从而避免限幅。对图4中的网络进行分析，在离散时间域内导出下列输入信号/输出信号关系式：
Vo（n）＝Vi（n-3）+
g1[e2（n）-3e2（n-1）+3e2（n-2）-e2（n-3）] （2）
和在相应的频率域中：
Vo（z）＝Z-3Vi（z）+g1（1-Z-1）3E2（Z） （3）
其中，n代表离散时间瞬间nT（T为取样周期），Z为离散时间频率变量以及E2为第二级的量化误差。应当注意在电压电平和输出噪声强度之间存在协调关系，特别是，如果使用比例换算，则条件k1ak1b＜1 导致g1＞1，根据方程（2）和（3）输出误差按比例增大。
虽然在图4中表示的实现方案具有使用1位A/D转换器和D/A转换器的意思，但通过使用多位A/D转换器和D/A转换器可获得其性能的改善。对于量化级L大于一位，即L＞1的情况，图4中k1a＝k1b＝k2＝1以及j1g1＝1。
图5表示一个有L＝1，k1a＝k1b＝k2＝1/2，j1＝1和g1＝4的新的三阶∑-△过样A/D转换网络的具体实现。因此，二阶调制器20中的放大器84和86以及一阶调制器30中的放大器90增益系数均为1/2，数字乘法器74乘法系数为4。（使用在图4电路中的增益系数为j1＝1的放大器92和增益系数为2k1ak1b＝1/2的放大器88在图5的电路中未示出）。这种装置只需要1位A/D和D/A转换器。
图6表示了图5网络的转换电容器实现，它使用单端信号流和无寄生电容积分器。对这种积分器有过描述，例如在“用于信号处理的模拟MOS集成电路”（R.Gregorian，PP277-280，Wiley，New York，1986）中，在此结合作为参考文献。在二阶调制器20中，积分器22体现为具有反馈电容器102和转换输入电容104的高增益差分放大器（运算放大器）。开关S1用于在模拟输入信号和调制器20的反馈回路之间对电容器104进行转换。开关S2用于将电容器104的输出电压在差分放大器100的两个输入端间进行转换。类似地，积分器24体现为具有反馈电容器112和一对转换输入电容器114和103的高增益差分放大器（运放）。开关S3用于在来自差分放大器100的模拟输出信号以及地之间转换电容器114，而开关S9是用于在调制器20的反馈回路和地之间转换电容器103。开关S4用于在差分放大器110的两个输入端之间对电容器114和103的输出电压进行转换。以抽样速率Φ1工作的比较器116将差分放大器110的模拟输出信号转换为二进制输出信号。该二进制输出信号由锁存器118存放并通过延时寄存器76加至数字减法 器44的反相输端和数字加法器48。锁存器118的输出信号还控制开关S5，根据比较器116锁存输出信号的正负极性，将反馈回路在正参考电压+Vref和负参考电压-Vref间进行转换。
在一阶调制器30中，积分器36体现为具有一个反馈电容器122和一个转换输入电容器124的高增益差分放大器（运放）120。开关S6用来在来自差分放大器110的模拟输出信号和调制器30的反馈回路间转换电容器124。开关S7用来在差分放大器120的两输入端间转换电容器124的输出电压。工作在抽样相位Φ1的比较器126将来自差分放大器120的模拟输出信号转换为二进制输出信号。该二进制输出信号存储在锁存器128中，由乘法器74乘4后加到数字减法器44上。锁存器128的输出信号还控制一个开关S8，根据来自比较器126的被锁存的输出信号极性是正还是负，在正参考电压+Vref和负参考电压-Vref之间切换反馈回路。由数字减法器44产生的数字差分信号由数字双微分器46对其进行二次微分，并将合成微分信号加到数字加法器48上。正如在该领域所熟知，可用金属氧化物半导体转换装置来实现的开关均以共同相位Φ1表示。
开关S1-S4，S6，S7和S9均为由时钟相位信号Φ1、Φ2控制的模拟开关，该相位信号由一振荡器或时钟电路（未示出）产生。该时钟信号不重叠并异相180°。
当开关S1-S4，S6，S7和S9处于图6所示的位置时，电容器104充电到模拟输入信号的幅度，同时电容器114充电到放大器100的输出电压，电容器124充电到运放110的输出电压。同时电容器103完全放电。
由图所示连接到正参考电压的开关S5和S8分别由锁存器118和128的输出信号控制。因此，当比较器116或126的输出信号锁存值大时开关S5或S8分别与正参考电压相连，当比较器116或126的输出信号锁存值小时，开关S5或S8分别与负参考电压相连。
当相位Φ2出现时，开关S1-S4，S6，S7和S9从图6中所示的位置切换。这样，D/A转换器28通过开关S5提供一个选择参考电压（图示为正极）加到电容器104的电压上并供给放大器100的反相输入端。该输入信号在电容器102中进行积累直到时钟相位Φ1重新出现。同时，放大器100先前（即相位Φ1）的输出电压存储在电容器114中，加上来自开关S5现在存储在电容器103的参考电压，一起提供给放大器110的反相输入端，放大器110先前（即相位Φ1）的输出电压（存储在电容器124中）提供给放大器120的反相输入端。放大器100、110和120各自对提供到相应反相输入端的输入电压进行累积直到再次出现相位Φ1。
如果输入到比较器116的信号是正的，开关S5与正参考电压+V连接，而如果信号是负的开关S5与负的参考电压-Vref连接。比较器输入端的信号由对电容器103和114上的电压之差值进行积分所决定。积分器22输出端上的电压是输入信号与根据开关S5的位置决定的正或负参考电压之间的差值的积分。积分器22的输出信号也可看作是模拟输入信号与该模拟输入信号的数字表示之间的积分差值。
积分器22对模拟输入信号作为非反相积分器，对由比较器116控制的一位D/A转换器28作为反相积分器。积分器22的输出信号将每个相位Φ2改变（Vin-VD/A1）k1a的量值，其中VD/A1是D/A转换器28的输出电压，同时在相位Φ1期间，积分器22的输出信号保持于上一个相位Φ2建立的值。积分器36以类似的方式工作，除了其输入信号是积分器24的输出信号减去D/A转换器40的输出信号，即，积分器36的输出信号以（V2-VD/A2）k2的量值改变每个相位Φ2，其中V2是积分器36的输出电压并保持在相位Φ1，VD/A2是D/A转换器40的输出电压。
积分器24的结构稍不同于积分器22和36的结构，即它将两个分开的电容器114和103用于其两个输入信号。既然对于积分器24的两个输 入信号需要不同的电容比率，上述结构就是必须的。特别是，对积分器22的输出信号应以比例k1b进行积分，而对D/A转换器28的输出信号需要以比例-2k1ak1b进行积分，因此，结合使用非反相和反相转换电容积分器作为积分器24。通过使用迭加，由在紧邻运放100求和结点的开关S4上的公共接线提供多重输入信号。既然每个分离的输入电容器114和103在地与运放110的反相输入端之间转换，开关S4可共用，尽管单独开关S3和S9需要用来连接两个输入信号。积分器24的输出信号将每个相位Φ2变化k1bV2-2k1ak1bVD/A2并在相位Φ1期间保持。在k1a＝1/2情况下，两输入电容器114和103具有相同的值，可用单个电容器代替，就象积分器22和36一样。
图6的电路对电容器失配误差有较大的容限。两个转换电容积分器22和36各自分别使用一单个转换电容器104和124，以获得其两个输入信号的差值。因此，减法运算不受误差影响。剩下的转换电容积分器24使用两个分开的转换电容器114和103来获得其两个输入信号的差值;然而，当涉及输入时，这里的匹配误差可忽略。其他剩下的和差运算也可无误差地数字式地实现。仅有的与元件失配有关的误差是乘积k1ak1b在等于/j1g1上的偏离。这对来自第一级的量化噪声有漏泄作用，其数量为：
[1-j1g1/（k1ak1b）]（1-Z-1）E1（Z） （4）
使总输出电压Vo（z）变为：
Vo（z）＝Z-3Vi（Z）+g1（1-Z-1）3E2（Z）+
[1-j1g1/（k1ak1b）]（1-Z-1）2E1（Z） （5）
其中，E1表示第一级的量化噪声。既然失配程度，即1-j1g1/（k1ak1b）乘以一个已有二阶噪声频谱成形的项，即（1-Z-1）2E1（Z）， 则可宽容k1a或k1b比较大的误差而没有过分的衰减。例如，可以看到，在过抽样比率为64比1时，在乘积k1ak1b上5%的误差带来小于1dB的总量化噪声。
已对这种新的过抽样调制器的一种方案进行了扩充模拟。新A/D转换器的参数如下：
三阶∑-△A/D转换器参数
参数    规格    单位
调制器时钟频率    5.12    MHz
过抽样比率    64
参考电压    1.25    V
分辨率    16    位
将模拟结果概括如下：
参数    数值    单位
条件
输入信号    0.8    V（峰值）
运放增益    1000
运放带宽    80    MHz
运放变化率    200    V/μS
元件容许偏差    1    %
分样滤波器 sinc4
（使用一个梳状滤波器）
理想特性
谐波失真    -145    dB
信号（噪声+失真）    101.2    dB
具有非理想性质的特性
谐波失真    -125    dB
信号（噪声+失真）    99.2    dB
因此，本发明构造了一种改进的获得三阶噪声频谱成形的调制器网络，而且显著降低了对元件的匹配和其它大部分实际非理想特性的灵敏度。模拟表明尽管有2%的元件匹配和1000的运放增益，仍可获得16位信噪比。估计含有这种调制器的集成电路可以高产量地制造，无需调整或校准，也没有任何严格的工序技术要求。因此本发明预期能经济地获得一种高分辨率、多通道A/D转换器。
尽管到现在只图示了带有单端输出的调制器元件，即积分器、A/D转换器和D/A转换器，本发明的三阶∑-△A/D转换器可通过应用一个使用带差分输出端的积分器的差分信号通路实现，从而改善电源噪声的衰减。这表示在图7中。
图7图示了一个应用了差分放大器的网络，该差分放大器是用于三阶∑-△过抽样A/D转换网络测试芯片中的典型电路，同时图8图示了应用在图7中的时钟波形。图7的电路不同于表示在图6中的单端转换电容器A/D转换网络，它使用三相时钟代替二相时钟，使用一个完全平衡（或差分）信号通路用以更好地对寄生电源噪声和公共模式信号进行衰减，并使用一个斩波稳定电路200来抑制低频运放噪声， 虽然它是一个差分电路仍可作为单端输入电路工作。应用于图7电路中的积分器22、24和36每一个都含有平衡输出端和平衡输入端。
考虑图7电路的工作，假设总是维持斩波相位ΦCHP，将先忽略作为积分器22一部分出现的斩波器200。也假设一个平衡输入信号。在这些情况下，其工作类似于图6中的单端电路，其时钟相位的定义不同，即，图6电路中的时钟相位Φ1和Φ2现分别对应于Φ3和Φ1。如果暂时忽略相位Φ2，其工作与图6的描述一样除了当两个输入电容器201和202在相位Φ3期间对输入信号取样时，它们的输出侧通过开关S10连在一起而代替接地。作这样的连接以致只获得输入信号的差异部分。如果电容器201和202转换为接地而不作相互连接，对一个公共模式信号（如果存在）也进行抽样;然而，在图示的结构中，只根据两输入信号间的差异，而不根据它们的平均值，将电荷存储在输入电容器201和202上。用于网络第二级积分器24中的输入电容203和204以及用于网络第三级积分器36中的输入电容205和206有类似的作用。
按刚才所描述的，用于每个积分器级的输入电容器的输出侧决不与电压源或地相接，因此每个电容器上的电压将是任意的。类似地，接收来自其输入电容器的信号的运放输入端的电压电平也是不确定的。因此，为在输入电容的输出（右手）侧产生电势，当每个输入电容的输入（左手）侧保持连接以接收参考信号时，在相位Φ2期间使用接地的连接。
另一与图6电路的微小差别是，在输入电容201和202，203和204，以及205和206的输入（或左手）侧分别直接提供1位D/A转换器210、211和212以取代图6网络所示的使用单极双掷开关S5和S8。然而，既然在每个D/A转换器210、211和212中，开关由其相位与所希望的时钟相位相等的信号控制（该时钟相位与锁存比较器信号为逻辑“与”关系），其作用相同。这种装置避免了要求两个开关串联和在高频电 路操作中其有关的速度损失。
对D/A转换器210、211和212中各个开关位置的逻辑如下：
ΦDAC1P＝Φ12＊CMP1D
ΦDAC1N＝Φ12＊ CMP2D
ΦDAC2P＝Φ12＊CMP2D
ΦDAC2N＝Φ12＊ CMP2D
其中CMP1D为位于第二级积分器24输出端的比较器216的输出信号，并由锁存电路218锁存;CMP1D为位于第三级积分器36输出端的比较器226的输出信号，并由锁存电路228锁存。图8示出了时钟波形Φ12。
考虑斩波器的作用，由在第一运放222的每一侧的双极、双掷开关200表示的MOS开关装置在斩波器时钟信号ΦCHP和ΦCHN的控制下，在运放的输入和输出端完成一个信号极性的周期性翻转。图示在图8波形中的时钟ΦCHP和ΦCHN能够以是输出转换频率的整倍数的高达调制器最大频率的任意频率交变。当时钟ΦCHP为高时，斩波器在输入和输出端选择通过运放222的非反相通路，而当相位ΦCHN为高时，产生一个反相结构。既然每当时钟ΦCHN为高时在输入和输出端同时发生反相，所以对传输到积分器的信号没有影响。然而，来自运放本身的噪声只通过斩波器的输出开关，这样的话它以由斩波器时钟的频率所决定的频率进行极性变化。这等于由振幅为±1的周期性方波信号增加了噪声，其相当于多达斩波器方波和其所有谐波的频率的运放噪声的调制。结果，将严重的低频闪烁（或l/f）噪声从调制器的基频带移出。闪烁噪声在R.Gregorian的前面提到的“用于信号处理的模拟MOS集成电路”第500～505页中讨论过，这里结合作为参考文献。随后由分样滤波器（图7中未示出）进行数字滤波，消除调制器的l/f噪声。 事实上，以等于分样滤波器输出频率的频率或一更高整数倍数斩波把该方波的基波和谐滤定在该分样滤波器的零值频率（若使用梳型滤波器），这便于消除调制噪声。本领域的技术人员将会知道本发明不仅限于使用数字分样滤波器，任何可抑制高频量化噪声分量的信号处理电路均可替换使用。
本发明人发现利用使用在误差信号初级积分器中的运算放大器的斩波稳定性使这种新的A/D转换网络的实用性、以及正在开发的其它∑-△型A/D转换网络的实用性大为增强。F.Yassa，S.Garverick，G.Ngo，R.Hartley，J.Prince，J.Lam，S.Noujaim，R.Korsunsky和J.Thomos在他们的出现在IEEE    1989CUSTOM    INTEGRATED    CORCUIT    CONFERENCE    DIGEST    OF    TECHNICAL    PAPERS（CH2671-6/89/0000-0125$1.00    C.1989    IEEE）第20.5.1-20.5.5页、题为“LVDT和RVDT位置传感器的多通道解调器”的论文中描述了在∑-△（或△-∑）调制器中利用斩波稳定消除放大器偏移和元件失配，并产生一高频脉动信号加到输入上以对低幅度信号获得更高灵敏度。Yassa等人所用的在∑-△调制器之后的分样滤波器的零值与斩波信号的频率相等，以便更好地抑制高频脉动信号和其它在斩波频率产生的调制器后生现象。斩波稳定作用在频谱上将放大器的闪烁（或l/f）噪声从斩波频率的基带移动到边带，该边带的更低部分一定程度上混入基带。只要过抽样A/D转换网络不要求高分辨率，混入基带的l/f噪声小于相邻量化级之间的差值，即使在每秒周期中斩波信号的频率与在每秒抽样中来自分样滤波器的输出的频率相同。
然而，当力求在数字化输出中增加分辨率时，如果斩波信号的频率在每秒周期中与每秒抽样中分样滤波器输出的频率相同，混入基带的l/f噪声变得比相邻量化级间的差值要大。本发明人发现，如果将 斩波频率增加为分样滤波器输出频率的多数（大于1）倍，该问题得到改进。本发明人发现，更快的斩波频率导致一种增加每次对其进行转换之后复原该斩波稳定放大器而引起的非线性的趋势。因此，通常最好不要将斩波频率增加到等于过抽样频率的一半。反之，本发明人发现，从获得最高的以位表示的分辨率的观点来讲，通常最好在一过抽样A/D转换网络中选择斩波频率为分样滤波器输出频率的较低倍数。最好选择该较低倍数尽可能接近于分别与l/f噪声有关以及与每次对其进行转换之后复原该斩波稳定放大器引起的非线性有关的特性在值上呈现交叉之处。因此，可使相邻量化极之间的差值最小，从而可得到最大的分辨率位数。
图9示出了图3的数字分样滤波器50可采用的一种形式。图9示出一种sincn型梳形滤波器，这种类型由E.Dijkstra，O.Nye，C.Piguet和M.Degrauwe在他们的论文“在∑-△调制器中使用模运算梳形滤波器”（pp 2001-2004，Proc.of the IEEE Conf.On Acoustics，Speech & Processing，1988）中进行了描述。图3中的三阶∑-△A/D转换网络用下列6阶正弦形特性形成它的量化噪声频谱：
SN（ωT）＝kQN[2Sin（ωT/2）]2L
其中kQN是未成形的（白）量化噪声的功率谱密度，L＝3是∑-△调制器的阶数。如果n比L大1，sincn型梳形滤波器能够充分抑制这种量化噪声。图9中的梳形滤波器（其中n等于4）将在图3的三阶∑-△A/D转换网络中的加法器48的和输出信号中充分抑制量化噪声
kQN[2sin（ωT/2）]6。
图9的梳形滤波器接收来自图3、4或5∑-△调制器的数字加法 器48的和输出信号作为它的输入信号在级联的n个积分器中进行n次积分，在图9的梳形滤波器中n等于4，每个积分器300包括一个相应的数字加法器301和一个相应的延迟寄存器302用来将加法器301的和输出反馈回其输入端。在分样过程中，这种级联的4重积分响应在一个可由多位锁存器形成的数字抽样器310中作n∶l二次抽样。数字抽样器310的二次抽样响应在级联的n个微分器320中进行n次微分，在图9的梳形滤波器中n等于4，所图示的每个微分器320包括用来将微分器320的输入信号的当前抽样与储存在延迟寄存器322中的以前抽样加在一起的数字加法器321，由此产生一和输出信号，该和输出信号是微分器320输入信号关于时间的导数。由最后的微分器320出来的响应在幅度上由一数字换算器330按比例降低n，它是最终分样滤波器50的响应。
图10示出图3三阶∑-△A/D转换网络的变型，该变型是本发明的一个替换实施例。二阶调制器20的输出信号在数字双积分器51中进行二次积分，并且数字双积分器51的响应在数字加法器52中与二阶调制器20输出信号相加，而不对减法器44的差分输出信号相对于时间进行双微分和将结果与二阶调制器20的输出信号相加，以消除来自二阶调制器20的量化噪声。加法器52的和输出信号包括模拟输入信号的低通滤波（两次积分）数字化加上来自一阶调制器30的一阶量化噪声。来自二阶调制器20的量化噪声不在加法器52的和输出信号中出现，该和输出信号提供给以数字输出信号y（t）为响应的数字分样滤波器53。
图11示出图4三阶∑-△A/D转换网络的变型，该变型是本发明的一个替换实施例并是一般地示于图10的类型。数字双积分器51更具体地图示在图11中作为一对级联的积分器54，每个积分器54包含一数字加法器55和一个用来将加法器55的和输出反馈回其输入端的延时寄存器56。
图12示出数字分样滤波器53可采用的一种形式。数字分样滤波器 53与图10或11中的数字加法器52的和输出信号连接，接收该信号作为它的输入信号，并与图3或图4中连接到数字加法器48的和输出信号以该和输出信号作为其输入信号的数字分样滤波器50提供同样的响应。数字分样滤波器50的两个引导积分器300在数字分样滤波器53中没有也行，因为图10或11三阶∑-△A/D转换网络具有用于二阶调制器20输出信号的数字双积分器51而不具有用于数字减法器44输出信号的数字双微分器46，所以这是可能的。
图13示出图3和图10三阶∑-△A/D转换网络的变型，该变型是本发明的另一替换实施例。减法器44的差值输出信号在单个数字积分器78中相对于时间仅微分一次，二阶调制器20的输出信号在数字积分器54中仅积分一次，数字积分器78和数字积分器54的响应在数字加法器57中相加。加法器57的和输出信号包括模拟输入信号的低通滤波（一次积分）数字化加上来自一阶调制器30的二阶量化噪声。二阶调制器20的量化噪声不在加法器57的和输出信号中出现，该和输出信号提供给以数字输出信号y（t）为响应的数字分样滤波器58。
图14示出图4和图11的三阶∑-△A/D转换网络的变型，该变型是本发明的替换实施例并是一般地示于图13的类型。所示微分器78包括用于将来自减法器44的差值信号的当前抽样与存储在延时寄存器80中的以前抽样相加的数字加法器82，因此产生是来自减法器44的差值信号相对于时间的微分的和输出信号。所示积分器包括一数字加法器55和一用来将加法器55的和输出反馈回其输入端的延迟寄存器56。
图15示出数字分样滤波器58可采用的一种形式。该数字分样滤波器58与图13或14的数字加法器52的和输出信号连接，将其接收作为它的输入信号，并与图3或4连接于数字加法器48的和输出信号以其作为它的输入信号的数字分样滤波器50提供同样的响应。数字分样滤波器50的引导积分器300在数字分样滤波器58中可以省去，因为图13或14 三阶∑-△A/D转换网络具有用于二阶调制器20输出信号的数字积分器54而仅具有用于数字减法器44输出信号的单个数字微分器78，所以这是可能的。
这里仅图示和描述了本发明的某些最佳特性，本领域的技术人员依照本说明书的讲授可进行许多修改和变更。因此，应该明白所附权利要求是用来覆盖落在本发明的实质精神内的所有这类修改和变更。

Claims (34)

1、一种三阶∑-△A/D转换网络，它包括：
一个二阶调制器，它包含以及级联方式耦合以使所述第一积分器的输出端耦合到所述第二积分器的输入端的第一和第二积分器，以及耦合于所述第二积分器的输出端的一个第一A/D转换器，所述第一积分器适用于接收模拟输入信号，所述第一A/D转换器适合于将来自所述第二积分器的模拟输出信号转换为对应于所述模拟输入信号外加一个二阶微分量化噪声分量的第一数字输出信号，所述模拟输出信号对应于所述第一数字输出信号减去所述二阶调制器的量化噪声，
一个一阶调制器，它包含第三积分器，将所述第二积分器的输出耦合到所述第三积分器的输入的装置，以及一个耦合于所述第三积分器输出的第二A/D转换器，用于将所述第二积分器的所述模拟输出信号转换为对应于所述模拟输出信号外加一阶微分量化分量的第二数字输出信号，以及
用于将所述二阶和一阶调制器的所述第一和第二数字输出信号相结合以产生对应所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的装置。
2、如权利要求1所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，包括：
耦合于所述第一和第二A/D转换器的输出端、用于提供代表所述第一和第二A/D转换器输出信号之间差异的数字差值信号的数字减法器装置。
3、如权利要求1所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，进一步包括：
耦合于所述数字减法器装置的输出端、用于对所述数字差值信号进行双微分的数字双微分器，
耦合于所述第一A/D转换器和所述数字双微分器的输出端、用于将所述第一A/D转换器的输出信号与所述数字双微分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端、用于抑制来自所述数字加法器装置输出信号的任何三次微分量化噪声的数字分样滤波器装置。
4、如权利要求2所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的所述装置中，进一步包括：
耦合于所述第一A/D转换器的输出端、用于对所述第一A/D转换器的输出信号进行二次积分的数字双积分器，
耦合于所述数字减法器装置和所述数字双积分器的输出端、用于将所述数字减法器装置的输出信号与所述数字双积分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端、用于抑制来自所述数字加法器装置输出信号的任何三次微分量化噪声的数字分样滤波器装置。
5、如权利要求2所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，进一步包括：
耦合于所述数字减法器装置的输出端、用于微分所述数字差值信号的数字微分器，
耦合于所述第一A/D转换器的输出端用于对所述第一A/D转换器的输出信号积分的数字积分器，
耦合于所述数字微分器和所述数字积分器的输出端用于将所述数字微分器的输出信号与所述数字积分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端、用于抑制来自所述数字加法器装置的输出信号的任何三次微分量化噪声的数字分样滤波器装置。
6、如权利要求1所述的三阶∑-△A/D转换网络，其特征在于：
所述二阶调制器包括分别耦合在所述第一A/D转换器输出端与所述第一和第二积分器的输入端之间的第一和第二反馈回路中的第一D/A转换器，以及
所述一阶调制器包括耦合在所述第二A/D转换器的输出端和所述第三积分器的输入端之间的第三反馈回路中的第二D/A转换器。
7、如权利要求6所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，包括：
耦合于所述第一和第二A/D转换器的输出端用于形成代表所述第一和第二A/D转换器的输出信号之间的差异的数字差值信号的数字减法器装置。
8、如权利要求7所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二阶数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，进一步包括：
耦合于所述数字减法器装置的输出端对所述数字差值信号进行双微分的数字双微分器，
耦合于所述A/D转换器和所述数字双微分器的输出端、将所述第一A/D转换器的输出信号与所述数字双微分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端抑制来自所述数字加法器装置的输出信号的任何三次微分量化噪声的数字分样滤波器装置。
9、如权利要求7所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，进一步包括：
耦合于所述第一A/D转换器输出端、对所述第一A/D转换器的输出信号进行二次积分的数字双积分器，
耦合于所述数字减法器装置和所述数字双积分器的输出端、用于将所述数字减法器装置的输出信号与所述数字双积分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端用于抑制来自所述数字加法器装置的输出信号的任何三次微分量化噪声的数字分样滤波器装置。
10、如权利要求7所述的三阶∑-△A/D转换网络，在用于将所述二阶和一阶调制器的所述第一和第二数字输出信号结合以产生对应于所述模拟输入信号、基本上不含来自所述二阶调制器的量化噪声的数字输出信号的所述装置中，进一步包括：
耦合于所述数字减法器装置的输出端、用于微分所述数字差值信号的数字微分器，
耦合于所述第一A/D转换器输出端、用于对所述第一A/D转换器的输出信号进行积分的数字积分器，
耦合于所述数字微分器和所述数字积分器的输出端、用于将所述数字微分器的输出信号与所述数字积分器的输出信号相加的数字加法器装置，以及
耦合于所述数字加法器装置的输出端、用于抑制来自所述数字加法器装置的输出信号的任何三次微分量化噪声的数字分样滤波器装置。
11、如权利要求6所述的三阶∑-△A/D转换网络，其特征在于：将所述第二积分器的输出端耦合到所述第三积分器的输入端的所述装置包括一个增益为j1的放大器，所述网络进一步包括：
耦合于所述第二A/D转换器输出端、将所述第二数字输出信号乘以数字乘法器系数g1的数字乘法器，
所述二阶调制器进一步包括具有模拟比例系数k1a、用于改变提供给所述第一积分器的信号的比例的第一电路装置和具有模拟比例系数k1b、用于改变所述第一积分器的输出信号的比例的第二电路装置。
12、如权利要求11所述的三阶∑-△A/D转换网络，其特征在于：所述一阶调制器进一步包括：
耦合于所述增益为j1的所述放大器的输出端和所述第二D/A转换器的输出端的减法器装置，以及
具有模拟比例系数k2、用于提供所述减法器装置的一种比例形式的模拟输出信号至所述第三积分器的第三电路装置。
13、如权利要求7所述的三阶∑-△A/D转换网络，其特征在于：将所述第二积分器的输出端耦合到所述第三积分器的输入端的所述装置包括一个增益为j1的放大器，所述网络进一步包括;
耦合到所述第二A/D转换器的输出端、将所述第二数字输出信号乘以系数g1的数字乘法器，
具有模拟比例系数k1a、用于改变其输出信号比例的所述第一积分器，
进一步包括响应所述模拟输入信号和所述第一D/A转换器输出信号的第一减法器装置以及具有模拟比例系数k1a、用于将所述减法器装置的比例输出信号提供给所述第一积分器的第一电路装置的所述第一反馈回路，
进一步包括用于改变所述第一D/A转换器的输出信号的比例的模拟比例系数2k1ak1b和具有响应所述第一D/A转换器的比例输出信号的一个输入端的第二减法器装置的所述第二反馈回路，所述第一和第二积分器的所述级联耦合包括所述第二减法器装置和用于改变所述第一积分器的输出信号的比例并将所述第一积分器的比例输出信号提供给所述第二减法器装置的第二输入端的模拟比例系数k1b、所述第二减法器装置的输出端耦合到所述第二积分器的输入端，
所述系数按照j1g1＝1/k1ak1b相互关联。
14、如权利要求13所述的三阶∑-△A/D转换网络，其特征在于：所述第一，第二和第三积分器中的每一个分别包括用于接收在其第一输入端的输入信号的模拟加法器，和耦合于所述模拟加法器输出端的延迟寄存器，所述延迟寄存器的输出端耦合在到所述模拟加法器的第二输入端的反馈结构中。
15、如权利要求1所述的三阶∑-△A/D转换网络，其特征在于所述第一，第二和第三积分器中的每一个分别包括平衡输入和平衡输出。
16、如权利要求1所述的三阶∑-△A/D转换器，其特征在于：所述第一积分器是一种包括斩波稳定放大器的类型，在斩波稳定放大器中输入和输出信号的斩波以预定斩波频率进行并包含输出到输入的反馈电容。
17、如权利要求1所述的三阶∑-△A/D转换器结合：
对来自将所述第一和第二数字信号结合的装置的所述数字输出信号进行梳形滤波的分样滤波器，所述分样滤波器在所述斩波频率和其谐波上具有零值。
18、一种三阶∑-△A/D转换网络包括：
响应用于产生对应于模拟输入信号加上二阶微分量化噪声分量的第一数字输出信号和用于产生对应于所述第一数字输出信号减去所述二阶调制器的量化噪声的模拟输出信号的模拟输入信号的二阶调制器，
响应用于产生对应于所述模拟输出信号加上一阶微分量化噪声的第二数字输出信号的所述二阶调制器的所述模拟输出信号的一阶调制器，
用于确定所述第一和第二数字输出信号之间的差异以产生包含来自所述一阶调制器的一阶噪声分量减去来自所述二阶调制器的量化噪声的数字差值信号的数字减法器，
用于两次微分所述数字差值信号以产生包含来自所述一阶调制器的三阶微分量化噪声分量减去来自所述二阶调制器的二阶微分量化噪声分量的合成数字信号的数字双微分器，
将所述第一数字输出信号与所述合成数字信号相加以产生在其中已消除了一阶和二阶微分噪声分量的第三数字输出信号的数字加法器，以及
用于抑制来自所述第三数字输出信号的三阶微分噪声分量的数字分样滤波器。
19、如权利要求18所述的三阶∑-△A/D转换网络，其特征在于：
所述数字双微分器包括一对以级联方式耦合的数字微分器，每个所述微分器分别包括延迟寄存器和将第一输入耦合到所述延迟寄存器的输出端、将第二输入耦合到所述延时寄存器的输入端的数字减法器。
20、如权利要求19所述的三阶∑-△A/D转换网络，其特征在于：
所述二阶调制器包括以级联方式耦合以使所述第一积分器的输出端耦合到所述第二积分器的输入端的第一和第二积分器，以及一个耦合到所述第二积分器的输出端的A/D转换器，所述A/D转换器适合于将来自所述第二积分器的模拟输出信号转换为所述第一数字输出信号，以及
所述一阶调制器包括具有耦合到所述第二积分器输出端的输入端的第三积分器和耦合到所述第三积分器的输出端用于将所述第二积分器的模拟输出信号转换为所述第二数字输出信号的第二A/D转换器。
21、一种三阶∑-△A/D转换网络包括：
以级联方式耦合以致于所述第一积分器的输出端耦合互所述第二积分器的输入端的第一和第二积分器，
耦合到所述第二积分器的输出端用于提供第一数字输出信号的第一比较器，
第一转换参考电压源，
将所述第一转换参考电压源耦合到所述第一比较器输出端的装置，所述第一积分器响应模拟输入信号和所述第一转换参考源电压以提供第一模拟输出信号至所述第二积分器，所述第二积分器响应所述第一模拟输出信号和所述第一转换参考源以提供选择模拟输出信号给所述第一比较器，所述第一比较器响应所述选择的模拟输出信号以提供所述第一数字输出信号，
耦合到所述第二积分器的输出端的第三积分器，
耦合到所述第三积分器的输出端用于提供第二数字输出信号的第二比较器，
第二转换参考电压源，
将所述第二转换参考电压源耦合到所述第二比较器输出端的装置，所述第三积分器响应所述选择的模拟输出信号和所述第二转换参考源以提供第二选择模拟输出信号至所述第二比较器，所述第二比较器响应所述第二选择模拟输出信号以提供所述第二数字输出信号，
用于将所述第二数字输出信号乘以乘法器系数的数字乘法器，
耦合于所述数字乘法器和所述第一比较器以提供数字差值信号的数字减法器，
耦合于所述数字减法器用于对所述数字差值信号进行两次微分以产生合成数字信号的数字双微分器，
用于将所述第一数字输出信号和所述合成数字信号相加以产生第三数字输出信号的数字加法器，以及
响应所述第三数字输出信号用于提供所述模拟输入信号的数字表示的数字分样滤波器。
22、如权利要求21所述的三阶∑-△A/D转换网络，其特征在于：每个所述第一，第二和第三积分器分别包括：
具有第一和第二输入端和一个输出端的差分放大器，
连接在所述输出端和所述第一输入端之间的反馈电容器，
输入电容器，以及
有选择地将所述输入电容器连接到接收的模拟电压或参考电压以便对所述输入电容器充放电，并在所述输入电容器连接到所述参考电压时选择性地将所述输入电容器连接到所述第一输入端。
23、如权利要求21所述的三阶∑-△A/D转换网络，其特征在于所述数字双微分器包含一对以级联方式连接的数字微分器，所述第个微分器分别包括：
一个相应的延时寄存器，以及
具有耦合到其所述相应延迟寄存器的输出端的第一输入端和耦合到其所述相应延迟寄存器的输入端的第二输入端的相应数字减法器。
24、如权利要求21所述的三阶∑-△A/D转换网络，其特征在于：将所述第一转换参考电压源耦合到所述第一比较器输出端的所述装置包括用于存储所述第一数字输出信号的第一锁存器，将所述第二转换参考源耦合到所述第二比较器的输出端的所述装置包括用于存储所述第二数字输出信号的第二锁存器，所述第一锁存器将所述数字减法器耦合到所述第一比较器。
25、一种三阶∑-△A/D转换网络包括：
以级联方式耦合以致于所述第一积分器的输出端耦合到所述第二积分器的输入端的第一和第二积分器，
耦合到所述第二积分器的输出端用于提供第一数字输出信号的第一比较器，
第一转换参考电压源，
耦合所述第一转换参考电压源至所述第一比较器输出端的装置，所述第一积分器响应模拟输入信号和所述第一转换参考电压源以便提供第一模拟输出信号到所述第二积分器，所述第二积分器响应所述市一模拟输出信号和所述第一转换参考电压源以便提供一选择的模拟输出信号至所述第一比较器，所述第一比较器响应所述选择的模拟输出信号以提供所述第一数字输出信号，
耦合至所述第二积分器输出端的第三积分器，
耦合至所述第三积分器输出端以提供第二数字输出信号的第二比较器，
第二转换参考电压源，
耦合所述第二转换参考电压源至所述第二比较器输出端的装置，所述第三积分器响应所述经选择的模拟输出信号和所述第二转换参考源以提供第二选择模拟输出信号至所述第二比较器，所述第二比较器响应所述第二选择模拟输出信号以产生所述第二数字输出信号，
将所述第二数字输出信号乘以乘法器系数的数字乘法器，
耦合到所述数字乘法器和所述第一比较器用于提供它们之间的数字差值信号的数字减法器，
用于对所述第一数字输出信号进行两次积分以产生合成数字信号的数字双积分器，
用于将所述数字差值信号与所述合成数字信号相加以产生第三数字输出信号的数字加法器，以及
响应所述第三数字输出信号、用于产生所述模拟输入信号的数字表示的数字分样滤波器。
26、如权利要求25所述的三阶∑-△A/D转换网络，其特征在于，所述第一，第二和第三积分器中的每一个分别包括：
具有第一和第二输入端和一个输出端的差分放大器，
连接在所述输出端和所述第一输入端之间的反馈电容器，
输入电容器，以及
用于选择性地连接所述输入电容器至接收的模拟电压或参考电压以便对所述输入电容器充放电、和当所述输入电容器连接至所述参考电压时选择性地连接所述输入电容器至所述第一输入端的转换装置。
27、如权利要求26所述的三阶∑-△A/D转换网络，其特征在于所述数字双积分器包括一对以级联方式连接的数字积分器，所述每个数字积分器分别包括：
一个相应的延迟寄存器，以及
具有第一输入端和耦合到其所述相应延迟寄存器输出端的第二输入端以及耦合到其所述相应延迟寄存器输入端的输出端的相应数字加法器。
28、如权利要求25所述的三阶∑-△A/D转换网络，其特征在于：将所述第一转换参考电压源耦合到所述第一比较器输出端的所述装置包含用于存储所述第一数字输出信号的第一锁存器以及将所述第二转换参考电压源耦合到所述第二比较器输出端的所述装置包含用于存储所述第二数字输出信号的第二锁存器，所述第一锁存器将所述数字减法器耦合到所述第一比较器。
29、一种三阶∑-△A/D转换网络包括：
以级联方式耦合以致于所述第一积分器的输出端耦合到所述第二积分器的输入端的第一和第二积分器，
耦合到所述第二积分器的输出端、用于提供第一数字输出信号的第一比较器，
第一转换参考电压源，
将所述第一转换参考电压源耦合到所述第一比较器输出端的装置，所述第一积分器响应模拟输入信号和所述第一转换参考源以便提供第一模拟输出信号给所述第二积分器，所述第二积分器响应所述第一模拟输出信号和所述第一转换参考源以便提供选择模拟输出信号给所述第一比较器，所述第一比较器响应所述选择模拟输出信号以提供所述第一数字输出信号，
耦合至所述第二积分器输出端的第三积分器，
耦合至所述第三积分器输出端、用于提供第二数字输出信号的第二比较器，
第二转换参考电压源，
将所述第二转换参考电压源耦合到所述第二比较器输出端的装置，所述第三积分器响应所述选择模拟输出信号和所述第二转换参考源以提供第二选择模拟输出信号给所述第二比较器，所述第二比较器响应所述第二选择模拟输出信号以产生所述第二数字输出信号，
用于将所述第二数字输出信号与乘法器系数相乘的数字乘法器，
耦合于所述数字乘法器和所述第一比较器、用于提供它们之间的数字差值信号的数字减法器，
耦合于所述数字减法器、用于对所述数字差值信号进行一次微分以产生合成微分数字信号的数字微分器，
用于对所述第一数字输出信号进行一次积分以产生合成积分数字信号的数字积分器，
用于将所述合成微分数字信号与所述合成积分数字信号相加以产生第三数字输出信号的数字加法器，以及
响应所述第三数字输出信号、用于产生所述模拟输入信号的数字表示的数字分样滤波器。
30、如权利要求29所述的三阶∑-△A/D转换网络，其特征在于所述第一、第二和第三积分器中的每一个分别包括：
具有第一和第二输入端以及一个输出端的差分放大器，
连接在所述输出端和所述第一输入端之间的反馈电容器，
一个输入电容器，以及
用于选择性地将所述输入电容器连接到接收的模拟电压或参考电压以便对所述输入电容器进行充放电以及当所述输入电容器连接至所述参考电压时选择性地将所述输入电容器连接到所述第一输入端的转换装置。
31、如权利要求30所述的三阶∑-△A/D转换网络，其特征在于：
所述数字微分器包括：
一个相应延迟寄存器，和
具有耦合到其所述相应延时寄存器的输出端的第一输入端以及耦合到其所述相应延迟寄存器的输入端的第二输入端的数字减法器，
所述数字积分器包括：
一个相应的延迟寄存器，和
具有第一输入端、耦合于其所述相应延迟寄存器的输出端的第二输入端、以及耦合于其所述相应延迟寄存器输入端的输出端的数字加法器。
32、如权利要求29所述的三阶∑-△A/D转换网络，其特征在于将所述第一转换参考电压源耦合到所述第一比较器输出端的所述装置包括用于存储所述第一数字输出信号的第一锁存器和其特征在于将所述第二转换参考电压源耦合到所述第二比较器输出端的所述装置包含用于存储所述第二数字输出信号的第二锁存器，所述第一锁存器将所述数字减法器耦合到所述第一比较器。
33、一过抽样A/D转换器，具有一∑-△调制器，该∑-△调制器以级联形式跟有一分样滤波器，
分样滤波器以是过抽样频率1/R倍量的输出频率为所述过抽样A/D转换器提供数字输出信号，以所述过抽样频率提供所述分样滤波器输入信号的数字抽样，R是至少为4的整数，
∑-△调制器包含：连接为用于产生为误差信号的时间积分的积分器输出信号的Millcr积分器的斩滤稳定放大器，用于量化所述积分器输出信号从而以过抽样频率产生所述分样滤波器输入信号的数字抽样的装置，用于产生相应于所述分样滤波器数字化输入信号的模拟反馈信号的D/A转换器，以及用于差分组合所述模拟反馈信号与所述过抽样A/D转换器的模拟输入信号由此产生所述误差信号的装置，
其特征在于，
用于以低于所述过抽样频率的一半而高于所述输出频率的斩波频率操作所述斩波稳定放大器的装置。
34、一过抽样A/D转换器，具有一∑-△调制器，该∑-△调制器以级联形式跟有一分样滤波器，
分样滤波器以是过抽样频率1/R倍量的输出频率为所述过抽样A/D转换器提供数字输出信号，以所述过抽样频率提供所述分样滤波器输入信号的数字抽样，R是至少为4的整数，
∑-△调制器包含：连接为用于产生为误差信号的时间积分的积分器输出信号的Miller积分器的斩滤稳定放大器，用于量化所述积分器输出信号从而以过抽样频率产生所述分样滤波器输入信号的数字抽样的装置，用于产生相应于所述分样滤波器数字化输入信号的模拟反馈信号的D/A转换器，以及用于差分组合所述模拟反馈信号与所述过抽样A/D转换器的模拟输入信号由此产生所述误差信号的装置，
其特征在于，选择所述斩波稳定放大器的斩波频率使1/f噪声和在每次对其进行转换之后复原该斩波稳定放大器而引起的非线性在频率基带上具有同数量级的幅度，由此可从所述过抽样A/D转换器获得更多位的分辨率。
CN 91102306 1990-04-06 1991-04-06 低元件灵敏度三阶σ-δ过抽样模/数转换网络 Expired - Lifetime CN1025397C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US50538490A 1990-04-06 1990-04-06
US505,384 1990-04-06
US550,763 1990-07-10
US645,157 1991-01-24
US07/645,157 US5148167A (en) 1990-04-06 1991-01-24 Sigma-delta oversampled analog-to-digital converter network with chopper stabilization

Publications (2)

Publication Number Publication Date
CN1057741A CN1057741A (zh) 1992-01-08
CN1025397C true CN1025397C (zh) 1994-07-06

Family

ID=27055123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 91102306 Expired - Lifetime CN1025397C (zh) 1990-04-06 1991-04-06 低元件灵敏度三阶σ-δ过抽样模/数转换网络

Country Status (1)

Country Link
CN (1) CN1025397C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052481B (zh) * 2013-03-12 2018-04-06 无锡士康通讯技术有限公司 高精度模数转换装置和提高模数转换精度的方法
US9722626B2 (en) 2015-01-05 2017-08-01 General Electric Company Method and system using computational sigma-delta modulators
CN109672448A (zh) * 2018-12-20 2019-04-23 四川长虹电器股份有限公司 2-1型mash结构的调制器
CN113848380B (zh) * 2021-10-22 2023-10-20 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法

Also Published As

Publication number Publication date
CN1057741A (zh) 1992-01-08

Similar Documents

Publication Publication Date Title
CN1030026C (zh) 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络
CN1025398C (zh) 使用单个位及多位量化的多阶σ-δ模/数转换器
US8570200B2 (en) Continuous-time oversampled converter having enhanced immunity to noise
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
KR100367339B1 (ko) 디지탈논리게이트코어를갖는시그마-델타변환기
US6583742B1 (en) Digital to analogue converter with dynamic element matching
EP0450951A2 (en) Analog-to-digital converter
US11329660B2 (en) VCO-based continuous-time pipelined ADC
WO2007112190A2 (en) Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
CA2354623C (en) Method and apparatus for eliminating clock jitter in continuous-time delta-sigma analog-to-digital converters
CN1470105A (zh) 多采样sigma-delta模／数变换器
JPH04505725A (ja) 検知装置
CN87102565A (zh) 编码装置
CN1707954A (zh) 多线型平行处理三角积分模拟/数字转换器
US10833699B1 (en) Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US6515607B2 (en) Delta-sigma modulator
KR100219021B1 (ko) 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크
CN1025397C (zh) 低元件灵敏度三阶σ-δ过抽样模/数转换网络
US6292124B1 (en) Delta-sigma D/A converter
Wang et al. Digital correlation technique for the estimation and correction of DAC errors in multibit MASH∆ Σ ADCs
JP2000078015A (ja) マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器
CN1055453A (zh) 低灵敏度元件三阶∑-△过抽样模/数转换网络
US20030222805A1 (en) Apparatus for generating at least one digital output signal representative of an analog signal
Leung Architectures for multi-bit oversampled A/D converter employing dynamic element matching techniques

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110406

Granted publication date: 19940706