JPH04505545A - 非システム的コード用高速エンコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は例えば業界標準のコンパクトオーディオディスク等に用いられるタイプ の外部巡回エラー訂正コードにより符号化されたインターリーブデータに好適な エラー訂正エンコーダに関する。この業界標準のコンパクトオーディオディスク においてはそのフォーマットがコードワードの中間にパリティキャラクタを有す るため通常パラレルエンコーダが必要とされる。

背景技術： 例えば業界標準のコンパクトオーディオディスクシステムなどのデータ記録シス テムにおいてはデータの中の短いランダムエラーだけでなく内部に発生する長い バーストエラーをも訂正できることが必要である。周知の方法によればまずデー タをインターリーブし、それを外部エラー訂正コードでコード化し、外部エラー 訂正コードでコード化されたデータをインターリーブし、さらにインターリーブ された外部エラー訂正コードを内部エラー訂正コードでコード化し、最後に内部 エラー訂正コード化されたデータをインターリーブする。この３個のインターリ ーブの工程においては必要により異なった構成のインターリーブを採用すること ができる。そのようなシステムの一例である業界標準のコンパクトオーディオデ ィスクシステムは、パリティキャラクタを含むチェック部において外部エラー訂 正コードを採用している。このチェック部はコードワードの中間に存在しメツセ ージキャラクタはコードワードのいずれかの側に存在する。採用されている外部 コードはＧＦ　（２８）　上の（２８，２４）短縮化リード−ソロモンコードで ある。（訳注：ＧＦはガロア体である。）このコードにおいて外部コードワード の中の最初の１２個のキャラクタはメツセージキャラクタであり、中間の４個の キャラクタはパリティキャラクタであり、そして最後の１２個のキャラクタはメ ツセージキャラクタである。コンパクトオーディオディスクの内部コードは内部 コードワードの中間にチェック部を持たず、コードワードの端部に持っている。

このシステムの長所は、記録システムにおける符号化工程が比較的時間を要する のに対し、バーストエラーとランダムエラーの双方がデータの検索あるいは再生 中にデコーダによって簡単にかつ迅速に訂正されることである。このことは米国 特許第４，４１３，３４０　（オカダ等、ソニー株式会社に譲渡）に記載されて いる。この特徴によってコンパクトオーディオディスクプレイヤーのコストが低 減される。上述したオカダ等の米国特許は、業界標準のコンパクトオーディオデ ィスクシステムにおける入力及び出力のそれぞれのエンコーダにおいて採用され るインターリーブの構成はもとより、内部及び外部エラー訂正エンコーダについ ても説明がなされている。

通常このようなシステムは、記録スピードが特別に速いことを要しない分野にお いての使用が念頭におかれている。そのような分野は、例えばデジタルステレオ サウンドをマスク光ディスクにレーザービームによって永久記録する業界標準の コンパクトオーディオディスクシステムが挙げられる。このようにしてマスクデ ィスクの上に生成された光学パターンは、容易にかつ迅速に大量のディスク上に その複製が生成され、その複製が公衆に出回ることになる。唯一の要求はコンパ クトオーディオディスクプレイヤーのデコーダがデータの再生速度に追いつかな ければならないということである。つまり、エンコーダがマスターディスク上に データを記録する工程に要する時間は大きな問題ではない。従って、上述したオ カダ等の米国特許に記述されているエンコーダシステムは特に高速というわけで はない。実際、エンコーダのスピードは業界標準のコンパクトオーディオディス クシステムに採用されている外部コードの特性によって制限されている。

上述したオカダ等の特許に記載されているコンパクトオーディオディスクシステ ムの記録システムは、並列インターリーバと並列エンコーダを採用している。

これらの並列インターリーバと並列エンコーダには、それぞれのインターリーバ によってインターリーブされるキャラクタ及びそれぞれのエンコーダによって符 号化されるキャラクタの全てが同時に人力されなければならない。このように第 １のインターリーバは、外部エンコーダが符号化を開始し外部コードワードを形 成することができる前に、入力されたデータブロックに含まれる全ての入力メツ セージキャラクタを完全にインターリーブしなければならない。そして第２のイ ンターリーバは、内部エンコーダがインターリーブされた外部コードワードを符 号化することができる前に、外部コードワードのインターリーブを完了しなけれ ばならない。従って、並列エンコーダと並列インターリーバを採用するシステム においては、避けることのできない固有の時間遅延が存在する。このような時間 遅延は、メツセージキャラクタを直列にインターリーブし、直列に符号化し、一 度に１つのキャラクタしか取り込まない直列システムにおいては現れないもので ある。このような直列システムは上述した並列エンコーダを使用することはでき ず、その代り直列エンコーダを使用しなければならない。残念ながら、コンパク トオーディオディスクシステムにおいて用いられている外部並列リード−ソロモ ンエンコーダは直列リード−ソロモンエンコーダとは交換不可能である。何故な ら、直列リード−ソロモンエンコーダは外部コードワードに対する正しいパリテ ィ−キャラクタはを出力しないからである。

詳細に言えば、外部コードは、外部コードワードのチェックキャラクタがワード の中央に位置すること（すなわち、「中間」シンボルのコードワード内の位置） を要求するので、従来のバイト直列エンコーダは外部コードに従って、直列にデ ータを符号化することができない。その理由は、パリティキャラクタの値はコー ドワード中の位置に部分的に依存し、また従来のバイト直列エンコーダはコード ワードの端部の位置に対してのみパリティキャラクタの値を計算することができ るからである。直列エンコーダによって生成されるチェックキャラクタに対応す る多項式の次数は、メツセージキャラクタを表現する多項式の次数より低く、そ のため直列エンコーダによって生成されるチェックキャラクタコードワードの端 部に位置するシンボルのみに対応する。例えば、Ｐｅｔｅｒｓｏｎ、Ｗ、Ｗ。

、　ａｎｄＥ、　Ｊ、　Ｗｅｌｄｏｎ、　Ｊ　ｒ、　、　Ｅｒｒｏｒ−Ｃｏｒｒ ｅｃｔ　ｉｎｇＣｏｄｅｓ、Ｅｄ、ＩＩ、ＭＩＴ　Ｐｒｅｓｓ　（１９７２）に 記載されているように、全てのメツセージキャラクタは直列エンコーダによって シフトされ、シフトが行われる際に直列エンコーダはパリティキャラクタを作成 しメツセージキャラクタの最後に付加してコードワードを形成する。

中間シンボル位置を有するパリティキャラクタを算出する直列エンコーダの見掛 の不可能性を避ける１つの方法は、パリティキャラクタの右側に位置するシンボ ル内の全てのメソセージキャラクタを最も左側のシンボル位置に巡回的にシフト することである。すると、パリティキャラクタはシフトされたコードワードの端 部に位置することになる。しかしながら、上述したようにコードは短縮化巡回コ ードである。従って、結果として得られるシフトされたコードワードは、左から 右に述べると、まず最も左側のシンボル位置にあるメソセージキャラクタのグル ープと、中間シンボル位置の０値キヤラクタの長いストリングと、そして最も右 側のシンボル位置にあるパリティ−キャラクタが直後に続く残りのメツセージキ ャラクタと、で構成される。０値キヤラクタのストリングの長さはコードのサイ ズから短縮化コードワード中のメツセージ及びパリティキャラクタの数を引いた 数に等しい。シフトされたコードワードの中のパリティキャラクタはコードワー ドの端部に位置するので、従来のバイト直列シフトレジスタエンコーダはそれら を計算するのに用いることができる。残念ながら、このことは期待されるほどに は符号化工程を必然的に高速化することにはならない。というのは、新しいコー ドワードの中央の０値キヤラクタのストリングが直列エンコーダを通してシフト されるときに余分の時間が費されるからである。（代数コード理論に詳しくない 読者は、この場合の直列エンコーダは、その直列エンコーダ自身を通じて全ての ０値キヤラクタを実際にシフトすることによって正しい解を得なければならず、 無駄時間を避けるためにＯ値キャラクタ−のストリングをメツセージキャラクタ の次のグループに単にスキップしてわたすことはしてはならない点に留意された い。）業界標準のコンパクトオーディオディスクシステムにおいては、コードの サイズが２５５であり、２４個のメツセージキャラクタと４個のパリティキャラ クタがあるので、シフトされたコードワードの中のＯのストリングの長さは２２ ７となってしまうであろう。パリティキャラクタを計算するためには、２４個の メツセージキャラクタと２２７個のＯ値キャラクタとが直列エンコーダを通じて シフトされなければならず、合計２５１のシフトが必要である。このような場合 に直列エンコーダによって成されなければならない余分な２２７のシフトは、到 底受は入れることのできない時間遅延をもたらすので、実現不可能であると言え る。

このように、中間シンボル位置にチェックキャラクタを有する短縮化巡回コード として外部エラー訂正コードを選ぶと、業界標準のコンパクトオーディオディス クシステム等には直列エンコーダを採用することはできない。従って、業界標準 のコンパクトオーディスディスクシステム等の並列インターリーブ及び並列符号 化システムに固有の上述した時間遅延は、避けることができないかのように見え る。そのため、中間シンボル位置にパリティキャラクタを有するコードを採用す るシステムにおいては、データを記録できるスピードを向上させる実際的な方法 はないと思われていた。

発明の開示 本発明の一実施例であるエラー訂正システムは外部コードと内部コードとを用い ている。このコード体系によれば、内部コードワードのメツセージ部は外部コー ドのインターリーブされたコードワードであり、外部コードのパリティキャラク タは中間シンボル位置に存在し、さらにバイト直列エンコーダとバイト直列イン ターリーバのみを用いている。

本実施例による巡回エラー訂正コードの直列エンコーダは、コードワードの中の メツセージキャラクタの数の２分の１の数に等しいシフトを行うことによって、 パリティキャラクタを中間シンボル位置に有するコードワードをもつコードに従 ってコードワードの符号化を行う。業界標準のコンパクトオーディオディスクシ ステムの場合では、本発明による直列エンコーダに要求されるシフトの数は僅か １２である。このことは、そのような場合における要求されるシフトの数が従来 の予想が上述したように２５１であったのとは劇的な対比をなしている。このよ うに、この種のタイプのシステムにおける符号化速度は従来の技術のいかなる予 想をも上回るものである。

本発明の直列エンコーダは連続した複数のステージを有する。それぞれのステー ジはガロア体加算器によって前段のステージで計算された結果を受け取るように 接続されている。最終ステージの出力は一番初めのステージの入力に再循環して いる。エンコーダのそれぞれ２個（「左」と「右」）の直列入力は、コードワー ドの中のパリティキャラクタのグループのそれぞれ右と左に位置する２つのメソ セージキャラクタのグループのそれぞれ１つから、一度に１個のメツセージキャ ラクタを受け取る。「左」入力で受け取られたそれぞれのメツセージキャラクタ は、コード生成多項式のそれぞれの係数と別個に乗算され、結果である３積は個 々に複数のエンコーダのステージの対応するステージの加算器に受け取られる。

エンコーダの「右」入力に受け取られるそれぞれのメツセージキャラクタは、特 別な「シフト」多項式のそれぞれの係数と別個に乗算され、結果である３積は個 々に、複数のエンコーダのステージの対応するステージの加算器に個別に受け取 られる。特別なシフト多項式ｈ　（ｘ）は、代数的なシフト要素ｘｎをコード生 成多項式で除数した余りである。換言すれば、ｈ　（ｘ）は、前に述べた例によ れば、コードワードの中のパリティキャラクタの右側に位置するメソセージキャ ラクタを最も左側のシンボル位置にシフトすることが必要とされる。

これは次のように記述することができる：（０）　ｈ　（ｘ）　＝　［ｘｎ／ｇ 　（ｘ）］の余り。

業界標準のコンパクトオーディオディスクシステムの（２８，２４）リード−ソ ロモンコードの場合においては、ｎは２４３であり、ＧＦ　（２８）上のコード 生成多項式は、 （１，）　ｇ（ｘ）　−ｘ’＋α７５ｘ３＋α２４９ｘ２＋α７８ｘ＋ａ６゜と なる。従って、この典型的な例では、本発明の直列エンコーダにおいて採用され る特別なシフト多項式は、 （２）　ｈ　（ｘ）　−ａ１１３ｘ”　＋ａ１２０ｘ２＋ａ２４６ｘ＋ａ２２と なる。左の入力において受け取られるメツセージキャラクタは、パリティキャラ クタの数と等しい距離だけシフトあるいは前もって乗算される。これは単純に、 左側のエンコーダ入力をエンコーダの最高次にあるいは最終ステージに接続する ことにより達成される。

メツセージキャラクタの２つのグループは、右手側と左手側のエンコーダ入力に 一度の１個のキャラクタが同時に送出される。全てのメツセージキャラクタが全 てのエンコーダのステージを通じてシフトされたならば、それぞれのステージは パリティキャラクタの１つをそれぞれ保持することになる。

図面の簡単な説明 本発明は添付図面を参照してその詳細を後述する。まず図面の説明を以下に示す ： 図１ａは、そのパリティチェックキャラクタがコードワードの中央に位置するコ ードワードの図である； 図１ｂは、従来の技術のバイト直列リード−ソロモンエンコーダの図であるニー １ｃは、図１ａに示されるコードワードであって、パリティチェックキャラクタ がコードワードの右端に位置し、図１ｂに示されるエンコーダによって符号化可 能なコードワードの図である； 図２は、本発明の実施例による直列リード−ソロモンエンコーダの簡易ブロック 図である； 図３は、本発明の実施例によるエラー訂正システムのブロック図である；図４は 、図３に示されるシステムに例えば採用される、図２に示されるエンコーダのブ ロック図である； 図５は、図３に示されるシステムの各々のインターリーバにおいて作用される典 型的なスクランブル素子の簡易ブロック図である。

本発明の実施例様式 ＧＦ　（２８）上の短縮化（２８，２４）リード−ソロモンコードは図ＩＡに示 した形式のコードワードを持つ。これは業界標準のコンパクトディスクシステム に採用されているコードである。図ＩＡのコードワードにおいて注目すべき点は 、４個のパリティチェックキャラクタ１１０がコードワードの右端ではなく、１ ２個のメソセージキャラクタ１００と１２０の間すなわちコードワードの中央に 位置していることである。各々のキャラクタは、ＧＦ（２８）上の１つの要素を 表す２進数の８ビツトつまり１バイトである。このようなコードワードは多項式 を表すものと考えることができる。すなわち、ｘＯからｘｌｌまでの係数が最初 の１２個のメツセージキャラクタ１００であり、Ｘ１２からＸ１５までの項の係 数が４個のパリティチェックキャラクタ１１０てあり、そしてＸ１６からＸ１７ までの項の係数が最後の１２個のメツセージキャラクタ１２０である、とみなす ことができる。

本文において上述したように、コードワードのパリティチェックキャラクタ１１ ０は従来のバイト直列エンコーダでは計算することができず、代りにマトリクス 法を用いて計算されなければならない。マトリクス法では、オカダ等の米国特許 の記載によれば、全てのメツセージキャラクタが並列に一緒に処理されなければ ならない。直列エンコーダを用いてパリティチェックキャラクタを計算するため には、パリティチェックキャラクタはコードワードの右端すなわち最下位のシン ボル位置に存在しなければならない。つまりこの位置はｘＯ，ｘ”、ｘ２．ｘ３ 等の係数に対応する位置である。このような直列エンコーダは、単純にメツセー ジキャラクタに対応する多項式をコード生成多項式で除算し、除算の余りがパリ ティチェックキャラクタになる。直列エンコーダの構造が図１ｂに示されている 。

図１ｂにおいて、直列エンコーダは、連続したステージを有し、それぞれのステ ージはレジスタ１３０とＥＸ−ＯＲゲートであるガロア体加算器１３５とからな る。それぞれのステージの入力は前段の出力に接続しており、最終ステージの出 力はそれぞれの乗算器１４０を通じて各加算器１３５にフィードバックしている 。各乗算器１４０は最終ステージからフィードバックされた値とコード生成多項 式の係数のそれぞれ１つとを乗算する。図１ｂのエンコーダは上記等式（１）ド 生成多項式に従って符号化する。図１ｂに示されている全ての素子は８ビツト幅 である。それぞれのメツセージキャラクタは加算器１３５ｅに一度に１個ずつ受 け取られる。それぞれのレジスタ１３０は、加算器１３５ｅに新しいメツセージ キャラクタが受け取られるのと同期して、そのレジスタ１３０の保持するデータ を左から右ヘシフトする。まとめると、エンコーダは、入力するメツセージキャ ラクタを係数とする多項式をコード生成多項式で除算し、その余り（商ではない ）の係数をレジスタ１３０に保持する。商は単に無視される。図１ｂのエンコー ダを通じて全てのメツセージキャラクタがシフトされた後、レジスタ１３０に保 持されているそれぞれの係数は、コードワードの端部に付加されるパリティチェ ックキャラクタの１つ１つに対応している。

図１８のコードワードは図１ｂのエンコーダによって符号化することができる形 式に変換可能である。この目的のために、パリティキャラクタ１１０の右側にあ るメソセージキャラクタ１００は右手側の多項式Ｒ（ｘ）とみなされ、一方パリ ティキャラクター１０の左にあるメツセージキャラクタ−２０は左手側の多項式 Ｌ　（ｘ）であるとみなされる。例えば、Ｒ３（訳注、Ｒ３はリード−ソロモン ）（２８，２４）コードを用いれば、図１ａのコードワードが、キャラクタ１０ ０゜１１０．１２０に対応する多項式と代数的要素ｘ２４３との乗算により右側 にシフトされると、コードワードは図１０に示される形式に変換される。図１０ に示される形式によれば、右端にあったキャラクタ−００はコードワードの左端 に現れ、次のキャラクタ−２０のグループとは０値キャラクタ−２５の長いスト リングによって分離されている。図１０のシフトされたコードワードは有効なコ ードワードである。何故なら、巡回コードを任意にシフトしたものはもう１つの 別なコードワードとなり得るからである。図１ａのコードワードは以下に示すコ ードワード多項式に対応する。

（３）　Ｃ（ｘ）　−ｘ　Ｌ　（ｘ）　＋ｘ”’Ｐ　（ｘ）　＋Ｒ（ｘ）ここで 、Ｐ　（ｘ）はパリティチェックキャラクタの多項式である。一方、図ＩＣのシ フトされたコードワードは以下のコードワード多項式に対応する。

（４）　Ｃ−（ｘ）　−ｘ　Ｒ（ｘ）　＋ｘ’　Ｌ　（ｘ）　＋Ｐ　（ｘ）まと めると、Ｒ（ｘ）は、図１ａにおいてはＸ　からｘｌｌまでの１２個の係数で構 成されていたが、図１ｃにおいてはＸ　からＸ２５４までの１２個の係数によっ て構成されている。勿論、コードワードの長さは２８がら２５５へ増加している 。この結果、図１ｂのエンコーダはメツセージバイト１２０，１２５そして１０ ０が順にエンコーダを通じてシフトされてパリティチェックバイトを計算できる のだが、２２７個のシフトが余分にエンコーダに要求され、さらに符号化工程に おいて許容できない時間遅延をも伴う。比較をしてみると、もしパリティチェッ クキャラクタ−１０が中央ではなく、図１ａにおいてコードワードの右端に位置 していれば、図１ｂのエンコーダは僅か２４個のシフトでパリティチェックキャ ラクタを計算できるであろう。本発明の目的は、余分な２２７個のシフトをする ことなしに、図１０のコードワードを符号化することができるバイト直列エンコ ーダを提供することにある。

本発明による直列エンコーダは図２に示されている。図２のエンコーダの一方の 入力端２００は多項式Ｌ　（ｘ）の係数を受け取り、他方の入力端２１０は多項 式Ｒ（ｘ）の係数を受け取る。入力端２００は図１ｂの直列エンコーダのように ４個の直列ステージに結合している。図２の直列エンコーダのそれぞれのステー ジは８ビツトのガロア体加算器２３０と８ビツトのレジスタ２３５とから構成さ れている。図１ｂと同様に、２３０ａから２３０ｄまでのそれぞれの加算器は最 終段の加算器２３０ｅからのフィードバックを、それぞれの乗算器２４０を通し て受け取る。このそれぞれの乗算器２４０は、フィードバックされてくる値とコ ード生成多項式のそれぞれの係数のうち１つとを乗算する。

第２のエンコーダ入力端２１０に受け取られる右手側の多項式のそれぞれの係数 は、個々の乗算器２４５によって特別なシフト多項式ｈ　（ｘ）の係数のうちそ れぞれ１つと乗算される。この特別なシフト多項式は、図１ｃのコードワードの 左端までＲ（ｘ）をシフトする代数的シフト要素によってコードワード生成多項 式を除算した余りである。上に詳しく述べた例においては、代数的シフト要素は Ｘ２４３であった。等式（１）と（２）とを結び付けて上に述べたように、特別 なシフト多項式ｈ　（ｘ）は等式（２）で与えられる。２４５ａから２４５ｄま での乗算器は、Ｒ（ｘ）のそれぞれのキャラクタ−をｈ　（ｘ）の係数α２２、 α２４６、α　、そしてα１１３とをそれぞれ乗算する。これは図２に示した通 りである。

Ｒ（ｘ）の１２個の係数とＬ　（ｘ）の１２個の係数とは、同時に入力端２１０ ．２００のそれぞれ一方に、一度に１キヤラクタずつ入力される。図２のエンコ ーダがＲ（ｘ）とＬ　（ｘ）との全ての係数をエンコーダの中にシフトするため に１２回のシフトを行った後、それぞれのシフトレジスタ２３５は図１０のシフ トされたコードワードに付加されるべき４個のパリティチェックキャラクタのう ち１つをそれぞれ保持している。

Ｒ（ｘ）とｈ　（ｘ）との乗算は、等式（４）のＲ（ｘ）とＸ２４３との乗算に 置き代わることを示すことができる。等式（４）のＬ　（ｘ）とｘ４との乗算は 、単に、最高次のステージ（加算器２３０ｅ）の内容を、図２のｇ　（Ｘ）乗算 器２４０ａ−ｄによる乗算に先立って、Ｌ（ｘ）（入力端２００における）に加 算することによって達成される。一方、Ｒ（ｘ）（入力端２１０における）は、 ｈ　（ｘ）乗算器２４５ａ−ｄに直接結合し、そこから４個の最低次のステージ の加算器２３０ａ−ｄに結合している。

まとめると、図２のエンコーダは、Ｒ（ｘ）とｈ　（ｘ）とを乗算し、Ｌ　（ｘ ）とｘ４とを乗算し、それぞれの積の和をｇ（ｘ）’（コード生成多項式）で除 算し、その余りを保持する線形フィードバックレジスタである。

Ｒ（ｘ）とｈ　（ｘ）との乗算は、以下のように、正しいものであることが分る 。

上述したＰｅｔｅｒｓｏｎとＷｅｌｄｏｎの３６８頁に指摘されているように、 長さＳであるＯの長いストリングを有するコードワードを復号化する際に、復号 化に先立って、受は取られたコードワードとｘ／ｇ（ｘ）とを乗算することは計 算の簡略化に役立つ。同様のアプローチが図２のエンコーダに示されている。

もし右手側のメツセージキャラクタ多項式Ｒ（ｘ）が、ｘ２４３／ｇ（ｘ）の余 りすなわちす、（ｘ）と乗算されるならば、エンコーダを通じて２２７個の０の 長いストリングをシフトすることは不要となり得る。ｈ　（ｘ）と乗算すること はＸ２４３と乗算することと等価である。何故ならば、（５）　（Ｘ２４３Ｒ（ ｘ）／ｇ　（ｘ）ｌの余り　−（［（ｘ”４３／ｇ　（ｘ））］　／ｇ　（ｘ） ｌの余りだからである。しかしながら、ｈ　（ｘ）の定義から、等式（５）の右 辺の表現は、 （ｈ（ｘ）Ｒ（ｘ）／ｇ　（ｘ））の余りとすることができる。ｈ　（ｘ）　Ｒ （ｘ）の積は、図２のエンコーダの乗算器２４５ａ−ｄの出力において得られ、 ｇ　（Ｘ）による除算は、それぞれの乗算器２５４の出力が、レジスタ２３５を 通じてシフトされることによって達成される。

従来、ｈ　（ｘ）の係数を表現するのに必要な乗算器２４５の数は、ｇ　（ｘ） の係数を表現するのに必要な乗算器２４０の数と同数である。このことは、本文 において述べられたコンパクトオーディオディスクシステムにおいて用いられる コード生成多項式の場合だけてなく、パリティチェックキャラクタを中間のシン ボル位置に有する任意の巡回コードに対しても同様のことが言える。上述した等 式（１）において、ｇ　（Ｘ）の係数は、先頭の係数（すなわちＸの最高次のべ き乗）が「１」になるように、好適に正規化される。このように、左の入力２０ ０におけるＬ　（ｘ）はワイヤー（すなわち「１」との乗算に相当する）を通じ て最高次の加算器２３０ｅに結合している。これによって、ｇ　（Ｘ）の係数を 表現するのに必要な乗算器２４０の数は、ｇ　（ｘ）の次数である４にまで減ら すことができる。ｈ　（ｘ）の次数はｇ　（ｘ）より１つ常に少ない。そのため 、ｇ　（ｘ）とｈ（Ｘ）との係数を表現する乗算器の数は、本発明の好適な実施 例においては同数となっている。図２の具体例においては、ｈ　（ｘ）のｘ４の 係数は０である。０の係数は、図２においては、ｘ４に対応する加算器２３０ｅ とＲ（ｘ）（入力２１０における）との間に接続が何らなされていないことによ り実現されている。

直列インターリーブと符号化システム 図２の直列エンコーダは、その中間シンボル位置にパリティチェックキャラクタ を有するコードワードを直列に符号化及び処理することができる。たとえば、業 界標準のコンパクトオーディオディスク記録システムのサブシステムのインター リーブと符号化は、上に述べたオカダ等の米国特許に開示されている並列方式か ら、図３に示されている直列バイト処理システムに変換することができる。図３ の直列システムは、オカダ等の米国特許に開示されている並列方式より、少なく とも９．８倍速いデータの記録速度をもたらす。

今参照した図３によれば、直列インターリーブ及び符号化のシステムは、オカダ 等の米国特許に開示されているデータの形式、業界標準のコンパクトオーディオ ディスクシステムに用いられるデータ形式に従って記録するデータを生成する。

このシステムは第１の直列インターリーバ３００を有する。このインターリーバ ３００は、オカダ等の第４，４１３．３４０号米固持許の図ＩＡに示されている 並列インターリーバ１のクロスオーバーと時間遅延のパターンに従って入力する ユーザのデータをインターリーブする。しかしながら、オカダ等の米国特許の並 列インターリーバとは異なり、直列インターリーバ３００はデータを一度に１バ イトずつ受け取りそして出力する。オカダ等の米国特許の図ＩＡのインターリー バ１の左（入力）側の一番上に図示されている入力バイトから、その一番下に図 示されているバイトに至るまで、２４個のユーザバイトのそれぞれは、図３の直 列インターリーバ３００の入力３００ａに一度に１バイトずつ受け取られる。オ カダ等の米国特許の図ＩＡのインターリーバ１の右（出力）側の一番上に図示さ れている出力バイトから、その一番下に図示されているバイトに至るまで、直列 インターリーバ３００は２４個のインターリーブされたバイトのブロックを一度 にその出力３００ｂから送出する。図３の直列インターリーバの構造は以下に後 述される。

外部直列エンコーダ３１０は図２の直列エンコーダである。直列エンコーダ３１ ０は、図ＩＡに示されているタイプのコードワードに対してパリティチェックキ ャラクタを生成する。直列エンコーダ３１０は、直列インターリーバ３００から ２４このインターリーブされたバイトの１ブロツクを一度に１バイトずつ受け取 り、これらのバイトを出力３１０ａに沿って第２の直列インターリーバ３２０に 渡す。そのとき、４個のパリティチェックキャラクタもその出力３１０ａから送 出される。オカダ等の米国特許によれば、この機能は、その図ＩＡの符号器８に よって並列に実行される。図３のシステムの直列エンコーダ３１０の細部につい ては以下に後述される。

第２の直列インターリーバ３２０は、オカダ等の第４，４１３，３４０号米固持 許の図ＩＢに示される並列インターリーバ９のクロスオーバーと時間遅延のパタ ーンに基づいた、外部直列エンコーダ３１０からの２８バイトのコードワードを インターリーブする。しかしながら、オカダ等の米国特許の並列インターリーバ とは異なり、直列インターリーバ３２０は一度に１バイトずつデータを受け取り そして出力する。オカダ等の米国特許の図ＩＢに示されるインターリーバ９の左 （入力）側の一番上に図示される入力バイトから、その一番下に図示されるバイ トに至るまで、２８個のバイトからなるそれぞれのコードワードは、図３の直列 インターリーバ３２０の入力３２０ａに一度に１バイトずつ受け取られる。オカ ダ等の米国特許の図ＩＢに示されるインターリーバ９の右（出力）側の一番上に 図示されている出力バイトから、その一番下に図示されているバイトまで、直列 インターリーバ３２０は、その出力３２０ｂから２８個のインターリーブされた バイトからなる１ブロツクを一度に送出する。図３の直列インターリーバ３２０ の構造は以下に後述される。

内部直列エンコーダ３３０は、その入力３３０ａにおいて、第２の直列インター リーバ３２０からのインターリーブされた外部コードワードを受け取る。内部直 列エンコーダ３３０は、オカダ等の第４，４１３，３４０号米固持許の図ＩＢに 示される符号器１０によって並列に実行される機能を達成している。この機能は 、パリティチェックキャラクタがコードワードの端部に位置するシステム的コー ドに従って、それぞれの２８バイトの入力ブロックを符号化することである。

そのようなシステム的コードにおいては中間シンボル位置にパリティキャラクタ がないため、従来の直列エンコーダでも十分にその機能を達成することができる 。

従って、図３の直列符号化システムにおいては、直列エンコーダ３３０は、従来 良く知られた形のリード−ソロモン直列エンコーダである。このエンコーダは例 えば、上述したＷ、Ｗ、ＰｅｔｅｒｓｏｎとＥ、Ｊ、　Ｗｅ　１ｄｏｎ、Ｊ　ｒ 、に記載されている。従来の直列エンコーダ３３０は、上述したオカダ等の米国 特許の図ＩＢに示されている符号器１０と関連して説明されているリード−ソロ モン符号を採用している。符号化される２８バイトのそれぞれのブロックは直列 エンコーダ３３０の入力３３０ａに一度に受け取られる。それらは、直列エンコ ーダ３３０によって一度に１バイトずつ計算される４個のパリティチェ・ツクキ ャラクタを後に付加されて、エンコーダの出力３３０ｂから送出される。

第３の直列インターリーバ３４０は、オカダ等の第４，４１３，３４０号米固持 許の図ＩＢに示される並列インターリーバ１１のクロスオーツくと時間遅延のノ 々ターンに従った、内部直列エンコーダ３３０からの３２バイトのコードワード をインターリーブする。しかしながら、オカダ等の米国特許の並列インターリ− ／くとは異なり、直列インターリーバ３４０は一度の１バイトずつデータを受け 取りそして出力する。オカダ等の米国特許の図ＩＢのインターリ−７（］１の左 （入力）側の一番上に図示されている入力バイトから、その一番下に図示されて いるノくイトまで、３２バイトのそれぞれのコードワードは図３の直列インター リ−ツク３４０の入力３４０ａに一度に１バイトずつ受け取られる。オカダ等の 米国特許の図ＩＢのインターリーバ］１の右（出力）側の一番上に図示されてい る出力！・イトから、その一番下に図示されているバイトまで、直列インターリ ノく３４０は、その出力３４０ｂから３２個のインターリーブされたバイトの１ ブロツクを一度に１バイトずつ出力する。図３の直列インターリノく３４０の構 造は以下に後述される。

第３の直列インターリーバの出力３４０ｂは、８−１４ビツトのチャネルエンコ ーダ３５０に接続している。このチャネルエンコーダ３５０は図３には示されて いない記録回路によって処理されるデータを生成する。

２人力外部直列エンコーダ３１０の好適な実施例が図４に示されている。これは 図２に示されているごく一般的な２人力のエンコーダを適用したものである。

図４に記しであるように、全てのデータラインは８ビツト幅であり、全ての制御 線とクロックラインは１ビツトの幅である。図２のそれぞれの加算器２３０は、 図４において８ビツトのＥＸ−ＯＲゲート４３０を用いている。図２のそれぞれ のレジスタ２３５は、図４においては８ビツトのフリップ−フロップレジスタ４ ３５を用いている。図２のそれぞれの乗算器２４０は、図４においては読出し専 用メモリ（ＲＯＭ）４４０を用いている。このメモリは、周知の方法で、コード 生成多項式ｇ　（Ｘ）の対応する係数と８ビツトの入力とのガロア体上での積が ８ビツトの出力となるようにプログラムされている。図２のそれぞれの乗算器２ ４５は、図４においては読出し専用メモリ（ＲＯＭ）４４５が用いられている。

このメモリの８ビツトのアドレス入力は乗算器に対する入力であり、その８と・ ノドのデータ出力は乗算器の出力である。それぞれのＲＯＭ４４５は、周知の方 法で、特別なシフト多項式ｈ　（ｘ）のそれぞれ対応する係数と８ビツトの入力 とのガロア体上での積が８ビツトのデータ出力となるようにプログラムされてい る。

第１の直列インターリーバの出力３００ｂから出力されるバイトの交互にやって くる１は、左手側のメツセージ多項式Ｌ　（ｘ）の係数として取扱われ、残りの １は右手側のメツセージ多項式Ｒ（ｘ）の係数として取扱われる。この目的のた めに、第１のインターリーバの出力３００ｂ　（すなわち図４のエンコーダにと っての入力）は、多項式Ｒ（ｘ）とＬ　（ｘ）とに関連する入力バイトを制御す るそれぞれ２つの入力レジスタ４５０Ｒと４５ＯＬとに接続している。入力バイ トは、クロック信号ＣＬＫ−Ｌ−ＩＮとＣＬＫ−Ｒ−ＩＮとにそれぞれ同期して 、入力レジスタ４５０Ｌと４５ＯＲとに交互に保持される。Ｌ　（ｘ）のそれぞ れのバイトが入力レジスタ４５０Ｌに受け取られると、それは最高次の加算器４ ３０ｅに接続している「左」のエンコーダ入力４００に現れる。また、クロック 信号ＣＬＫ−Ｌ−ＯＵＴと同期して、８ビツトの３ステートバツフア４６０を通 じてこのエンコーダの出力（第２のインターリーバの入力３１０に接続している ）にも現れる。同様にして、Ｒ（ｘ）のそれぞれのバイトが入力レジスタ４５０ Ｒに受け取られると、それは「右」エンコーダの入力４１０に現れ、またクロッ ク信号ＣＬＫ−Ｒ−ＯＵＴと同期して、レジスタ４５０Ｒによってこのエンコー ダの出力にも現れる。左側のエンコーダ人力４００はｇ　（ｘ）乗算器であるＲ ＯＭ４４０の入力に接続され、一方布側のエンコーダ人力はｈ　（ｘ）の乗算器 であるＲＯＭ４４５の入力に接続されている。Ｌ　（ｘ）のバイトが左側の入力 ４００に送られ、Ｒ（ｘ）のバイトが右側の入力４１０に送られるとすぐに、全 てのレジスタ４３５ａ−ｄにクロックが入り、このクロック信号ＣＬＫ−３ＨＩ ＦＴと同期して、エンコーダを通じ左から右へ１ステージバイトシフトする。上 の演算は１２回繰り返される（図１ａと関連して上述したリード−ソロモン（２ ８，２４）コードの場合）。すると、Ｌ　（ｘ）とＲ（ｘ）との全てのバイトが 図４のエンコーダに入力する。そして、乗算器である全てのＲＯＭ４４０と４４ ５の出力はクロック信号ＣＬＫ−ＯＵＴによってディスエイプルされる。すなわ ち、このエンコーダの内部ではもはや乗算は行われず、レジスタ４３５ａ−ｄの 内容が、クロック信号ＣＬＫ−９ＨＩＦＴと同期して左から右にシフトされ、３ ステート出力バツフア４７０を通じてこのエンコーダの外部に出力される。この ３スヂートエンコーダ出力バツフアはこの目的のためにクロック信号ＣＬＫ−Ｏ ＵＴによってイネイブルされる。

図４のエンコーダの点線で囲まれた部分、すなわち加算器４３０と、レジスタ４ ３５と、３ステート出力バツフア４６０と４７０とは、慣用的に、プログラマブ ルロジソクアレイＰＡＬ　１６Ｒ４Ａ−４ＣＮＳＴＤを用いて構成される。

それぞれの直列インターリーバは、図５に示されているようなごく一般的な構造 を用いて構成されている。インターリーブは、ランダムアクセスメモリ（ＲＡＭ ）５００の個別のメモリ位買に第１の順番に従って入力バイトを書き込み、それ から第２の順番に従ってそれらを読み出す。この第２の順番は、第１の順番に対 してスクランブルされた順番となるように予め定められている。このスクランブ ルは、それぞれのインターリーブの方策、例えば本文において上述したことや上 述したオカダ等の米国特許に記載されている方法によって定義される。そして、 ＲＡＭ５００のアドレス入力５００ａに接続されているＲＯＭ５１０をプログラ ムすることによって具体的に定義される。ハイドが同期するクロック発生器５２ ０は、８ビツトのアップカウンタ５３０を駆動し、このカウンタの出力はＲＯＭ ５１０のアドレス入力に接続している。バイトがインターリーバに受け取られる と、アップカウンタ５３０は単調に増加するカウントバイトの列をＲＯＭ５１０ に送出する。アップカウンタ５３０はクロック発生器５２０と同期してカウント アツプをする。それぞれのカウントバイトはＲＯＭ５１０に、単一のアドレスバ イトをＲＡＭ５００に送出させる。この単一のアドレスバイトは、現在入力して いるデータバイトを書き込む単一のアドレスを指定する。ＲＯＭ５１０によって 生成されるアドレスの進行は、それぞれの直列インターリーバ３００，３２０と ３４０によって異なって定義されている。そしてそのアドレスの進行は、アップ カウンタ５３０によって生成されるカウントバイトの単一な進行（増加）に対し てスクランブルされた順番となっている。現在のブロックの全てのバイトがＲＡ Ｍ５００に書き込まれた後、ＲＡＭのアドレス入力の制御はアップカウンタ５３ ０に引き継がれ、メモリアドレスの単調に増加する順番で、バイトがＲＡＭ５０ ０から読み出される。この目的のために、ＲＡＭのアドレス入力は、ＲＯＭ５１ ０とアップカウンタ５３０の出力に、それぞれ８ビツトのゲート５４０と５５０ を介して接続されている。ゲート５４０と５５０は、クロック信号ＣＬＫ　ＷＲ ＩＴＥとＣＬＫ　ＲＥＡＤとによってそれぞれ制御されている。この２つのクロ ック信号は、ＲＡＭ５００のデータの書込みと読出しのそれぞれの場合において 、対応するゲートをイネイブルする。

図３の第１のインターリーバ３００は、図５の構造の一変形で構成される。ここ においてＲＯＭ５１０は、付録Ａのテーブルの従ってプログラムされている。

ＲＯＭ５１０によって生成されるそれぞれのアドレスバイトに対して、付録Ａは アドレスバイトの送出を促すアップカウンタ５３０からの係数値を表に掲げてい る。図３の第２のインターリーバ３２０は、図５の構造のやはり一変形で構成さ れている。この場合、ＲＯＭ５１０は付録Ｂの表に従ってプログラムされている 。

ＲＯＭ５１０によって生成されるそれぞれのアドレスバイトに対して、付録Ｂは 、アドレスバイトの送出を促すアップカウンタ５３０からの係数値を表に記載し ている。第３のインターリーバ３４０も同様に図５の構造の一変形で構成されて いる。この場合、ＲＯＭ５１０は付録Ｃのテーブルに従ってプログラムされてい る。

ＲＯＭ５１０によって送出されるそれぞれのアドレスバイトに対して、付録Ｃは アドレスバイトの送出を促すアップカウンタからの係数値を表に載せている。

本発明は、コードワードの中央にパリティキャラクタのシンボル位置を有する非 システム的なＲ３（訳注、リード−ソロモン）（２８，２４）コードとの関連で 説明してきたが、パリティキャラクタをさまざまな中間シンボル位置に有する他 の非システム的なコードに対しても、簡単な修正を加えた実施例が適用可能であ る。

本発明は、その好適な実施例を明確に述べることによって発明の詳細な説明して きたが、この変形や修正は、本発明の真の思想と範囲とから分離されずになされ 得ることが理解されよう。

ＦＩＧ、　５ 要約帯 インターリーブされた巡回エラー訂正コードによって２進数データを符号化する ことは、例えばコンパクトオーディオディスク規格に採用されている。このコー ドは、パリティキャラクタがそのコードワードの中間に位置しており、直列エン コーダによって符号化することにより、そのようなデータを記録するスピードを 大幅に向上させることができる。本発明においては、メツセージキャラクタは２ つの多項式として取扱われる。それらは、左手側のサブコードワードすなわちパ リティキャラクタの左側に存在するメツセージキャラクタ−を表すメツセージブ ロックと、右手側のサブコードワードすなわちパリティキャラクタの右側に存在 するメツセージキャラクタを表すメツセージブロックの２つである。本発明によ るエンコーダは２つの並列入力を持つ。それらの入力は、右手側と左手側のサブ コードワードのメツセージキャラクタをそれぞれ同期して受け取る。また、それ らの入力はいわば直列的に一度に１キヤラクタずつ受け取る。このエンコーダは 直列レジスタである。この直列レジスタの各ステージは、先行するステージの内 容と、（ａ）左手側のサブコードワードの現在のキャラクタ−とコード生成多項 式のそれぞれの係数とを乗算した結果である積と、（ｂ）左手側のサブコードワ ードの現在のキャラクタと代数的シフト要素をコード生成多項式で除算した剰余 のそれぞれの係数とを乗算した結果である積と、以上の和を受け取る。この代数 的シフト要素の次数は巡回エラー訂正コードからサブコードワードの長さを引い た数に等しい。

国際膿査磐失 １ｍｍ、、、、−Ｉ　ＡＡｌｌｌｌｌｄａｌ、−ＰＣＴ／ＵＳ　９１１０１０５ ６

Claims (12)

【特許請求の範囲】
1. １．コード生成多項式ｇ（ｘ）のコードワードの中の第１と第２のメッセージブ ロックの間の中間シンボル位置に存在するパリティキャラクタを生成する直列シ フトエンコーダであって、以下のものを含む：第１メッセージブロックの連続し たキャラクタとｇ（ｘ）の対応する係数とを乗算した結果である第１の積を生成 する第１の手段；第２のメッセージブロックの連続したキャラクタと代数的シフ ト要素ｘｎをｇ（ｘ）で除算した余りであるｈ（ｘ）の対応する係数との乗算の 結果である第２の積を生成する手段であって、前記代数的シフト要素ｘｎの次数 ｎは、巡回エラー訂正コードの長さから前記右手側のメッセージブロックの長さ を引いた値である第２の手段； 加算器群を有し、前記加算器群の対応する１つ１つの中に、以下の（ａ）、（ｂ ）、（ｃ）の和を求め、それぞれの加算器の中に生成された和を前記加算器群の 中の後続する加算器に直列にシフトして送出する第３の手段。 （ａ）前記加算器群の中の先行する加算器の内容。 （ｂ）前記第１の積の対応する１つ。 （ｃ）前記第２の積の対応するそれぞれの１つ。
2. ２．請求項１記載のエンコーダであって、前記加算器の連続した１つ１つに累積 された積がｇ（ｘ）とｈ（ｘ）とそれらより１つ次数の高いｘのべき乗との各係 数に対応しているエンコーダ。
3. ３．前記第１と第２のメッセージブロックが、コードワード多項式の高次と低次 のそれぞれ係数である請求項２記載のエンコーダであって、さらに以下のものを 有する： 前記第１のメッセージブロックの前記連続したキャラクタと第２の代数的シフト 要素ｘｎとを乗算する手段であって、ｍは前記コードワードの前記第１と第２の メッセージブロックの間に位置するパリティキャラクタの数に等しい乗算手段。
4. ４．請求項３記載のエンコーダであって、前記第１のメッセージブロックと前記 第２のシフト要素とを乗算する手段が、前記第１のメッセージブロックの前記連 続したキャラクタを、前記加算器群のｘの最高次数に対する加算器の内容に加算 する手段、を有するエンコーダ。
5. ５．請求項４記載のエンコーダであって、前記量高次の加算器に対応するｇ（ｘ ）の量高次の係数が１であり、前記最高次の加算器に対応するｈ（ｘ）の前記係 数がＯであるエンコーダ。
6. ６．請求項５記載のエンコーダであって、前記第１のメッセージブロックの連続 した前記キャラクタが、乗算されずに、前記最高次の加算手段に直接送出され、 前記第２のメッセージブロックの連続したキャラクタが前記最高次の加算手段に 接続されていないエンコーダ。
7. ７．コード生成多項式ｇ（ｘ）のコードワードの中の第１と第２のメッセージブ ロックの間の中間シンボル位置に存在するパリティキャラクタを生成する方法で あって、以下の工程を含む： 第１メッセージブロックの連続したキャラクタとｇ（ｘ）の対応する係数とを乗 算した結果である第１の積を生成する第１の工程；第２のメッセージブロックの 連続したキャラクタと代数的シフト要素ｘｎをｇ（ｘ）で除算した余りであるｈ （ｘ）の対応する係数との乗算の結果である第２の積を生成する工程であって、 ここで、前記代数的シフト要素ｘｎの次数ｎは、巡回エラー訂正コードの長さか ら前記右手側のメッセージブロックの長さを引いた値である第２の工程； 加算器群の対応する１つ１つの中に、以下の（ａ）、（ｂ）、（ｃ）の和を求め 、それぞれの加算器の中に生成された和を前記加算器群の中で後続する加算器に 直列にシフトして送出する第３の行程。 （ａ）前記加算器群の中の先行する加算器の内容。 （ｂ）前記第１の積の対応する１つ。 （ｃ）前記第２の積の対応するそれぞれの１つ。
8. ８．請求項７記載の方法であって、 前記加算器の連続した１つ１つに累積された積がｇ（ｘ）とｈ（ｘ）とそれらよ り１つ次数の高いｘのべき乗との各係数に対応している方法。
9. ９．前記第１と第２のメッセージブロックが、コードワード多項式の高次と低次 のそれぞれ係数である請求項７記載の方法であって、さらに以下の工程を有する ；前記第１のメッセージブロックの前記連続したキャラクタと第２の代数的シフ ト要素ｘｎとを乗算する工程であって、ｍは前記コードワードの前記第１と第２ のメッセージブロックの間に位置するパリティキャラクタの数に等しい乗算工程 。
10. １０．請求項９記載の方法であって、前記第１のメッセージブロックと前記第２ のシフト要素とを乗算する行程が、前記第１のメッセージブロックの前記連続し たキャラクタを、前記加算器群のｘの最高次数に対する加算器の内容に加算する 行程、を有する方法。
11. １１．請求項１０記載の方法であって、前記最高次の加算器に対応するｇ（ｘ） の最高次の係数が１であり、前記最高次の加算器に対応するｈ（ｘ）の前記係数 が０である方法。
12. １２．請求項１１記載の方法であって、前記第１の工程において、前記第１のメ ッセージブロックのキャラクタが、前記最高次の加算器に、乗算されずに、送出 され、前記第２の肯定において、前記第２のメッセージブロックのキャラクタが 、前記最高次の加算器と、分離される方法。