JP4488466B2 - データの符号化および復号のための装置および方法 - Google Patents
データの符号化および復号のための装置および方法 Download PDFInfo
- Publication number
- JP4488466B2 JP4488466B2 JP2000576545A JP2000576545A JP4488466B2 JP 4488466 B2 JP4488466 B2 JP 4488466B2 JP 2000576545 A JP2000576545 A JP 2000576545A JP 2000576545 A JP2000576545 A JP 2000576545A JP 4488466 B2 JP4488466 B2 JP 4488466B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- redundancy
- decoding
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
- H03M13/175—Error trapping or Fire codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Correction Of Errors (AREA)
- Alarm Systems (AREA)
- Selective Calling Equipment (AREA)
Description
技術状況
本発明は、独立請求項の上位概念による、データの符号化および復号のための装置ないし方法に基づいている。DE3032468から既に、いわゆるファイア符号を使用する符号化方法および符号化装置が公知である。この種の符号に対しては、G(x)=P(x)(1+xc)の形の生成多項式が使用されており、この場合前記P(x)はいわゆる次数mの既約多項式である。この種のファイア符号の使用によって、復号化の際に、誤りの簡単な検出ないし訂正が可能になる。
【0002】
本発明の利点
本発明による符号化および復号の方法ないし装置によって、簡単に符号の冗長度を変化させることができる。そのような可変冗長符号(VRC)は、データ転送率の整合化のためにとりわけ容易に使用することができる。
【0003】
本発明の別の利点および変更例は、従属請求項から得られる。特に有利なのは、復号の際に、誤り検出ないし誤り訂正に選択的に重視できることである。
【0004】
図面
本発明を図示し、後続の説明においてより詳細に説明する。図1は、ファイア符号による符号化装置の一般的なブロック回路図を示しており、図2は、例として多項式P(x)=1+x+x3を使用した符号化装置を示しており、図3は、可変冗長度を生成するための図1および2の部分装置を示しており、図4は、復号装置を示している。
【0005】
説明
図1には、本発明による符号化装置が概略的に示されている。図1による装置全体は、ファイア符号による符号化のために構成されている。この符号化器は、第1の部分符号化器1000を有しており、これはデータ20を受け取り、既約多項式P(x)を使用して符号化する。このデータ20は、入力10をmod2で部分符号化器3000の出力と結合させることによって生成される。
【0006】
符号化器は、第2の部分符号化器3000を有し、これも同様にデータ20を受け取り、xc・P(x)に従って符号化する。これら2つの部分符号化器の間には、可変冗長度を生成する装置2000がある。このように符号化されたデータは、つぎに出力側30で読み出される。最初のkサイクルの間、すなわち10のk個の入力ビットが読み込まれる間、図面に示されているスイッチ4000は閉じた位置にある。引き続き出力側30で冗長度(rビット)を読み出すために、スイッチ4000は、rサイクルの持続の間、開かれる。
【0007】
このように、2つの部分符号化器1000と3000、ならびに装置2000によって、符号化の生成多項式G(x)=P(x)(1+xc)が実現される。
【0008】
図2には、図1による符号化器の例が示されている。例として、ここでは多項式P(x)=1+x+x3が実現されるとする。多項式は一般に、P(x)=1+a1x+a2x2+…+amxmの形をしており、aは値0または1をとることができる。目下の例P(x)=1+x+x3では、部分符号化器1000は、順次連続して配置された、シフトレジスタの3つの記憶素子から成っている。入力側10で印加されたビットは、まず部分符号化器3000の出力とmod2で結合される。そのようにして受け取られたデータ20は、順次、記憶素子3を通ってシフトされる。第1の記憶素子3および第3の記憶素子3のそれぞれの後には、XOR素子として形成されたmod2加算器4が設けられている。2つのmod2加算器4には、同様にデータ20が供給される。この部分符号化器の出力側1001は、後続の部分符号化器2000の入力側に接続されている。この部分符号化器2000は図3でより詳細に図示されている。部分装置2000の出力側1002は、部分符号化器1000と同じように動作する後続の部分符号化器3000に接続されている。
【0009】
図3には、可変冗長度を生成する部分装置2000が示されている。図3には、4つの(図1に示されているように、一般にc−m個の)順次連続して配置された記憶素子3から成るシフトレジスタが示されている。これら記憶素子のそれぞれの後に、1つのタップが設けられており、これらはスイッチ51,52,53,54を介してmod2加算器4の入力側に接続されている。これらmod2加算器4の両方の入力側は、スイッチ51,52,53および54のうちの2つに接続されている。最後のmod2加算器4の出力側は、第2の部分符号化器3000の入力側1002に接続されている。スイッチ51,52,53,54によって、シフトレジスタの個々の記憶位置の間にあるタップ点の接続が、mod2加算器4に基づいて選択的に確立される。スイッチ51,52,53または54を閉じることによって、図1および2による符号化器全体で様々な生成多項式を実現することができる。ここでは、(1+xc)・P(x)の形の多項式が実現されなければならないので、そのつどスイッチ51,52,53.54のうちの1つのみが閉じられ(つまり、接続が確立される)、一方他のすべてのスイッチは開かれる(つまり、接続は遮断される)。スイッチ51を閉じることによって、図2で選択された既約多項式と結び付けられて、例えば(1+x4)・(1+x+x3)の形の符号化器の生成多項式が実現され、スイッチ52を閉じることによって、(1+x5)・(1+x+x3)の形の多項式が、スイッチ53を閉じることによって、(1+x6)・(1+x+x3)の形の多項式が、スイッチ54を閉じることによって、(1+x7)・(1+x+x3)の形の多項式が実現される。図示されている装置は、これに伴い、スイッチ51,52,53,54の状態に依存して、種々異なる多くの冗長度を符号化全体にもたらすことができる。
【0010】
図1から3までで示されている装置は、それゆえ、データの符号化の際に、種々異なる多数の冗長度を使用することができる。スイッチの位置によって、1ビットから4ビットまでの間で可変的に付加的冗長度を実現することができる。それゆえ、このような形式の符号化器を使用して、可変的に冗長度を決めることができる。したがって、以下の明細書では、VRC(可変冗長符号化器)についても論じる。この種のVRCは、有利には、冗長度をデータチャネルに整合させるために使用することができる。このことは、伝送チャネルに対して、データ率の所定の固定値しか可能ではないが、しかしソースデータのデータ率が変化するような場合に、とりわけ重要である。付加的な冗長度ビットの追加によって、伝送の信頼性はとりわけ簡単な方法で高めることができる。
【0011】
図1から3に説明されているような可変冗長度を有する符号化のための方法および装置は、とりわけDE3032468による復号装置に適している、ないしはDE3032468による復号方法で使用することができる。図4では、したがってもう一度、概略的回路図として、DE3032468の図1による復号器が示されている。データは入力側100に供給され、つづいて複数の順次連続するレジスタ101,102,103,104で評価される。レジスタ101および104としては、多項式P(x)による復号のために構成されている通常の復号装置が使用されている。シフトレジスタ102はb個の記憶位置を有し、シフトレジスタ103はc−m−b個の記憶位置を有する。cは多項式1+xcのべき指数であり、mは多項式P(x)の次数である。訂正すべき符号に実際的な関連性をもつのはcの値のみであり、これはmの値より大きい。数bは、いくつの誤りを訂正すべきかを示す選択可能な量を表している。数bは、どのような場合でも、数mと(c+1)/2のうちの小さい方よりも小さい。レジスタ102および103は、図3で既に示されているように、スイッチによって、可変長のシフトレジスタを生成するように構成されている。それゆえ、所定のパラメータに依存して、レジスタ102の長さおよびレジスタ103の長さを自由に調節することができる。それゆえ、このような手段によって、符号化されたデータの復号を可変的に操作することができる。符号化の際にcに対してどのような値が選択されたかに依存して、cの値が調節される。さらにユーザは、データ誤りの訂正とデータ誤りの検出のどちらがユーザにとって重要かを自由に決定することができる。これに依存して、ユーザは量bおよびdを選択する。
【0012】
既にDE3032468で説明されているように、データは、レジスタ101と104に同じビットパターンが現れるまで、入力側100に印加される。同じビットパターンが現れたかどうかは、コンパレータ105によって決定される。さらに第3のレジスタ103がゼロしか含まない場合には、第2のレジスタ102に求めている誤りパターンが現れる。レジスタ103のすべてのレジスタ位置がゼロを有するという状態は、NOR素子106によって検出され、「誤り発見」信号は、AND素子108が、NOR素子106からの信号とコンパレータ105からの信号を受け取ってはじめて出力側107において出力される。既にDE3032468で説明されているように、そのときレジスタ102に含まれている誤りパターンは、符号化段109を介して、mビットのベクトルに変換され、乗算段110においてレジスタ104の相応の値と乗積される。論理回路111によって、乗算段110の結果は、既にDE3032468で説明されているように、どのビットが誤りを含んでいるか確定するために使用される。
【0013】
例として、VRC符号として、バースト誤りを訂正する能力を有するファイア符号が用いられる。このファイア符号をDE3032468に従って、G(x)=(1+xc)・P(x)と定義し、次数mの既約多項式P(x)の周期であるeを、e≦2m−1であるとすると、多項式P(x)の周期とcの組合せが、選択された符号の長さを決める。すなわち、VRC符号化されたデータパケットの長さは、最大でn=k+r=LCM{e,c}に制限される。ここで、LCM{a,b}は、aとbの最小公倍数を表している。
【0014】
このファイア符号によって付加される冗長度の大きさを、r=c+m[ビット]とする。値cは条件式c≧2・b−1を充たさなければならない。ここでbはこの符号を使用してまだ訂正することができるバースト誤りの長さを表しており、bは最大で値mをとることができる(つまり、b≦m)。このブロック符号が、さらにインタリーブ装置を使用してv個のデータフレームに分割された場合、その訂正能力は、係数vの分だけ改善されてb′=b・vとなる。すなわち、v個のデータフレームに、最大で長さb′=b・vを有する単一のバースト誤りが生じた場合、これらv個のデータフレームは正しく再構築される。
【0015】
つねに満足のゆく最大の誤り検出を保証したいが、しかしながら誤り検出と誤り訂正の間では妥協が必要なので、bに対しては典型的に小さい値が選択される。なぜならば、データフレームの検出可能な誤りバーストの長さdと訂正可能なバースト誤りの長さbとの間では、式d=c+1−bが成り立つからである。つまり、データフレームの伝送の際に、このフレーム内で唯一のバースト誤りが生じたならば、このバースト誤りの長さがbの値[ビット]を超えない限りは、復号器がこのバースト誤りを完全に訂正することができる。バースト誤りの長さがbの値を超える場合は、このバースト誤りをそれ以上訂正することはできない。しかし復号装置は、バーストがdの値より長くないという前提の下で、このバースト誤りをともかくまだ検出する。しかし、dより大きい長さを有するバースト誤りが生じると、復号器がこの誤りをもはや検出することができず、場合によっては誤った訂正が行われてしまい兼ねない。つまり、復号器は、データフレームがまだ誤りを含んでいるにも関わらず、これを正しく再構築したと「信じて」しまうのである。
【0016】
バースト誤りを検出する復号器の能力も、v個のデータフレーム上で作用するインタリーブ装置によって、d′=d・vで因子vの分だけ改善される。つまり、v個のデータフレームに最大長d′=d・vの関連した唯一のバースト誤りが生じても、この符号バースト誤りはまだ検出される。
【0017】
図4は、ファイア符号を使用したVRC符号の実現の例を示している。まず既約多項式P(x)が選択される。ここでは長さm=16[ビット]の以下の多項式が選択されるとする:P(x)=11000000100000011=1+x+x8+x15+x16,m=16,周期e=257=28+1。これから、LMC{e,c}=257・c[ビット]の最大の符号長が、cの設定に依存して決まる。cに対する値は、符号化すべきデータストリームの既知のブロック長kと物理的チャネル上のVRC符号化されたデータの同じく所定のブロック長nとから直接得られる。n=k+r、冗長度r=c+mおよび固定値m16から、c=r−m=n−k−mが得られる。
【0018】
(バースト)誤り訂正および(バースト)誤り検出の特性は、互いに平衡させることができる。誤り訂正は、b=0とb=min{m,(c+1)/2}の間で選択でき、bの選択は、d=c+1−bであるがゆえに、VRC符号の検出能力に関して直接的な影響力を有している。妥協が必要である。
【0019】
例として、ソースデータフレームの長さである値k=280、VRC符号化によるデータフレームごとの必要ビット数n=320、およびm=16が、前記P(x)とともに与えられているとする。したがって、付加すべき冗長度は、r=n−k=320−280=40となる。m=16で、cはc=24となる。符号の誤り訂正能力は、d=c+1−b=24+1−3=22[ビット]の比較的に高い誤り検出を保証するために、b=3[ビット]に制限されなければならない。これは、バースト誤りは、22ビットの長さまでは、復号器によって誤って訂正されるのではなく、誤りとして検出されるということを意味する。そのような場合には、復号プロセスが誤りの通報とともに中断するか、または復号化されたビットストリームが誤りを含むとしてマークされる。しかし、たった3ビットの長さのバースト誤りが長さn=320のデータフレームに生じた場合は、これを完全に訂正することができる。ソースビットストリームは誤りなく再構築される。
【0020】
この柔軟な符号の特性は外的な前提に動的にマッチングさせることができ、その実現には、図4ないしDE3032468による復号器の設計に対する特別な変更措置は必要ない。2つのパラメータcおよびbの変更による影響はただ、復号器のレジスタ102および103が可変の(論理的な)長さを有するように構成させるだけである。さらに、cおよびbの極値は、図4に示されているNORゲート106および符号化段109の幅を定める。
【0021】
上記の例では、c=14の符号が考察された。これは、短縮されていない符号長、すなわち有効な符号語における最大許容ビット数nが、nmax=(k+r)max=e・c=LCM{257,24}=6168[ビット]になるということを意味する。しかし、符号はいずれにせよ短縮された符号として、n=320で実現された。短縮された符号、特に強く短縮された符号の誤り防御特性d′>dおよびb´>bは、短縮されていないマザーコードの特性(dおよびb)より部分的には著しく改善されている。この改善に関する量的情報は、実験によってしか求めることができない。
【図面の簡単な説明】
【図1】 ファイア符号による符号化装置の一般的なブロック回路図を示す。
【図2】 P(x)=1+x+x3を使用した符号化装置を示す。
【図3】 可変冗長度を生成するための図1および2の部分装置を示す。
【図4】 復号装置を示す。
Claims (4)
- ファイア符号G(x)=P(x)(1+xc)によってデータを復号する方法であって、
前記P(x)が次数mの既約多項式であり、cに対する値を所定の限界内で自由に設定することができる形式の復号方法において、
付加される冗長度の誤り訂正特性および検出特性に対する値bおよびdを、所定の限界内で、式d=c+1−bにしたがって自由に設定することができることを特徴とする復号方法。 - 前記値bは自由に設定可能であり、ただし、前記値bはどのような場合でも前記値mより小さく、前記値bによって、訂正可能なビット誤りの最大個数が定められる、請求項1記載の復号方法。
- 付加される冗長度の誤り訂正特性および検出特性に対する値bおよびdを、伝送チャネルのその折々の品質(例えば、ビット誤り率)に適合させる、請求項1記載の復号方法。
- 前記cの値は条件c≧2・b−1を満たし、前記bは最大で値mをとることができ、すなわち、b≦mであり、伝送すべきデータはファイア符号G(x)=P(x)(1+x c )に従ってチャネル符号化され、ここでP(x)は次数mの既約多項式であり、前記cの値は所定の限界内で自由に設定することができる、請求項1記載の復号方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19846723A DE19846723A1 (de) | 1998-10-13 | 1998-10-13 | Vorrichtung und Verfahren zur Codierung und Decodierung von Daten |
DE19846723.0 | 1998-10-13 | ||
PCT/DE1999/002686 WO2000022737A1 (de) | 1998-10-13 | 1999-08-27 | Vorrichtung und verfahren zur codierung von daten mit einem fire code |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002527979A JP2002527979A (ja) | 2002-08-27 |
JP4488466B2 true JP4488466B2 (ja) | 2010-06-23 |
Family
ID=7884036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576545A Expired - Lifetime JP4488466B2 (ja) | 1998-10-13 | 1999-08-27 | データの符号化および復号のための装置および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7162677B1 (ja) |
EP (1) | EP1121760B1 (ja) |
JP (1) | JP4488466B2 (ja) |
AT (1) | ATE218017T1 (ja) |
DE (2) | DE19846723A1 (ja) |
WO (1) | WO2000022737A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8627169B2 (en) * | 2008-06-20 | 2014-01-07 | Cadence Design Systems, Inc. | Method and apparatus for dynamically configurable multi level error correction |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2485237B1 (fr) * | 1980-06-19 | 1987-08-07 | Thomson Csf | Dispositif de correction, en temps reel, d'erreurs sur des donnees enregistrees sur un support magnetique, et systeme de traitement de donnees comportant un tel dispositif |
DE3032468C2 (de) | 1980-08-28 | 1986-01-23 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Erkennung des Musters von Fehlerbündeln |
US4677623A (en) * | 1983-11-11 | 1987-06-30 | Hitachi, Ltd. | Decoding method and apparatus for cyclic codes |
US5148432A (en) * | 1988-11-14 | 1992-09-15 | Array Technology Corporation | Arrayed disk drive system and method |
US5381423A (en) * | 1989-07-25 | 1995-01-10 | Italtel Societa Italiana Telecomunicazioni S.P.A. | Process and device for the decoding of a shortened, cyclic binary code using error correction |
US5699369A (en) * | 1995-03-29 | 1997-12-16 | Network Systems Corporation | Adaptive forward error correction system and method |
US5936978A (en) * | 1996-12-05 | 1999-08-10 | Telefonaktiebolaget L M Ericsson (Publ) | Shortened fire code error-trapping decoding method and apparatus |
-
1998
- 1998-10-13 DE DE19846723A patent/DE19846723A1/de not_active Withdrawn
-
1999
- 1999-08-27 DE DE59901520T patent/DE59901520D1/de not_active Expired - Lifetime
- 1999-08-27 AT AT99953617T patent/ATE218017T1/de active
- 1999-08-27 JP JP2000576545A patent/JP4488466B2/ja not_active Expired - Lifetime
- 1999-08-27 EP EP99953617A patent/EP1121760B1/de not_active Expired - Lifetime
- 1999-08-27 US US09/623,946 patent/US7162677B1/en not_active Expired - Lifetime
- 1999-08-27 WO PCT/DE1999/002686 patent/WO2000022737A1/de active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE19846723A1 (de) | 2000-04-20 |
EP1121760B1 (de) | 2002-05-22 |
US7162677B1 (en) | 2007-01-09 |
WO2000022737A1 (de) | 2000-04-20 |
JP2002527979A (ja) | 2002-08-27 |
DE59901520D1 (de) | 2002-06-27 |
ATE218017T1 (de) | 2002-06-15 |
EP1121760A1 (de) | 2001-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0729674B1 (en) | Cyclical redundancy check method and apparatus | |
US7461324B2 (en) | Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
CA2274106C (en) | Shortened fire code error-trapping decoding method and apparatus | |
US7346834B2 (en) | Randomizer systems for producing multiple-symbol randomizing sequences | |
US20140055290A1 (en) | Methods and Apparatus in Alternate Finite Field Based Coders and Decoders | |
JPH0661872A (ja) | 通信システム | |
US20030188248A1 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
US8631307B2 (en) | Method for encoding and/or decoding multimensional and a system comprising such method | |
US8365053B2 (en) | Encoding and decoding data using store and exclusive or operations | |
US20130145237A1 (en) | Methods and Systems for Rapid Error Location in Reed-Solomon Codes | |
EP2309650B1 (en) | A systematic encoder with arbitrary parity positions | |
US7877670B2 (en) | Error correcting decoding for convolutional and recursive systematic convolutional encoded sequences | |
US6405339B1 (en) | Parallelized programmable encoder/syndrome generator | |
JP4488466B2 (ja) | データの符号化および復号のための装置および方法 | |
KR200141094Y1 (ko) | 비씨에이취 코드워드를 부호화하는 장치 | |
US4298981A (en) | Decoding shortened cyclic block codes | |
JP3329053B2 (ja) | 誤り訂正方式 | |
EP0571019B1 (en) | Extended error protected communication system | |
JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
US20100299579A1 (en) | Methods and Systems for Error-Correction in Convolutional and Systematic Convolutional Decoders in Galois Configuration | |
KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
US7155656B1 (en) | Method and system for decoding of binary shortened cyclic code | |
KR100264061B1 (ko) | 바이패스 기능을 구비한 리드 솔로몬 엔코더의 제어장치 및방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090311 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090611 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090710 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4488466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |