JPH04505073A - フィールドエミッタアレイの製造用の自己整列ゲート方法 - Google Patents

フィールドエミッタアレイの製造用の自己整列ゲート方法

Info

Publication number
JPH04505073A
JPH04505073A JP50750190A JP50750190A JPH04505073A JP H04505073 A JPH04505073 A JP H04505073A JP 50750190 A JP50750190 A JP 50750190A JP 50750190 A JP50750190 A JP 50750190A JP H04505073 A JPH04505073 A JP H04505073A
Authority
JP
Japan
Prior art keywords
layer
photoresist
field emitter
depositing
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50750190A
Other languages
English (en)
Inventor
バルダイ、ザハー
ラルフ、ランデイ・ケイ
ラム、アーレン・イー
ロンゴ、ロバート・テイ
マノリー、アーサー・イー
フォーマン、ラルフ
Original Assignee
ヒューズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒューズ・エアクラフト・カンパニー filed Critical ヒューズ・エアクラフト・カンパニー
Priority claimed from PCT/US1990/002184 external-priority patent/WO1991003066A1/en
Publication of JPH04505073A publication Critical patent/JPH04505073A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 フィールドエミッタアレイの製造用の自己整列ゲート方法背景 本発明は一般にフィールドエミッタアレイ、特に自己整列されるミクロン程度の フィールドエミッタアレイを製造する方法に関する。
近年、F、 H,グレイ民地による文献(“A Vacuum Field E ff’ect Tarnsistor Using 5ilicon Flel d Es1tter Arrays ’ 、I EDM、 1988年、77B 乃至779頁)において論じられる理由のためにフィールドエミッタアレイは非 常に重要になってきている。フィールドエミッタアレイは典型的に上部金属およ び絶縁層を通る孔のセル状アレイを備えた金属/絶縁体/金属フィルムサンドイ ッチ構造を含み、下部金属層(エミッタ電極として機能する)の上面に対して効 果的に露出された上部金属層(加速電極として機能する)のエツジを残している 。多数の錐体形状の電子エミッタ素子が下部金属層上に設けられ、それらの各チ ップが上部金属層における各孔中に配置されるようにそれから上方に延在する。
適切な電圧がエミッタ電極、加速電極および加速電極の上方に位置された陽極と の間において供給された場合、電子が各錐体チップから陽極に流される。これら の装置に関する詳細はC,A、5pindt氏による文献(“A Th1n−F  ilw F 1eld−Esission Cathode” 、Journ al of Applied PhyslTh1n−F11s+ Field  Emission Cathodes vlth Molybdenum Co nes−、Journal of Applied Physlcs、Vol、 47 、No、12. 1976年12月、 524g乃至5263頁) 、C ,A、5ptndt氏他による文献(’Recent Progress in  Low−Voltage Field−Esisslon Cathode  Development’ 、 Jou許第3,453.478号明細書および C,A、5pindt氏他による米国特許第3.665.241号明細書および 第3.755,704号明細書中に認められる。フィールドエミッタアレイ装置 の製造方法を示す付加的な特許明細書はJ、 D、Levlne氏による米国特 許第3.921,022号明細書、S 、F ukase氏他によ民地国特許第 3.991i、412号明細書、1. Yuito氏他によ民地国特許第4.0 08,412号明細書、H,F、 Gray氏他に民地米国特許第4.307. 507号明細書およびR,F、Greene氏他による民地特許第4.513. 308号明細書である。
通常のフィールドエミッタアレイ製造方法において、正確な整列および孔の寸法 制御は、装置の非常に小さい幾何学形状および許容誤差のために非常に実現する ことが難しい。典型的に正確な整列を行うために、適切な整列および形成を保証 するために困難で時間を費やすマスクステップを使用することが必要である。
したがって、自己整列しており、実現するのにそれ程難しくなく、経済的なフィ ールドエミッタアレイを製造する方法を得ることが有効である。
b 発明の要約 春 フィールドエミッタアレイを形成する改良された方法を提i 供するために 、本発明は以下の処理ステップにしたがって71 レイを製造する。実質的に錐 体のフィールドエミッタ素子は−基体の表面上に形成され、その後酸化物層が基 体面およびフィールドエミッタ素子上に付着される。それから金属層がゲート金 属層を形成するように酸化物層上に付着される。その後、フォトレジスト層がゲ ート金属層上に付着される。
フォトレジスト層は各フィールドエミッタアレイ上のフォミッタ素子上のフォト レジストに自己整列された孔を生じるように酸素雰囲気中でプラズマエツチング 処理される。その後、フィールドエミッタ素子上の露出されたゲート金属層はマ スクとしてフォトレジストの層を使用してエツチング処理される。フォトレジス ト層が除去され、酸化物層はフィールドエミッタ素子を露出するためにエツチン グ処理される。
さらに、フィールドエミッション3極管装置において第2の酸化物層および陽極 金属層を設けるために別の処理が行われることができる。
図面の簡単な説明 本発明の種々の特徴および利点は、添付図面と共に以下の詳細な説明を参照する ことにより8男に理解されることができる。なお、同じ参照符号は同じ構造素子 を示す。
v!Jl乃至図8は本発明の原理によるフィールドエミッタアレイの好ましい製 造方法を示す。
図9および図■Oは、フィールドエミッション3極管を製造するときに使用され る付加的な処理ステップを示す。
実施例 図面を参照すると、図1および図2は基体の表面上に形成されたフィールドエミ ッタ素子12を有する基体11の側面および上部図をそれぞれ示す。基体11お よびフィールドエミッタ素子上2は例えばポリシリコンであってもよい。基体1 1はエミッタ素子のアレイを生成するように通常の方法で製造され、図2は典型 的なフィールドエミッタアレイを示している。典型的に基体11およびフィール ドエミッタ素子12はその上に付着された金属層20を有している。この金属層 20は例えばモリブデンからなる。金属層20は典型的に例えば約250乃至2 (100オングストロームの厚さに素子12および基体11上に付着されている 。しかしながら、金属層20は適用条件によっては除去されてもよいことが理解 されるべきである。
図3を参照すると、酸化物層13は基体11の表面およびフィールドエミッタ素 子12(または、使用されている場合には金属層20)上に付着される。酸化物 層13は典型的に化学蒸着処理を使用して形成される。酸化物層18は、例えば 約5000乃至約15000オングストロームの厚さに付着される。例えばクロ ムの層および金の層から構成されるゲート金属層14は例えば酸化物の層13上 に付着される。例えば、クロム層は300乃至約1000オングストロームの厚 さを有していてもよく、一方金層は2000乃至約5000オングストロームの 厚さを有していてもよい。
図4を参照すると、フォトレジスト15の層はゲート金属層14上に付着される 。フォトレジスト15の層は典型的に例えば約20秒間4000RP Mでスピ ンオンされたHoechst A Z 1370フオトレジストを使用する通常 のスビンオン工程を使用して付着される。
その後、図4の構造は図5に示されたように各フィールドエミッタ素子12上の フォトレジスト15の層の部分が除去されるように処理され、それによってフィ ールドエミッタ素子12の各チップ領域上のゲート金属層14の各部分を露出す る。これは、酸素環境中でフォトレジストの層15をプラズマエツチング処理す ることによって行われることができる。プラズマエツチング動作は、例えばLF E社(マサチューセッツ州。
ウオルサム)により製造されたプラズマ放電ストリッピングおよびエツチングシ ステムモデルNo、PDS/PDE 301で実行されてもよい。その説明のた めの特別の例として、上記された特定のパラメータを有するフィールドエミッタ アレイ構造上でこのようなプラズマエツチング処理を行う際に、上記のプラズマ 放電システムは最初に約0.1トルの圧力になるまで排気され、その後プラズマ 放電前に約240cc/分の速度、約3トルの気圧の酸素ガスの調整流が通過さ せられる。
プラズマ放電は所望のフォトレジスト除去を行うために予め定められた時間の間 システム中で設定される。その説明のための特別の例として、上記のパラメータ 値を有するその上に形成されたフィールドエミッタアレイ構造を有する単一の2 インチのウェハが約250ワツトのプラズマ放電パワー設定で上記のシステム中 で処理されたとき、約2分のプラズマエツチング期間は所望のフォトレジストレ ジスト除去を行う。
プラズマエツチングステップの結果、正確に整列された開口1Bはアレイの各フ ィールドエミッタ素子12上に直接形成される。開口16の寸法は、プラズマ放 電装置の時間およびパワー設定および、またはフォトレジストの層15の最初の 厚さを含む処理パラメータを適切に制御することによって制御されることができ る。
図6を参照すると、前のステップにおいて開口16を介して露出されたフィール ドエミッタ素子12は例えばマスクとしてフォトレジストの層15を使用する通 常のエツチング処理によってエツチング処理される。例えば水およびヨウ化カリ ウムの混合物は、例えば金をエツチングするために約1分乃至約5分の時間期間 使用されるでもよく、また約7秒間の過マンガン酸カリウムおよび約7秒間のシ ュウ酸がクロムをエツチングするために使用されてもよい。
図7および図8を参照するとフォトレジストの層15は除去され、酸化物の層1 3はフィールドエミッタ素子12を露出するために例えば稀釈されたフッ化水素 を使用する通常のエツチング処理工程を使用してエツチングされる。この結果は 図8に示されるように自己整列された陰極構造をもたらす。
図9および図10を参照すると、図1乃至図8の工程にしたがって製造されたフ ィールドエミッタ陰極構造上の自己整列された陽極構造の製造を可能にする付加 的な処理ステップが示されている。フォトレジスト層15が図7に示されたよう に除去された後、陽極構造を製造するために第2の酸化物層17がゲート金属層 14の上部に付着され、その後完成した装置において陽極金属層として機能する 付加金属層18が第2の酸化物層17上に付着される。
次に、図9の構造は図4乃至図8に関して上記されたように処理される。特に、 フォトレジストの層が陽極金属層18の上部面に供給され、素子12上のフォト レジスト層の一部を除去するためにプラズマエツチング処理される。陽極金属層 18はマスクとしてフォトレジスト層を使用してエツチング処理される。フォト レジスト層は除去され、第1および第2の酸化物層13.17はフィールドエミ ッタ素子12を露出するためにエツチング処理され、結果として図10に示され た構造を生成する。
上記の実施例は、本発明の原理を使用する多数の特定の実施例のいくつかの説明 に過ぎないことは理解されるであろう。
明らかに、本発明の技術的範囲を逸脱することなく非常に多数の別の装置が当業 者により容易に開発されることができる。
例えば、基体およびエミッタ素子を形成するためにポリシリコンの代りに金属が 使用されてもよい。また、異方性エツチングが臨界的である場合には、酸化物お よび金属層のドライエツチングが使用されてもよい。さらに、ゲート金属層はク ロムおよび全以外の金属合金、例えばモリブデン等により構成されてもよい。
手続補正書 。、it、ts 平成 年 月 日

Claims (13)

    【特許請求の範囲】
  1. (1)基体の表面上に実質的に錐体のフィールドエミッタ素子を形成し、 前記基体表面および前記フィールドエミッタ素子上に酸化物の層を付着し、 ゲート金属層を形成するために前記酸化物の層上に金属の層を付着し、 前記ゲート金属層上にフォトレジストの層を付着し、各フィールドエミッタ素子 上のフォトレジストの部分が除去され、それによって前記フィールドエミッタ素 子の各チップ領域上の前記ゲート金属層の各部分を露出させるように酸素雰囲気 中で前記フォトレジストの層をプラズマエッチングし、 マスクとして前記フォトレジストの層を使用して前記ゲート金属層の露出された 部分をエッチングし、前記フォトレジストの層を除去し、 前記フィールドエミッタ素子を露出するように前記酸化物の層の露出された部分 をエッチングするステップを含むフィールドエミッタアレイを製造する方法。
  2. (2)前記基体および前記フィールドエミッタ素子はポリシリコンから構成され ている請求項1記載の方法。
  3. (3)前記酸化物層の上に金属層を付着するステップは、前記酸化物層の上にク ロムの層を付着し、前記クロムの層上に金の層を付着するステップを含む請求項 1記載の方法。
  4. (4)前記フォトレジストの層をプラズマエッチングするステップは、 プラズマ放電装置中に前記基体を配置し、予め定められた圧力になるまで装置を 排気し、前記基体上に酸素ガスの調整流を通過させ、予め定められた時間にわた って前記装置中にプラズマ放電を設定するステップを含む請求項1記載の方法。
  5. (5)基体の表面上に実質的に錐体のフィールドエミッタ素子を形成し、 前記基体表面および前記フィールドエミッタ素子上に金属の第1の層を付着し、 前記金属の第1の層上に酸化物の層を付着し、ゲート金属層を形成するために前 記酸化物の層上に金属の第2の層を付着し、 前記ゲート金属層上にフォトレジストの層を付着し、各フィールドエミッタ素子 上のフォトレジストの部分が除去され、それによって前記フィールドエミッタ素 子の各チップ領域上の前記ゲート金属層の各部分を露出させるように酸素雰囲気 中で前記フォトレジストの層をプラズマエッチングし、 マスクとして前記フォトレジストの層を使用して前記ゲート金属層の露出された 部分をエッチングし、前記フォトレジストの層を除去し、 前記フィールドエミッタ素子を露出するように前記酸化物の層の露出された部分 をエッチングするステップを含むフィールドエミッタアレイを製造する方法。
  6. (6)前記基体および前記フィールドエミッタ素子はポリシリコンから構成され ている請求項5記載の方法。
  7. (7)前記金属の第1の層はチリプデンからなる請求項5記載の方法。
  8. (8)前記酸化物層上に前記金属の第2の層を付着するステップは、 前記酸化物層の上にクロムの層を付着し、前記クロムの層上に金の層を付着する ステップを含む請求項5記載の方法。
  9. (9)前記フォトレジストの層をプラズマエッチングするステップは、 プラズマ放電装置中に前記基体を配置し、予め定められた圧力になるまで装置を 排気し、前記基体上に酸素ガスの調整流を通過させ、予め定められた時間にわた って前記装置中にプラズマ放電を設定するステップを含む請求項5記載の方法。
  10. (10)基体の表面上に実質的に錐体のフィールドエミッタ素子を形成し、 前記基体表面および前記フィールドエミッタ素子上に酸化物の第1の層を付着し 、 ゲート金属層を形成するために前記酸化物の第1の層上に金属の層を付着し、 ゲート金属層上にフォトレジストの第1の層を付着し、各フィールドエミッタ素 子上のフォトレジストの部分が除去され、それによって前記フィールドエミッタ 素子の各チップ領域上の前記ゲート金属層の各部分を露出させるように酸素雰囲 気中で前記フォトレジストの第1の層をプラズマエッチングし、 マスクとして前記フォトレジストの第1の層を使用して前記ゲート金属層の露出 された部分をエッチングし、前記フォトレジストの第1の層を除去し、前記ゲー ト金属層および前記ゲート金属層によって被覆されていない前記第1の酸化物層 の各部分上に酸化物の第2の層を付着し、 陽極金属層を形成するように前記酸化物の第2の層上に金属の層を付着し、 前記陽極金属層上にフォトレジストの第2の層を付着し、各フィールドエミッタ 素子上の前記第2の層中のフォトレジストの部分が除去され、それによって前記 フィールドエミッタ素子の各チップ領域上の前記陽極金属層の各部分を露出させ るように酸素雰囲気中で前記フォトレジストの第2の層をプラズマエッチングし 、 マスクとして前記フォトレジストの第2の層を使用して前記陽極金属層の露出さ れた部分をエッチングし、前記フィールドエミッタ素子を露出するように前記第 1および第2の酸化物の層の露出された部分をエッチングするステップを含むフ ィールドエミッタ3極管アレイを製造する方法。
  11. (11)前記基体および前記フィールドエミッタ素子はポリシリコンからなる請 求項10記載の方法。
  12. (12)ゲート金属層を形成するために前記酸化物層上に金属の層を付着するス テップは、 前記酸化物層の上にクロムの層を付着し、前記クロムの層上に金の層を付着する ステップを含む請求項11記載の方法。
  13. (13)前記フォトレジストの第1および第2の層をプラズマエッチングするス テップは、 プラズマ放電装置中に前記基体を配置し、予め定められた圧力になるまで装置を 排気し、前記基体上に酸素ガスの調整流を通過させ、予め定められた時間にわた って前記装置中にプラズマ放電を設定するステップを含む請求項1記載の方法。
JP50750190A 1989-08-14 1990-04-23 フィールドエミッタアレイの製造用の自己整列ゲート方法 Pending JPH04505073A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US393,199 1989-08-14
PCT/US1990/002184 WO1991003066A1 (en) 1989-08-14 1990-04-23 Self-aligned gate process for fabricating field emitter arrays

Publications (1)

Publication Number Publication Date
JPH04505073A true JPH04505073A (ja) 1992-09-03

Family

ID=22220808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50750190A Pending JPH04505073A (ja) 1989-08-14 1990-04-23 フィールドエミッタアレイの製造用の自己整列ゲート方法

Country Status (1)

Country Link
JP (1) JPH04505073A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122269A (ja) * 1973-03-22 1974-11-22
JPS51132073A (en) * 1975-05-12 1976-11-16 Hitachi Ltd Manufacturing method of thin film electric field irradiation type elec tron beam source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122269A (ja) * 1973-03-22 1974-11-22
JPS51132073A (en) * 1975-05-12 1976-11-16 Hitachi Ltd Manufacturing method of thin film electric field irradiation type elec tron beam source

Similar Documents

Publication Publication Date Title
CA2034481C (en) Self-aligned gate process for fabricating field emitter arrays
US4964946A (en) Process for fabricating self-aligned field emitter arrays
US4307507A (en) Method of manufacturing a field-emission cathode structure
JP3226238B2 (ja) 電界放出型冷陰極およびその製造方法
US5857885A (en) Methods of forming field emission devices with self-aligned gate structure
US5607335A (en) Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material
JPH04505073A (ja) フィールドエミッタアレイの製造用の自己整列ゲート方法
JPH03295131A (ja) 電界放出素子およびその製造方法
US5848925A (en) Method for fabricating an array of edge electron emitters
US6403390B2 (en) Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
JPH0711937B2 (ja) 微小真空三極管とその製造方法
JPH05242797A (ja) 電子放出素子の製造方法
JPH0652788A (ja) 電界放出型電子源装置およびその製造方法
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
JP2811755B2 (ja) 微小真空三極管の製造方法
JP2636630B2 (ja) 電界放出素子及びその製造方法
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
JPH0714500A (ja) 電界放出カソード
JP2846988B2 (ja) 電界放出型電子放出源素子
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
JPH07160204A (ja) 電子放出素子の製造方法
JPH0794083A (ja) 電界放出陰極とその製造方法
JP2001143602A (ja) 電界放出型冷陰極及びその製造方法
JPH05242796A (ja) 電子放出素子の製造方法
JPH04262337A (ja) 電界放出陰極の製造方法