JPH04504629A - スケーラ・ゲート・アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 スケーラ・ゲート・アレイ １唄Ω分野 本発明は、画像処理の分野に関するものであり、より詳しくは、ディジタル画像 のスケーリングのための装置及びそれに付随する方法に関するものである。

１唄の藍量 本分野における従来技術は、ディジタル化スキャナの出現と共に始まったといえ る。即ち、ドキュメントを走査してディジタル・データ・フォーマットにするこ とが可能となった時に、ハードウェアないしソフトウェアによる、アルゴリズム に従ったスケーリングを実行することが可能になったのである。この種の技術に 関しては多くのアルゴリズムが考案されているが、それらの殆ど全ては、膨大な データ処理能力を必要とするものである。このように必要とされるデータ処理能 力が大きいことと、半導体技術が進歩したこととによって、この種のアルゴリズ ムでは、ディジクル・ハードウェア構成によって実現するようにしたものの割合 が増加しつつある。

本技術分野に深い関連を有する教示を含んでいる特許のうちの１つに、発明の名 称を「拡大／縮小のための装置及び方法（Ｍａｇｎｉｆｉｃａｔｉｏｎ／Ｄｅｍ ａｇｎｉｆｉｃａｔｉｏｎＡｐｐａｒａｔｕｓ　ａｎｄ　Ｍｅｔｈｏｄ）　Ｊと した、Ｊ−Ｌ−ボッタ（Ｊ、　Ｌ、　Ｐｏｔｔｅｒ）による米国特許第４２７５ ４５０号がある。同米国特許が開示している装置及び方法は、ディジタル画像信 号に基づいて形成する出力画像の、そのサイズを選択的に変更し得るようにした ものである。特にその装置は、縮小用カウント値を発生することによって、縮小 処理を実行するようにしている。即ち、この縮小用カウント値を利用して一連の 画像ビクセルのゲーティング制御を行なうようにしており、その制御は、そのカ ウント値に達した時にゲートの入力に存在しているビクセルは、通過させないよ うにするというものである。縮小用カウント値は、連続して周期的にカウントを 繰り返すようにしであるため、このカウント値に達するたびに、その時ゲートの 入力に発生しているビクセルは、いずれも通過を阻止されることになる。一方、 拡大のプロセス、即ち画像のサイズを増大させるプロセスは、ゲートの入力に存 在している１つのビクセルを、２回置上通過させることによって行なっている。

例えば、画像の大きさを２倍にする場合には、１つのビクセルを受け取ることに 対応して、２つのビクセルを通過させるようにしている。

スケーリングを施すための画像データを、スキャナから直接取り出し、それにス ケーリングを施し、そしてその処理した結果を出力デバイスへ送出するという方 式も、不可能ではない。しかしながら、この方式は広く採用されてはおらず、そ の理由は、処理能力が一致しなかったり、スケール・ファクタの違いによって受 ける影響の大きさが一致しないことがあるためである。そのため通常は、走査し た画像データを、一旦、フレーム・バッファ・メモリに記憶させるようにしてお り、そして記憶させたものを、ダイレクト・メモリ・アクセス制御、プログラム による入出力制御、ないしは割込駆動方式の入出力制御によって取り出すように している。また、処理した（即ちスケーリングした）画像データは、例えば、シ ステム・メモリの中に記憶するようにしている。更に、スケーリングのためのシ ステム及び方法としては、ＣＣＩＴＴのドキュメント規格に基づいたデータを圧 ３１／伸張プロセッサから受入れることができるものであることが望ましい、そ のようなものであれば、既に走査し、圧縮処理を施してディスクに記憶させであ るドキュメントを、再生し、伸張処理を施した上で、スケーリングすることも可 能だからである。

主型９概鷹 本発明は、２階調ディジタル画像のスケーリングを実行するための装置、及びそ れに付随する方法に関するものである。更には、本発明は、セミ・カスタムの超 大規模集積（ＶＬＳＩ）ゲート・アレイ技術を用いたモノリシック半導体集積回 路として構成するのに、特に適したものである。一方、本発明を、種々の市販の ＶＬＳＩデバイスを使用して組立てるようにするならば、製品として販売する画 像処理システムの製作にも利用可能なものとなる。

ここで開示する方法実施例のうち、２つの実施例は、スケール・ダウンのための （画像データを縮小するための）実施例であり、また、１つの実施例は、スケー ル・アップのための（画像データを拡大するための）実施例である０画像のスケ ール・ダウンを行なうには、複数のビクセルに対してサブサンプリングを行なう か、或いは、１つのグループを成す複数のビクセルに対して論理演算回路を用い るようにする、また、スケール・アップはビクセル複製処理によって行なう。

スケール・アップないしスケール・ダウンを行なう際のスケール・ファクタの値 は、ｒ２５５Ｊと「ｌ」との間で、しかも［１００分の１（０，１）Ｊきざみで 設定することができる。スケール・アップとスケール・ダウンとの、いずれのス ケーリング処理を行なうか、また、その処理を、いかなるスケール・ファクタ値 で行なうかは、スケーリング処理を開始する前に、ユーザが（インターフェース ・ソフトウェアを介して）選択することができる。スケーリング処理を実行する 際の、ユーザが選択可能なオプションとしては、更にその他のものもあり、例え ば、１次元の画像スケーリングとするか、それとも２次元の画像スケーリングと するかということや、白地に黒色画像とするか、それとも黒地に白抜き画像とす るか、等々のオプションがある。

以上から理解されるように、本発明の主要目的は、ディジタル画像のスケーリン グを行なうための改良した装置及び方法を提供することにある。

本発明の更なる目的は、スケーリングによる増大量を広いレンジで変化させるこ とのできる、ディジタル画像のスケーリング・システム及び方法を提供すること にある。

本発明の以上の目的並びにその他の目的は、以下の説明及び図面を参照すること によって更に明瞭となる。尚、図面は本開示の一部を成すものであり、図中、同 一ないし対応する要素には同一ないし対応する引用符号を付しである。

２匡の筐巣望説服 図１は、システム環境中に置かれた本発明の好適実施例を図示したブロック図で ある。

図２は、スケーリング・ハードウェア・ロジックを示した、下位レベルのブロッ ク図である。

図３は、水平方向スケール・ファクタ選択回路を示した、下位レベルのブロック 図である。

図４は、ビクセル・プロセッサ／データ・シフタ回路を図示した、下位レベルの ブロック図である。

図５は、比較回路を示した、下位レベルのブロック図である。

′図６は、入カライン長／出カライン長ロジックを示した、下位レベルのブロッ ク図である。

吐週叉施伍例説服 図１について説明すると、同図は、好適実施例をブロック図の形で図示したもの であり、この好適実施例は、圧縮伸張プロセッサ用ボート３、汎用ボート１、ス タティックＲＡＭ用ボート４、及びスケーリング・ハードウェア・ロジック２を 備えている。汎用ボート１を備えているのは、外界との間でデータの通信を行な うための手段を提供するためである。この汎用ボート１の中のインターフェース ・ハードウェア・ロジックは、殆どあらゆる種類の市販のマイクロプロセッサ５ に対してコンパチブルなものを使用している。初期化及びセットアツプの際のデ ータ・パラメータのロードは、この汎用ボート１を介して、プログラムによる入 出力制御によって行なえるようにしである。更に、２階調画像ビクセルの入力デ ータ・ストリームの入力も、この汎用ボート１を介して行なえるようにしである 。この「生」画像データは、本好適実施例の内部において、スケーリング・ハー ドウェア・ロジック２へ転送され、このロジック２では、３種類のスケーリング ・アルゴリズムを実行することができるようにしである。スケーリング処理を完 了した画像データは、スケーリング・ハードウェア・ロジック２から、再び汎用 ボート１へ戻される。汎用ボート１へ戻されたならば、そのスケーリング処理済 データを、マイクロプロセッサ５が取扱うことができ、また、システムがそのデ ータを使用することができる。この汎用ボートｌとマイクロプロセッサ５との間 では、更に、入力データ・ストリーム及び出力データ・ストリームの転送も行な うことができ、それらデータ・ストリームの転送は、割込駆動方式の制御によっ て行なうようにしている。ＤＭＡコントローラ６も備えられており、これは、外 界と本好適実施例との間の双方向データ転送の際の、データ・ソースとして設け られている。マイクロプロセッサ５とＤＭＡコントローラ６とのいずれによって も、スケーリング処理していない生画像データをフレーム・バッファ・メモリ７ から取り出すことができ、また、スケーリング処理し、加工処理した画像データ を、このフレーム・バッファ・メモリ７の中に記憶させることができるようにし である。また、スタティックＲＡＭ用ボート４を設けたのは、殆どあらゆる種類 の市販のスタティックＲＡＭ９への、インターフェースが得られるようにするた めである。

圧縮伸張プロセッサ用ボート３を設けたため、これが、生画像データをスケーリ ング・ハードウェア・ロジック２へ入力するための、もう１つのデータ経路を提 供している。このデータ経路は、通常は、圧縮／伸張プロセッサ８に関係した用 途に使用するものである。圧縮伸張プロセッサ用ボート３は更に、市販の圧縮／ 伸張プロセッサの中にインストールされているＶＬＳＩデバイスを利用するため の手段としても機能するものである。それらＶＬＳＩデバイスは、圧縮処理した ドキュメント・データ（即ち、国際電信電話諮問委員会（ＣＣＩＴＴ）のドキュ メント規格によるデータ）をメモリの中へ読み込み、そのデータに伸張処理を施 して元のデータ内容に戻し、そしてその元に戻したデータ内容を、スケーリング ・ハードウェア・ロジック２へ転送してスケーリングさせることができるが、こ のスケーリング・ハードウェア・ロジック２へのデータの転送を、ボート３を介 して行なうのである。

本好適例の装置はバイブライン方式を採用しており、この方式では、時々、ハー ドウェアをインターロックして装置を凍結することが必要になる。インターロッ クすると、スケーリング処理が停止され、そのときの装置の状態がそのまま保持 される。これによって、この装置と、外部のデバイス（例えばマイクロプロセッ サ５やＤＭＡコントローラ６等）との間の同期をとって入力データ・ストリーム ないし出力データ・ストリームの供給が適切に行なわれるようにするための、メ カニズムが確立されている。この凍結を行なうのは、例えば、フレーム・バッフ ァ・メモリ７をリフレッシュする必要があるとき、或いは、フレーム・バッファ ・メモリとディスク装置との間でデータのスワツピングを行なうとき、等々の場 合である。

図２は、スケーリング・ハードウェア・ロジック２の、下位レベルのブロック図 である。スケーリング・ハードウェア・ロジック２は、水平方向スケール・ファ クタ選択回路１０と、ビクセル・プロセッサ／データ・シフタ回路１１と、比較 回路１２と、走査ライン長ロジック回路２４とに分けられる。このうちの水平方 向スケール・ファクタ選択回路１０は、図３に、更に詳細に図示しである。この 回路１０は、図示の如く、並直列変換シフト・レジスタ１６と、第１スケール・ ファクタ用ラッチ１３と、第２スケール・ファクタ用ラッチ１４と、スケール・ ファクタ選択マルチプレクサ１５とを含んでおり、このうちの並直列変換シフト ・レジスタ１６は、クロック（ＣＬＯＣＫ）信号と、スタティックＲＡＭ用ボー ト４からの出力とを受け取るようにしである。

動作について説明すると、画像データのスケーリング処理は、第１スケール・フ ァクタ値か、第２スケール・ファクタ値かの、いずれかの値をもって行なわれる 。これら２つのスケール・ファクタ値は、「１」からｒ２５５」までの範囲内で 選択可能な整数値である。これらのスケール・ファクタ値は、画像のスケーリン グ処理の開始前に、ＰＩＯ制御（プログラムによる入出力制御）によって、汎用 ボート１を介してラッチ１３とラッチ１４とにロードしておく、これらのスケー ル・ファクタ値は、水平方向〔Ｘ方向〕に並んでいる何個のビクセルを、ひとま とめにしてスケーリング処理して行くべきかを示すものである。第１スケール・ ファクタ値と第２スケール・ファクタ値とは、常に、整数の「１」だけ離れた数 値にする（例えば「４」と「５」にしたり、ｒ１２７Ｊとｒ１２８Ｊにしたりす る）。これら２つのスケール・ファクタ値のうちからの選択を、１００回の連続 するシーケンスの中で行なうことによってｒｉｏｏ分の１（０，１）Ｊのスケー リング精度を得るようにしている０例えば、倍率ないし縮尺率がｒ４．ＯＩＪの スケーリングを行ないたいのであれば、２つのスケール・ファクタ値を、夫々「 ４」と「５」にする、そして１００回の連続するシーケンスの中では、「４」が ９９９回選択れ、「５」が１回選択されることになる。スケール・ファクタ選択 マルチプレクサ１５は、各々のビクセル・スケーリング処理のシーケンスにおい て使用する、スケール・ファクタを選択するためのものである。このスケール・ ファクタ選択マルチプレクサ１５の選択人力Ｓには、並直列変換シフト・レジス タ１６の出力を接続しである。この並直列変換シフト・レジスタ１６には、スタ ティックＲＡＭ用ポート４を介してスタティックＲＡＭ９から送られてくるビッ ト・ストリームが、パラレルにロードされる。また、毎回のクロック・サイクル ごとに行なわれるシリアル・シフトによって、スケール・ファクタ選択マルチプ レクサ１５を制御するための一連のビットが発生される。これらの、ビット・ス トリームをロードするプロセスと、シフトするプロセスとは、スケーリング処理 が水平方向へ進行して行くのに合わせて、繰り返して実行されるプロセスである 。並直列変換シフト・レジスタ１６は、８ビツトのレジスタである。ただし、既 述の如く、所望の精度を得るためには、１００回の連続するスケール・ファクタ 選択シーケンスが必要である。「８」をｒｌｏＯＪに均等に割り振ることはでき ないため、スタティックＲＡＭ９の記憶位置のうちの１００箇所を使用して、１ ００とおりの、８ビツトのストリームから成る数列を記憶させるようにしている 。これによって、スタティックＲＡＭを整数回アクセスすれば、１００個のスケ ール・ファクタから成る数列が得られるようになっている。ただし実際には、必 ずしも１００箇所の記憶位置の全てが使用されるとは限らない。例えば、倍率な いし縮小率がｒ４．５Ｊのスケーリング処理をしようとする場合には、１つの８ ビツト値で、スケール・ファクタ値「４」とスケール・ファクタ値「５」とのう ちからの選択を行なうことができる。この場合、スタティックＲＡＭの８ビツト の記憶位置を１箇所使用するだけで、１００回の連続するスケール・ファクタ選 択シーケンスを実行することができる。この、個数が１個から１００個までの間 の８ビツト値から成る、８ビツト値のストリームを生成するという作業は、スケ ーリング処理の開始前に、ソフトウェアによって、オフ・ラインで実行しておき 、そして生成したそのストリームを、スタティックＲＡＭ９の中に予めロードし ておくようにしている。

斯かる制御用数列の生成には、次の２つの処理操作が必要である。即ち、先ず２ つのスケール・ファクタ整数を算出する処理操作、そして次に、制御用数列を生 成する処理操作である。第１スケール・ファクタ整数値は、スケール・ファクタ 目標値の少数部分を切り落として整数とする（即ち切り捨てを行なう）ことによ って算出する。また、第２スケール・ファクタ整数値は、第１スケール・ファク タ整数値に「ｌ」を加えることによって算出する。

制御用数列を生成するためには、第１スケール・ファクタ整数値か第２スケール ・ファクタ整数値かのいずれかを次々と数列の最後尾に付加して行き、そして値 を１つ付加したならば、その都度、それを付加した結果得られたスケール比を判 定するようにする。

以下に示すのは、この制御用数列を説明するための、擬似コードで書いたリス変 数： ＣＴＳＩ　数列の整数の現在累計値 ＳＳ　数列の長さく数列の項数） ＤＳＦ　スケール・ファクタ目標値 ５ＳＦＩ　第２スケール・ファクタ整数値ＦＳＦ　Ｉ　第１スケール・ファクタ 整数値Ｃ５Ｆ　スケール・ファクタ現在値 コード： ＣＴＳＩ＝ＦＳＦｒ ＳＳ＝１ Ｄ。

（ＣＴＳ　Ｉ）／　（ＳＳ）＝　（ＣＳＦ）Ｉｆ　（ＳＣＦ）＞　（ＤＳＦ） ｈｅｎ ＣＴＳ　Ｉ　＝ＣＴＳ　Ｉ　＋ＦＳＦ　ｌ５Ｓ＝ＳＳ＋１ （ＣＴＳＩ）／　（ＳＳ）＝　（ＣＳＦ）Ｉｆ　（ＳＣＦ）＜　（ＤＳＦ） ｈｅｎ ＣＴＳＩ＝ＣＴＳＩ＋５ＳＦＩ ｓｓ＝ｓｓ＋ｉ Ｗｈ　ｉ　ｌ　ｅ　（（ＳＳ＜＝　（最大数列長さ））＆（絶対値（（ＣＴＳｒ ／５Ｓ）−ＤＳＦ）＞誤差）めの数列は、スタティックＲＡＭの中に、整数の形 でプログラムしておくようにしている。

上に示した具体例の場合には、スタティックＲＡＭの水平方向セクションにはｒ ４０　（ｈｅｘ）Ｊがロードされることになる。

図４は、ビクセル・プロセッサ／データ・シフタ回路１１のブロック図を示した ものである。このビクセル・プロセッサ／データ・シフタ回路１１では、主入力 ビクセル画像データが、クロック信号の制御の下に、入力ビクセル・データ・レ ジスタ２１へ入力してくる。この入力データ・レジスタ２１は、８ビツト幅のレ ジスタである。この入力データ・レジスタ２１は、入力してきたそれらビクセル を、データ・シフタ２０へ転送する。データ・シフタ２０は、入力データ・レジ スタ２１から受け取る８ビツトを配列し直して、このデータ・シフタ２０の出力 においてはそれらのビットが１６ビツトのフィールドになるようにするものとし て、構成したものである。このデータ・シフタ２０が実行するシフト動作におけ るシフト量は、シフタ制御値によって決められ、ポジション「０」個分からポジ ション「８」個分までの間の量である。１６ビツトの出力フィールドのうち、最 下位８桁のビット（８個のＬＳＢ）は、入力データ・レジスタ２１ヘフイードバ ツクされる。一方、最上位８桁のビット（８個のＭＳＢ）は、論理演算／サブサ ンプル回路２２へ供給される。従って、ある１回のクロック・サイクルにおいて スケーリング処理することのできるビクセルの個数は、最大でも８個までである 。そして、ある１回のクロック・サイクルにおいて、スケーリング処理の対象か ら外れたビクセルは、データ・シフタ２０の、８個のＬＳＢの中に残留させ、そ して、次のクロックのエツジの発生時に、入力データ・レジスタ２１ヘフイード バツクするようにしている。論理演算／サブサンプル回路２２に与えられている 任務は、シフトされたビクセルに対してスケーリング処理を実行することであり 、そのスケーリング処理のために、３つのスケーリング・アルゴリズムのうちの いずれか１つを選択するようにしている。シフトされた複数のビクセルは、論理 演算／サブサンプル回路２２の中において、選択されたスケール・ファクタ値に 従って、グループに編成される。このスケール・グルービング（即ちスケーリン グのためのグループ編成）の持つ意味は、実行するスケーリング方法がどの方法 であるかによって、多少異なったものとなる。即ち、実行するスケーリング方法 がサブサンプリング処理である場合には、スケール・グルービングは、そのスケ ーリング処理によって放棄されることになるビクセルの個数に、スケーリングの 後にそのビクセル・グループの中に残される１個のビクセルを加えた、合計のビ クセル個数を示すためのものとなる。また、実行するスケーリング方法が論理演 算式減少処理である場合には、スケール・グルービングは、論理演算回路へ供給 すべきビクセル・グループを示すためのものとなる。また、実行するスケーリン グ方法がビクセル複製処理である場合には、スケール・グルービングは、現在入 力ビクセルの複製を何回繰り返して行なう必要があるかを示すためのものとなる 。更に、選択されたスケール・ファクタ値の大きさによっては、１つのビクセル ・グループに対するスケーリング処理を完了するまでに、複数回のクロック・サ イクルの反復が必要とされることもある（即ち、スケール・ファクタが［８Ｊよ り大きい場合である）。サブサンプリング処理を行なうには、ビクセルのグルー プ編成処理が完了した時点で、データ・シフタ２０へ最後にシフト・インされた ビクセルを、サブサンプリングしたビクセル（直とするようにしている。このサ ブサンプリングしたビクセル値は、論理演算／サブサンプル回路２２の、スケー リング処理済ビクセル出力に送出される。論理演算式減少処理を行なうには、ス ケーリングのための１つのビクセル・グループの中の全てのビクセルを対象とし て、前面ビクセル（フォアグラウンド・ビクセル）に対する論理和（ＯＲ）演算 を（或いは、背景ビクセル（バックグラウンド・ビクセル）に対する論理積（Ａ ＮＤ）演算を）実行するようにする。尚、論理演算／サブサンプル回路２２は、 ２値画像の極性反転処理を行なえるようにしであるため、ユーザは、白地に黒色 画像のドキュメントとするか、それとも黒地に白抜き画像のドキュメントとする かを指定することができる。ビクセル複製処理を行なうには、入力ビクセル・デ ータ・レジスタ２１のＬＳＢを、そのまま、論理演算／サブサンプル回路２２の スケーリング処理済ビクセル出力へ転送することによって、複製を行なうように している。この場合、シフタ制御値は、いずれのクロック・サイクルにおいても 「０」に保持しておき、それによって、データ・シフタ２０がシフト動作を起こ さないようにしてお（。そして、入力ビクセルの複製が必要回数だけ行なわれた ならば、シフタ制御を、クロック・サイクル１回に付き１つずつシフトする制御 方式に切り換える。この切り換えによって、次の入力ビクセルが新たにＬＳＢと なって、入力ビクセル・データ・レジスタ２１へ供給され、そしてそこで、その ビクセルの複製が行なわれるようになる０以上の３つのうちのいずれのスケーリ ング・アルゴリズムが実行されるときにも、論理演算／サブサンプル回路２２の スケーリング処理済ビクセル出力は、直並列変換シフト・レジスタ２３へ転送さ れる。そして、この直並列変換シフト・レジスタ２３において、転送されてくる スケーリング処理済ビクセル値が、パラレル・データ・フォーマットにアセンブ ルされる。即ち、１回のクロック・サイクル毎に、論理演算／サブサンプル回路 ２２から、１つの有効スケーリング処理済ビクセルが送出され、そしてそのビク セルが直並列変換シフト・レジスタ２３ヘシフト・インされる。このデータ（即 ちビクセル）は、この直並列変換シフト・レジスタ２３から汎用ボート１へ転送 することができ、そしてそれを、システムのマイクロプロセッサ５またはＤＭＡ コントローラ６で読み出すことができる。

スケール・ファクタ値の選択が行なわれたならば、その選択されたスケール・フ ァクタ値（即ちスケール・ファクタ選択値）は、図５に示した比較回路１２へ転 送される。この比較回路１２は、スケール・ファクタ選択値と、ビクセル・プロ セッサ／データ・シフタ回路１１の状態情報とに応じて、データ・シフタ２０ヘ シフト制御値を出力するものである。比較回路１２は、２つのレジスタと２つの 減算形比較器（減算器）とから構成しである。レジスタＡには、スケール・グル ービングを完了するために必要なビクセルの個数を、記憶させるようにしている 。スケール・グルービングの持つ意味は、実行するスケーリング方法がどの方法 であるかによって、多少異なったものとなる。即ち、実行するスケーリング方法 がサブサンプリング処理である場合には、スケール・グルービングは、そのスケ ーリング処理によって放棄されることになるビクセルの個数に、スケーリングの 後にそのビクセル・グループの中に残される１個のビクセルを加えた、合計のビ クセル個数を示すためのものとなる。また、実行するスケーリング方法が論理演 算式減少処理である場合には、スケール・グルービングは、そのスケーリング処 理によって放棄されることになるビクセルの個数に、スケーリングの後にそのビ クセル・グループの中に残される１個のビクセルを加えた、ビクセルのグループ を示すためのものとなる。更に、実行するスケーリング方法が論理演算式減少処 理である場合には、スケール・グルービングは、論理演算回路へ供給すべきビク セル・グループを示すためのものとなる。また、実行するスケーリング方法がビ クセル複製処理である場合には、スケール・グルービングは、現在入力ビクセル の複製を何回繰り返して行なう必要があるかを示すためのものとなる。レジスタ Ｂには、入力ビクセル・データ・レジスタ２１の中にあって末だスケーリング処 理の対象とされていないビクセルの個数を記憶させるようにしており、これに関 しては、実行するスケーリング方法がどれであっても同じである。一方、レジス タＡにスケール・ファクタ選択値がロードされている場合、そのスケール・ファ クタ選択値が表わしているのは、サブサンプリング処理を実行しようとしている のであれば、１回のサブサンプリングの対象となるビクセルの総数であり、また 、論理演算式減少処理を実行しようとしているのであれば、一度に論理演算回路 へ供給すべきビクセルの総数である。更に、スケール・アップ処理を行なおうと しているのであれば、レジスタＡにロードされている、そのスケール・ファクタ 選択値は、実行すべきビクセル複製処理の総回数を表わしている。スケーリング 処理が開始されたならば、レジスタＡには、第１番目のスケール・ファクタ選択 値がロードされる。一方、レジスタＢには値ｒ８Ｊをロードするが、その理由は 、入力ビクセル・データ・レジスタ２１が８ビツト幅であるため、現在、スケー リング処理の対象とすることのできる状態にあるビクセルの総数を表わす数字は 「８」だからである。スケーリング処理が許可されたならば、レジスタＡとレジ スタＢとを、２つの減算形比較器（即ち減算器）（Ａ−Ｂ）と（Ｂ−Ａ）とで比 較する。減算器（Ａ−Ｂ）は、レジスタＡの値からレジスタＢの値を引いた値を 評価するものである。また、減算器（Ｂ−Ａ）は、レジスタＢの値からレジスタ Ａの値を引いた値を評価するものである。従ってこれら２つの減算器のうちの一 方のみが、その結果値として正の非ゼロ値を発生することができる。もし、減算 器（Ａ−Ｂ）が、その結果値として正の非ゼロ値を発生しているならば、レジス タＡの出力がレジスタＢの出力より大きいことが分かる。これは、スケール・グ ルービングを完了するために必要なビクセル個数の方が、入力ビクセル・デ−タ ・レジスタ２１の中にあるビクセル個数より多いことを意味している。この結果 が出た場合には、入力ビクセル・データ・レジスタ２１の中にある全てのビクセ ルに対してスケーリング処理を施した上で、この入力ビクセル・データ・レジス タ２１に、後続のクロック・サイクルにおいて、新たな８ビツトの主入力画像デ ータをロードする。また、減算器（Ａ−Ｂ）の出力をレジスタ２ヘロ−ドバツク して、スケール・グルービングを完了するまでに、あと何個のビクセルが必要で あるかを、このレジスタＡに表示させる。レジスタＢには、後続のクロック・サ イクルにおいて、値「８」をロードし、それによって、このレジスタＢに、入力 ビクセル・データ・レジスタ２１内に新たなビクセル・データが存在しているこ とを表示させる。更に、減算器（Ａ−Ｂ）からシフタ制御値を送出させることに よって、データ・シフタ２０に対して、何個のビクセルを論理演算／サブサンプ リング回路２２ヘシフト・インすべきかを指示する。尚、この場合には、グルー ビング即ちグループ編成を完了するまでには、更に多くのデータ（即ちビクセル ）が必要とされているのであるから、論理演算／サブサンプリング回路２２の出 力が、直並列変換シフト・レジスタ２３ヘシフト・インすることは、ないように しておく。

一方、もし、減算器（Ｅ−Ａ）が正の非ゼロ値を発生しているならば、レジスタ Ｂの出力の方がレジスタＡの出力より大きいことが分かる。この場合は、入力ビ クセル・データ・レジスタ２１の中に入っているビクセルの個数の方が、スケー ル・グルービングを完了するために必要なビクセルの個数より多いのである。

これは即ち、入力ビクセル・データ・レジスタ２１の中に、スケール・グルービ ングを完了させることのできる充分な個数のビクセルが存在していることを意味 している。この状況が生じたならば、レジスタＡの内容を、データ・シフタ２０ を制御するためのシフタ制御値として使用する。そして、レジスタＡには、後続 のクロック・サイクルにおいて、順番が次のスケール・ファクタ選択値をロード し、それによって、このレジスタＡに次回のスケール・グルービングに必要なビ クセルの総数を表示させる。また、レジスタＢには、後続のクロック・サイクル において、減算器（Ｂ−Ａ）の出力をロードし、それによって、入力ビクセル・ データ・レジスタ２１の中に存在するビクセルであって未だスケーリング処理の 対象とされていないビクセルの個数を、このレジスタＢに表示させる。

更にまた、もし、レジスタＡの出力とレジスタＢの出力とが等しければ、減算器 （Ａ−Ｂ）と減算器（Ｂ−Ａ）との双方が結果値として「０」を発生する。この 結果が生じたときには、グループ編成を完了するために必要なビクセルの個数と 、入力データ・レジスタ２１の中に残っているビクセルの個数とは等しい、従っ て、レジスタＡの値を、シフタ制御信号の値として使用する。そして、レジスタ Ａには、後続のクロック・サイクルにおいて、順番が次のスケール・ファクタ選 択値をロードする。一方、入力ビクセル・データ・レジスタ２１は、それまで保 持していた全てのビクセルを、スケーリング処理に使い果たしてしまうことにな るため、後続のクロック・サイクルにおいて、新たな８ビツトの入力ビクセル・ データをロードする。またレジスタＢには、後続のクロック・サイクルにおいて 、値「８」をロードし、それによって、入力ビクセル・データ・レジスタ２１内 に新たなデータが存在していることを、このレジスタＢに表示させるようにする 。

以上に説明した比較回路１２の動作は、サブサンプリング処理ないし論理演算式 減少処理によってスケール・ダウンを実行する場合に限った動作である。ビクセ ル複製処理によってスケール・アップを実行する場合には、その動作は多少異な ったものとなる。即ち、スケール・アップを実行する際のスケール・グルービン グは、ビクセルの複製処理の回数を示すためのものである。ビクセルの複製処理 の実行速度として可能な速度は、クロック・サイクル１回に付きビクセル１個を 複製する速度だけである。この意味において、スケール・ファクタ選択値は、１ 回のクロック・サイクルにおいて１個のビクセルが複製されるたびに、デクリメ ントするためのカウント値であるということができる。それゆえ、スケール・ア ップの処理の実行中には、レジスタＡを、ビクセルの複製が行なわれたクロック ・サイクルが１回過ぎるごとにデクリメントする、デクリメント・カウンタとし て動作させるようにする。そして、レジスタＡがカウント値「０」に達し、それ によって、そのときの入力ビクセルを対象とした複製処理が完了したことが示さ れるまでは、シフタ制御信号を、シフト動作を実行してはならないことを指示し た値にしておく。レジスタＡがカウント値「０」に達したならば、そのときにシ フタ制御値を「１」にして、次の入力ビクセルに交換すべきときかきトことを表 示する。更にレジスタＢも、スケール・アップの処理の実行中は、デクリメント ・カウンタとして動作させる。即ち、レジスタＡが「０」にまでデクリメントさ れるたびに、レジスタＢを「１」だけデクリメントし、それによって、入力ビク セル・データ・レジスタ２１の中のビクセルが、また１つ使い果たされたという ことを表示する。レジスタＢが「０」にまでデクリメントされたときには、入力 ビクセル・データ・レジスタの中にかつて入っていた８個のビットは、その全て がスケーリング処理（即ち複製処理）に使い果たされている。それゆえ、後続の クロック・サイクルにおいて、入力ビクセル・データ・レジスタ２１に、次の８ ビツトの生ビクセル・データをロードする。またそれと共に、レジスタＢには値 「８」をロードして、その状態を表示させるようにする。

以上に説明した３種類のスケーリング・アルゴリズムの夫々を、２次元画像のス ケーリング処理にも対応できるものとするために、ここに開示している装置に施 すべき性能強化策としては、幾つかの方策がある。先ず、論理演算式減少処理の 場合には、ビクセル・グループの定義を拡張して、論理演算／サブサンプル回路 ２２の論理演算回路部分へ供給するための、水平方向及び垂直方向に広がりを持 ったビクセルのマトリクスを包含するようにすれば良い。ただし、これを実現す るには多少の困難を伴うが、その原因は、入力ビクセル・データのデータ・スト リームは、その順番がラスク走査の順番となっているということにある。そこで 、本発明では、直並列変換シフト・レジスタ２３から出力される、スケーリング 処理した出力ビクセルを、スタティックＲＡＭ９に記憶させることができるよう にするためのメカニズムを備えるようにしている。こうしてスタティックＲＡＭ ９に記憶させたビクセルは、その各々が、部分的に即ち水平方向にのみスケーリ ングを施して形成した、サブグループを表わしている。そして、後続の走査ライ ンを水平方向に処理して行（際に、それらの部分的スケーリング処理済サブグル ープを、スタティックＲＡＭ９から読み出して、現在の水平方向部分的スケーリ ング処理済サブグループと共に、論理演算回路へ供給する。そして、このプロセ スの結果として得られる、新たな部分的スケーリング処理済サブグループを、ス タティックＲＡＭ９へ書き戻すようにし、以前の水平方向部分的スケーリング処 理済サブグループの上に重ねて上書きして行く。このプロセスは、複数のビクセ ルから成る、水平方向及び垂直方向に広がりを持つ１つのマトリクスの全体の中 の、その最後の水平方向の走査ラインが入力ビクセル・データ・ストリームの中 に入って（るまで継続して実行する。この最後の走査ラインの処理の実行中に直 並列変換シフト・レジスタ２３から出力される、スケーリング処理済出力ビクセ ルが、この、水平方向及び垂直方向に広がりを持つビクセルのマトリクスの、そ の全体に対応した、処理結果の（即ちスケーリング処理した）ビクセルとなって いる。

サブサンプリング処理を２次元的に実行する場合には、その２次元シーケンスの 中の最後の走査ラインの処理が開始されるまでの間は、入力データ・ストリーム をデータ・シフタ２０へ供給する必要はない。即ち、それまでの間は、単に。

入力データ・ストリームを読み込んで廃棄してしまうだけで良い、こうすること によって、システムの性能を強化することができ、その理由は、外界から入力し てくる入力データ・ストリームを、シフト動作が実行される間、停止して待たせ ておく必要がなくなるからである。

スケール・アップ処理を２次元的に実行する場合には、ビクセルを水平方向に複 製すると共に、走査ラインの全体を垂直方向に複製することも必要となる。その ため、外界から入力してくる複数のビクセルから成る入力データ・ストリームの うち、同じ１本の走査ライン上に位置する複数のビクセルは、走査ラインを単位 として、まとめて記憶させておくようにすれば極めて好都合である。そこで本装 置では、１つの２次元シーケンスの中の最初の走査ラインの処理の実行中に、入 力データ・ストリームから入力ビクセル・データ・レジスタ２１ヘロードが行な われるたびに、スタティックＲＡＭ９に、その入力データ・ストリームを記憶さ せるようにするメカニズムを備えている。そして更に本装置では、その入力デー タ・ストリームをスタティックＲＡＭ９から取り出して、大力ビクセル・データ ・レジスタ２１にロードする際に、元の走査ラインから複数本の走査ラインが複 製されるようにするメカニズムを備えている。

入力データ・ストリームの中には、どこまでのデータによって１本の入力走査ラ インが構成されているのかを示す、境界記号の類は含まれていない。同様に、出 力データ・ストリームの中にも、どこまでのデータによって１本の出力走査ライ ンが構成されるのかを示す、境界記号の類は含まれていない。そこで、走査ライ ンの境界を明示するために必要となる装置を、図６に示した。入カライン長ラッ チ２５及び出カライン長ラッチ２７は、ソフトウェア制御の下にロードを行なう ようにしたラッチである。また、これら双方のラッチへのロードは、スケーリン グ処理の開始前に行なう、入カライン長ラッチ２５ヘロードする値は、１本の走 査ラインを構成しているデータ量に対応した、入力データ・ストリームからのデ ータの転送回数を明示するための値である。同様に、出カライン長ラッチ２７は 、１本の出力走査ラインを構成するデータ量に対応した、出力データ・ストリー ムからのデータ転送回数を明示するためのラッチである。更に、入カライン長ラ ッチ２５は、入カライン長カウンタ２６へのロードを行なうために使用するもの である。即ち、入カライン長カウンタ２６には、入カライン長ラッチ２５の中の 値をロードし、その後、入力データ・ストリームからの、データの受け取りが行 なわれるたびに、この入カライン長カウンタ２６を「１」ずつデクリメントする ようにする。この入カライン長カウンタ２６が「０」にまでデクリメントされた ときが、入力データ・ストリームの中の１本の入力走査ラインの終端に達したと きである。このとき、入カライン長カウンタ２６は、入カライン長ラッチ２５の 中の値をみずからに再ロードして、続く次の入力走査ラインを判別できるように する。出カライン長カウンタ２８の動作も同様である。即ち、この出カライン長 カウンタ２８には、スケーリング処理の開始前に、出カライン長ラッチ２７の中 の値をロードする。そして、出力データ・ストリームから、出力データが読み取 られて転送されるたびに、出カライン長カウンタ２８を「１」ずつデクリメント するようにする。この出カライン長カウンタ２８が「０」にまでデクリメントさ れたときが、１本の出力走査ラインの終端に達したときである。このとき、出カ ライン長カウンタ２８は、出カライン長ラッチ２７の中の値をみずからに再ロー ドして、続く次の出力走査ラインを判別できるようにする。このように、両方の ライン長カウンタのロードを、ソフトウェアの制御の下に行なうのではなく、予 めロードしであるラッチから行なうようにしであるため、（入力及び出力データ ・ストリームの供給のためのものを除けば）全くソフトウェアを介在させること なく、スケーリング処理を１本の走査ラインから次の走査ラインへと次々と実− 行することができるようになっている。また、入カライン長の値と、出カライン 長の値とが、ミスマツチしているようにプログラムしておくことも可能であり、 そうすれば、ウィンドウ処理を実行することができるようになる。

補遺Ａは、水平方向サブサンプリング処理、垂直方向サブサンプリング処理、そ れに垂直及び水平方向サブサンプリング処理という３種類の条件で、３：１のス ケーリング処理を行なう際の、サブサンプリングの具体例を示したものである。

補遺Ｂは、水平方向ビクセル論理和（ＯＲ）処理、垂直方向ビクセル論理和処理 、それに垂直及び水平方向ビクセル論理和処理という３種類の条件で、３：１の スケーリング処理を行なう際の、論理演算式減少処理の具体例を示したものであ る。

補遺Ｃは、水平方向ビクセル複製処理、垂直方向ビクセル複製処理、それに垂直 及び水平方向ビクセル複製処理という３種類の条件で、１：３のスケーリング処 理を行なう際の、ビクセル複製処理の具体例を示したものである。

以上に本発明の好適実施例であると考えられるものを幾つか説明したが、それら 実施例に対しては、本発明の本質的概念から逸脱することな（、多種多様な変更 並びに改変を加え得ることが明らかである。それゆえ、添付の請求の範囲におい ては、本発明の真正の範囲に含まれ得る、それらの変更及び改変の全てを包含す るようにしている。

スケーラ・ゲート・アレイ 要　約　書 本発明の装置及び方法は、３種類のスケーリング処理機能を用いて、ドキュメン ト等の、２階調ディジタル画像データをスケーリング処理するものである。ディ ジタル化したドキュメントの解像度（例えばディジタル・スキャナを用いて得ら れた解像度）は、画像出力装置（例えば、レーザ・プリンタ、ＣＲＴディスプレ イ、ファクシミリ・マシン、等々）の解像度とは、大抵は異なっているものであ る０本発明は、走査して得た画像データを取り入れ、そのデータをスケーリング することによって、出力装置との間の解像度の不一致を補償するものである。

本発明は、ドキュメントの記録保存という用途に適したものであるが（例えばド キュメントを走査してマイクロフィルム上に記録する用途等）しカルながら、こ のスケーリング処理は、あらゆる２階調画像に対して実行し得るものである。

悶酪謹審謡失 国際調査報告

Claims (19)

【特許請求の範囲】
1. １．２階調ディジタル画像データのスケーリング処理を、サブサンプリング処理 、論理演算式縮小処理、及びピクセル複製処理を用いて、アルゴリズムに従って 実行するためのスケーラ・ゲート・アレイ装置において、ａ．少なくとも２つの ユーザ選択可能な水平方向スケール・ファクタ値を１つの数列にして出力する、 水平方向スケール・ファクタ値選択手段と、ｂ．ディジタル画像データ・ストリ ームを受け取り、その受け取ったディジタル画像データ・ストリームを制御信号 に応答して選択的にシフトし、そしてスケーリング処理済ディジタル画像の出力 データ・ストリームを発生する、ピクセル・プロセッサ／データ・シフタ手段と 、ｃ．前記水平方向スケール・ファクタ値選択手段から、水平方向スケール・フ ァクタ選択値数列を受け取り、前記ディジタル画像データ・ストリームの中の未 処理ピクセルの個数と、前記スケール・ファクタ選択値数列の中の現在水平方向 スケール・ファクタ値とを比較し、その比較結果を利用して、前記画像データを スケーリング処理するための前記制御信号を発生する、比較手段と、を備えたこ とを特徴とするスケーラ・ゲート・アレイ装置。
2. ２．前記水平方向スケール・ファクタ値選択手段並びに前記ピクセル・プロセッ サ／データ・シフタ手段ヘアドレスと双方向データとを供給する、データの記憶 及び取り出しのためのスタティック・ランダム・アクセス・メモリ・インターフ ェース手段を更に備えたことを特徴とする請求項１のスケーラ・ゲート・アレイ 装置。
3. ３．前記スタティック・ランタム・アクセス・メモリ・インターフェース手段の 前記双方向データが、 ａ．垂直方向スケール・ファクタ値、 ｂ．水平方向スケール・ファクタ値選択用ビット・ストリーム、ｃ．２次元的ピ クセル複製処理のための走査ライン基準データ、及び、ｄ．２次元的論理演算式 縮小処理のための部分的スケーリング処理済水平方向サブクループ、 を含んでいることを特徴とする請求項２のスケーラ・ゲート・アレイ装置。
4. ４．圧縮／伸張プロセッサないしはその他の適当な入力データ・ストリームのソ ースから入力される、前記入力データ・ストリームに対して、スケーリング処理 を施すための、圧縮／伸張プロセッサ・インターフェース手段を更に備えたこと を特徴とする請求項１記載のスケーラ・ゲート・アレイ装置。
5. ５．本発明の装置と外部デバイスとの間でデータの転送を行なうための汎用イン ターフェース手段を更に備えたことを特徴とする請求項１記載のスケーラ・ゲー ト・アレイ装置。
6. ６．本発明の装置と外部デバイスとの間で転送される前記データが、ａ．適当な ソースからの前記入力データ・ストリーム、ｂ．適当な転送先への前記出力デー タ・ストリーム、ｃ．ユーザがプログラム可能な内部レジスタ、ｄ．前記垂直方 向スケール・ファクタ値、及び、ｅ．前記水平方向スケール・ファクタ値選択用 ビット・ストリーム、を含んでいることを特徴とする請求項５のスケーラ・ゲー ト・アレイ装置。
7. ７．前記水平方向スケール・ファクタ値選択手段が、ａ．互いに整数の「１」の カウント値だけ離れている整数スケール・ファクタ値を夫々に記憶する、少なく とも２つのラッチ手段と、ｂ．前記ラッチ手段から前記整数スケール・ファクタ 値を入力として受け取り、選択信号に応答して、前記水平方向スケール・ファク タ選択値を出力に発生する、マルチプレクサ手段と、 ｃ．スケール・ファクタ選択用ビット・ストリームを受け取り、その受け取った スケール・ファクタ選択用ビット・ストリームの２値レベルに応答して、前記マ ルチプレクサ手段へ選択信号を送出する、レジスタ手段と、を備えていることを 特徴とする請求項１のスケーラ・ゲート・アレイ装置。
8. ８．前記ピクセル・プロセッサ／データ・シフタ手段が、ａ．前記入力ピクセル ・データ・ストリームを記憶すると共に、データ・シフタ手段から、未だスケー リング処理を施されていないピクセルをフィードバック・ピクセルとして受け取 る、フィードバック手段を備えた入力データ・レジスタと、 ｂ．前記入力データ・レジスタの８ビット出力を１６ビットのフィールドに配列 し直し、その配列し直した出力ビットのうちの最上位８桁のビットを論理演算／ サブサンプル手段へ転送し、またその出力ビットのうちの最下位８桁のビットを 前記入力データ・レジスタの入力ヘフィードバックし、更に、ピクセルを必要シ フト量だけシフトさせるための制御信号を受け取るようにした、データ・シフタ 手段と、 ｃ．前記データ・シフタ手段から前記最上位８桁のビットを受け取り、前記入力 データ・レジスタ手段から最下位ビットを受け取り、そして、選択されたスケー リング・アルゴリズムに従ってピクセルのスケーリング処理を行なう、論理演算 ／サブサンプル手段と、 ｄ．前記論理演算／サブサンプル手段からのスケーリング処理済ピクセルをパラ レル・データ・フォーマットにアセンブルする、直並列変換レジスタ手段と、 を備えていることを特徴とする請求項１のスケーラ・ゲート・アレイ装置。
9. ９．前記比較手段が、 ａ．ピクセルのクループ編成を完了するために必要なピクセル個数を記憶させる ための、また、スケール・ファクタ選択値の現在値を受け取るようにした、フィ ードバック手段を備えたレジスタＡと、ｂ．前記データ・レジスタの中のピクセ ル個数を記憶させるための、また、前記入力データ・レジスタのビット幅の値を 受け取るようにした、フィードバック手段を備えたレジスタＢと、 ｃ．前記レジスタＢに記憶されているピクセル個数から前記レジスタＡに記憶さ れているピクセル個数を引く減算を行なう減算形比較器手段であって、この減算 形比較器手段が正の非ゼロ差分を発生した時に、この減算形比較器手段のその差 分出力を前記レジスタＢの前記フィードバック手段ヘフィードバックするように した、前記減算形比較器手段と、 ｄ．前記レジスタＡに記憶されているピクセル個数から前記レジスタＢに記憶さ れているピクセル個数を引く減算を行なう減算形比較器手段であって、この減算 形比較器手段が正の非ゼロ差分を発生した時に、この減算形比較器手段のその差 分出力を前記レジスタＡの前記フィードバック手段ヘフィードバックするように し、且つ、前記データ・シフタ手段へ供給する前記制御信号を発生するようにし た、前記減算形比較器手段と、 を備えていることを特徴とする請求項１のスケーラ・ゲート・アレイ装置。
10. １０．３つのスケーリング・アルゴリズムによる２次元スケーリング処理を実行 するための装置において、 ａ．入力データ・ストリームを、基準走査ラインとして、スタティックＲＡＭの 中に受け入れる、記憶及び取出し手段と、ｂ・出力データ・ストリームを、部分 的スケーリング処理済水平方向サブグルーブとして、スタティックＲＡＭの中に 受入れる、記憶及び取出し手段と、ｃ．前記入力データ・ストリームが、サブサ ンプリングされるデータの複数本の走査ラインの全体に相当するものとなるまで の間は、２次元サブサンプリングの実行中に前記入力データ・ストリームのシフ トを禁止しておくようにする、禁止手段と、 を備えたことを特徴とする装置。
11. １１．入力及び出力データ・ストリームの走査ラインの境界を判別するための装 置において、 ａ．入力ライン長カウント値をラッチするためのラッチ手段と、ｂ．出力ライン 長カウント値をラッチするためのラッチ手段と、ｃ．ラッチされている前記入力 ライン長カウント値を受け取るカウンタ手段であって、その受け取った入力ライ ン長カウント値を、入力データの転送が行なわれる度にデクリメントするように し、且つ、このカウンタ手段が「０」にまでデクリメントされる度に、ラッチさ れている前記入力ライン長カウント値を、このカウンタ手段に再ロードするよう にした、前記カウンタ手段と、ｅ．ラッチされている前記出力ライン長カウント 値を受け取るカウンタ手段であって、その受け取った出力ライン長カウント値を 、出力データの転送が行なわれる度にデクリメントするようにし、且つ、このカ ウンタ手段が「０」にまでデクリメントされる度に、ラッチされている前記出力 ライン長カウント値を、このカウンタ手段に再ロードするようにした、前記カウ ンタ手段と、を備えたことを特徴とする装置。
12. １２．入力データ・ストリームないし出力データ・ストリームの供給が遅延した 時に、前記装置の状態を固定維持するためのパイプライン式インターロック手段 を含んでいることを特徴とする請求項１、４、または５の装置。
13. １３．ディジタル入力データ・ストリームから生成される２階調画像を、サブサ ンプリング処理ないし論理演算式減少処理を用いて、スケーリング処理するため の方法において、 ａ．スケール・ファクタ値選択用ビット・ストリームの数列を生成するステップ と、 ｂ．入力データ・ストリーム中の、スケーリング処理を施すべきピクセルの個数 を指定するスケール・ファクタ値の数列を選択するステップと、ｃ．前記入力デ ータ・ストリームをシフトさせるシフト量を決定するステップと、 ｄ．前記入力データ・ストリームを、前記決定シフト量だけシフトさせるステッ プと、 を含んでいることを特徴とする方法。
14. １４．ａ．最上位バイトの中の最上位のビットを、サブサンブリングした値とし て選択するステップと、 ｂ．サブサンブリングしたビットに、直並列変換処理を施して、そのフォーマッ トを変更するステップと、 を更に含んでいることを特徴とする、クレーム１３の方法に沿ったサブサンブリ ングの方法。
15. １５．ａ．最上位バイトの中の最上位の複数個のビットを、グループに編成して 、論理演算回路への１つの入力とするステップと、ｂ．クループに編成した前記 入力に基づいて、その入力的相当する、スケーリング処理を施したピクセル出力 を算出するステップと、ｃ．論理演算式減少処理を施した複数のビットに、直並 列変換処理を施して、そのフォーマットを変更するステップと、を更に含んでい ることを特徴とする、請求項１３の方法に沿った論理演算式減少処理の方法。
16. １６．ディジタル入力データ・ストリームから生成される２階調画像を、ピクセ ル複製処理を用いて、スケーリング処理するための方法において。 ａ．スケール・ファクタ値選択用ビット・ストリームの数列を生成するステップ と、 ｂ．入力データ・ストリーム中の、スケーリング処理を施すべきピクセルの個数 を指定するスケール・ファクタ値の数列を選択するステップと、ｃ．前記スケー ル・ファクタ値の数列から得られるスケール・ファクタ値を「１」ずつデクリメ ントするステップと、ｄ．以前得たスケール・ファクタ値が「０」にまでデクリ メントされたならば、前記スケール・ファクタ値の数列から新たなスケール・フ ァクタ値を得るステップと、 ｅ．スケール・ファクタ値が「０」にまでデクリメントされるまでの間、量下位 バイトの中の最下位桁ビットを、ピクセル複製値として選択するステップと、 ｆ．スケール・ファクタ値が「０」にまでデクリメントされた時に、前記入力デ ータ・ストリームを「１」だけシフトさせるステップと、ｇ．複製された複数の ピクセルに、直並列変換処理を施して、そのフォーマットを変更するステップと 、 を含んでいることを特徴とする方法。
17. １７．スケール・ファクタ値の選択を実行するために必要なビット・ストリーム を生成するための方法であって、 ａ．複数のスケール・ファクタ整数値を決定するステップと、ｂ．複数のスケー ル・ファクタ整数値から成る数列を算出するステップと、を含んでいることを特 徴とする方法。
18. １８．水平方向スケール・ファクタ値を選択するための方法において、ａ．スケ ール・ファクタ値選択用ビット・ストリームの数列を生成するステップであって 、 ａ．１．複数のスケール・ファクタ整数値を決定するサブステップと、ａ．２． スケーリング処理の開始前に、複数のスケール・ファクタ整数値から成る数列を 算出するサブステップと、を含んでいる前記スケール・ファクタ値選択用ビット ・ストリーム数列生成ステップと、 ｂ．スケーリング処理の開始前に、前記ビット・ストリーム数列を記憶しておく ステップと、 ｃ．スケーリング処理の開始前に、互いに整数「１」のカウント値だけ離れてい る２つの整数スケール・ファクタ値をロードしておくステップと、ｄ．水平方向 スケーリンク処理の進行中に、前記ビット・ストリームを取り出すステップと、 ｅ．いずれのスケール・ファクタ値を選択すべきかを、前記ビット・ストリーム の値に基づいて判定するステップと、を含んでいることを特徴とする方法。
19. １９．データ・シフタを制御するための制御信号を生成する方法において、ａ． スケール・グルービングを完了するために必要なピクセル個数の値を初期化して 、その値を、スケール・ファクタ選択値に設定するステップと、ｂ．入力データ ・レジスタの中のピクセル個数の値を初期化して、その値を、その入力データ・ レジスタのビット幅の値に設定するステップと、ｃ．前記入力データ・レジスタ の中のピクセル個数の値から、スケール・グルービングを完了するのに必要なピ クセル個数の値を引く、減算を行なうステップと、 ｄ．スケール・グルービングを完了するのに必要なピクセル個数の値から、前記 入力データ・レジスタの中のピクセル個数の値を引く、減算を行なうステップと 、 ｅ．前記ステップｃにおける減算の結果である差分の値が、正の非ゼロ値である 場合に、前記入力データ・レジスタの中のピクセル個数の値に、その差分の値を 代入するステップと、 ｆ．前記ステップｃにおける減算の結果である差分の値が、負値、またはゼロで ある場合に、前記入力データ・レジスタの中のピクセル個数の値に、前記入力デ ータ・レジスタのピット幅の値を代入するステップと、ｇ．前記ステップｄにお ける減算の結果である差分の値が、正の非ゼロ値である場合に、スケール・グル ーピングを完了するのに必要なピクセル個数の値に、その差分の値を代入するス テップと、ｈ．前記ステップｄにおける減算の結果である差分の値が、負値、ま たはゼロである場合に、スケール・グルーピングを完了するのに必要なピクセル 個数の値に、次のスケール・ファクタ選択値を代入するステップと、ｉ．前記ス テップｄにおける減算の結果である差分の値を、前記データ・シフタをシフトさ せるための制御信号として出力するステップと、を含んでいることを特徴とする 方法。