JPH04503735A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPH04503735A
JPH04503735A JP50429490A JP50429490A JPH04503735A JP H04503735 A JPH04503735 A JP H04503735A JP 50429490 A JP50429490 A JP 50429490A JP 50429490 A JP50429490 A JP 50429490A JP H04503735 A JPH04503735 A JP H04503735A
Authority
JP
Japan
Prior art keywords
thyristor
layer
semiconductor
transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50429490A
Other languages
English (en)
Inventor
ブレイソルツ，ボ
ヘルマンソン，ウイリィ
スベッドベルグ，ペル
ズダンスキー，レンナート
Original Assignee
アセア　ブラウン　ボベリ　アクチボラグ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アセア　ブラウン　ボベリ　アクチボラグ filed Critical アセア　ブラウン　ボベリ　アクチボラグ
Publication of JPH04503735A publication Critical patent/JPH04503735A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thyristors (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 サイリスタ 技術分野 本発明は、半導体本体内に形成されたサイリスタ構造体と、サイリスタのエミッ タ接合部のうちの少なくとも一つを制御自在に短絡するための、サイリスタと一 体的な制御自在な半導体部材とを備えたサイリスタに関する。
背景技術 スウェーデン特許明細書第７５０７０８０−５号（公開番号第３９２７８３号） からこの種のサイリスタは知られている。サイリスタのエミッタ接合部の一つを 制御自在に短絡（バイパス）するための電界効果形サイリスタがサイリスタ自体 と同じ半導体本体内に製造されている。電界効果形トランジスタの助けにより得 られるエミッタ接合部の制御自在な短絡を利用して、例えばサイ、リスクのオー ンオフすなわちサイリスタのターンオンのブロックが可能である。しかしながら 、この種のサイリスタには成る欠点がある。
すなわち、電界効果形トランジスタの異なる領域におけるドーピング濃度を、サ イリスタのドーピング濃度に適合させなければならない。このようにすると、ト ランジスタとサイリスタの最適な機能を同時に得ることができなくなってしまう 。トランジスタのドーピングタイプは、サイリスタの具体例により決定されるの で、このことによりトランジスタの設計時に更に制限か課される。
上記のような従来のサイリスタでは、サイリスタの導通期間中にサイリスタ構造 体から短絡トランジスタへ電荷キャリアが注入されるのを防止することが困難で ある。
かかるキャリア注入が生じると、デバイスの機能が乱されることがあることが判 っている。例えば、導通期間にサイリスタのエミッタ接合部が部分的に短絡した り、サイリスタの導通特性が確実に劣化することが判っている。
またこの種の公知のサイリスタでは、寄生サイリスタ効果が生じることがあり、 これにより構成部品の機能が乱されることがある。
上記種類のサイリスタでは、短絡トランジスタにより短絡すべきエミッタ部を除 いた半導体本体の表面に短絡トランジスタを配置しなければならない。これによ り、半導体本体の表面のかなりの部分をトランジスタが占め、サイリスタのエミ ツタ層が利用できる面積部分がかなり減少することが判った。このことはサイリ スタの電流処理容量がかなり少さくなることを意味している。
発明の概要 本発明の目的は、本明細書の導入部に記載した種類で、下記の事項を有するサイ リスタを提供することにある。
ａ）サイリスタ構造体から短絡制御自在な半導体部材への電荷キャリア注入を完 全に防止すること。
ｂ）ドーピング濃度およびドーピングタイプの双方についてサイリスタ構造体お よび短絡制御自在半導体部材を相互に独立して最適化できること。
Ｃ）サイリスタのエミッタ面積、従って、電流処理容量をかなり増加できること 。
ｄ）サイリスタ構造体の半導体材料を除く半導体が材料中に短絡制御自在な半導 体部材を形成でき、これにより短絡機能が改善できかつ制御自在な半導体部材の タイプの選択の自由度がより大きくできること。
ｅ）アノード側およびカソード側の双方で制御自在に短絡できるサイリスタの製 造の際に、制御自在な半導体部材の製造方法が改善できる。
ｆ）制御自在な短絡半導体部材の設計およびタイプを選択する際に大きな自由度 が得られること。
ｇ）短絡部材に利用できる面積を広くできるので、このことによりこれら部材の オン状態時の有効抵抗を低くでき、従って短絡効果を有効にできる。
本発明に係るサイリスタを特徴付ける事項については、添附した請求の範囲から 明らかとなろう。
図面の簡単な説明 添附した第１〜７図を参照して以下本発明について説明する。第１ａ図は、本発 明に係るサイリスタ部分の断面を示す。第１ｂ図はカソード側から見た同じサイ リス夕を示す。第２図は制御自在な半導体部材がＭＯＳタイプの電界効果形トラ ンジスタから成る本発明の一実施例を示す。第３図は、制御自在な半導体部材が バイポーラトランジスタから成る別の実施例を示す。第４図は制御自在な半導体 かｐｎタイプの制御電極を備えた電界効果形トランジスタ（、Ｊ　Ｆ　Ｅ　Ｔ　 トランジスタ）から成る更に別の実施例を示す。第５図は制御自在な半導体部材 かＭＯＳトランジスタから成り、サイリスタに両面制御手段、すなわちカソード 側およびアノード側の双方でエミッタ接合部を制御自在に短絡するための部材が 設けられ、サイリスタのカソード側のみに本発明に係る電気的に絶縁性の層が配 置された本発明に係るサイリスタを示す。第６図はエミツタ層とベース層との間 の接合部を短絡する制御自在な半導体部材がエミツタ層内のチャンネル中に配置 した導電材料によってベース層に接続された別の実施例を示す。第７ａ図は制御 自在な短絡に適したＭＯＳトランジスタの一実施例の斜視図を示す。第７ｂ図は 、第７ａ図中てＡで示された断面を示し、第７ｃ図は第７ａ図でＢで示された断 面を示し、第７ｄ図は第７ａ図でＣで示された断面を示す。
好ましい実施例の説明 第１ａ図は、本発明に係るサイリスタの断面を示す。
シリコンウェーハ状の半導体本体１内に、サイリスタ構造体が製造される。この サイリスタは、表面上に分散された複数のカソードエミッタ層５ａ、５ｂ、５ｃ 、５ｄと、アノードエミツタ層４と、ベース層２および３とを有する。アノード エミツタ層４には、金属接点１１が設けられている。サイリスタのカソード側に は、多数の略図で示した制御自在な半導体部材６ａ、６ｂ、６ｃ、６ｄが配置さ れており、半導体本体のカソード表面には、多数の絶縁層１２ａ、１２ｂ、１２ ｃ、＋２ｄが配置されている。これら層は、二酸化シリコンから適当に構成され 、例えば１μｍの厚さを有することができる。カソード表面には、一枚の連続す る二酸化シリコン層を設け、サイリスタのベース層２およびカソードエミツタ層 ５ａ。
５ｂ等に接触させるための開口を適当に配置すること可能である。この絶縁層ま たはこれらの絶縁層の頂部には、半導体材料の層が配置され、これらの層内に制 御自在な半導体部材６ａ、６ｂ等が形成される。後者の半導体材料の層は、０． ３〜５μｍの範囲内の厚さ、例えば３〜ＣＢｍの厚さでよく、これらの層の材料 は、半導体本体ｌと同じ材料、本例ではシリコンでよい。サイリスタのベース層 ２は、金属層７ａ、７ｂ、７ｃと接触し、制御自在な半導体部材は、これらの金 属層によってベース層に接続されている。ベース層２の表面には、高濃度にｐド ープされた領域５１ａ、５１ｂ、５１ｃが設けられ、ベース層を金属層７ａ、７ ｂ、７ｃと低オーミツク抵抗接触させている。エミッタ層５ａ、５ｂ等は、金属 層８ｂ、８ｃ等と接触し、これらの金属層により、エミツタ層と制御可能な半導 体層との間で必要な接続が得られる。
制御可能な半導体部材の頂部には、適当な電気的に絶縁性の材料、例えばいわゆ るＰＳＧガラス（燐ノリケートガラス）の層９ａ、９ｂ、９ｃが配置されている 。上記列挙した部分の頂部には、金属層状のサイリスタのカソード接触■０が配 置され、この金属層はサイリスタの全カソード習を被い、金属層８ｂ、８ｃ等に よりエミッタ５ａ、５ｂ等に接触する。
第】ｂ図は、カソード側から見た第１ａ図のサイリスタを略図で示す。図中の実 線は、正方形エミツタ層５ａ。
５ｂ、５ｃ、５ｄの大きさを示す。第１ａ図は、第１ｂ図中のＡ−Ａで示された 断面を示す。エミッタ部は、例えば５〜５０μｍの長さの辺を有してよい。この 図では、制御自在な半導体部材６ａ、６ｂ、６ｃ、６ｄの大きさは、点線で示さ れている。第１ｂ図に示した実施例以外のエミツタ層の他の実施態様も公知であ り、かつ可能である。例えば、これらのエミッタ部は、正方形のかわりに細長い ストリップに形成してもよい。またこれとは異なり、サイリスタのベース層２に 接触させるための複数の開口を有する単一の連続するエミツタ層をサイリスタに 設けてもよい。
制御自在な半導体部材を形成する半導体層は、それ自体公知の数種の異なる方法 で二酸化シリコン層１２ａ。
１２ｂ等の頂部に形成できる。例えば、二酸化シリコン層上に多結晶シリコン層 を付着し、適当な熱処理により多結晶シリコン層を単結晶構造に変換することも できる。
またこれとは異なり、最初から半導体＠６ａ、６ｂ等が半導体本体１の一部を構 成するようにしてもよい。次に酸素を適当な深さにイオン注入することにより、 表面の下方に位置する半導体本体の薄層を二酸化シリコンに変換し、これにより 、酸化物層１２ａ、１２ｂ等を形成する。第３の別の方法によれば、まず最初、 半導体本体ｌに適当な厚さの二酸化シリコン層を設ける。半導体本体１゛と同一 寸法かつ同一形状の第２の半導体本体が、その片面に二酸化シリコン層を設ける 。これら二酸化シリコン層が互いに対面するように２つの半導体本体を一緒にし て、熱処理により結合する。最後に第２半導体本体の層６ａ、６ｂ等のみが残る ように第２半導体の大部分を例えば、エツチングまたはグラインディングにより 除去するようにしてもよい。
本発明に係るサイリスタの別の製造方法では、サイリスタ構造と、制御自在な短 絡半導体部材を別々に製造する。後者の半導体部材は、半導体材料の薄いプレー ト形状または薄膜状でよく、これらのプレートまたは薄膜はサイリスタ構造に適 用される。これらの制御自在な部材を、例えば、電気的に絶縁性の基板上に形成 し、この基板を接着（ボンディング）にかわ接着（ブルーイング）または他の方 法によりサイリスタ表面に適合させてもよい。上記方法とは異なり、サイリスタ 構造の表面に電気的絶縁材料の層を設け、この層に制御自在な部材を適合させで もよい。この製造方法では、サイリスタ構造を別別に製造し、制御自在な短絡部 品を別に形成するので、この製造方法は部品ごとに製造プロセスを別々に最適化 できる。
第２図は、制御自在な半導体部材がＭｏｓトランジスタから成る本発明の一実施 例を示す。この図は、第１ａ図のエミツタ層５ｂおよび半導体部材６ｂの右側部 分を示す。二酸化シリコン層１２ｂの頂部には、シリコン層が配置され、このシ リコン層内にトランジスタのコレクタ領域２１およびエミッタ領域２３だけでな くそのチャンネル領域２２も形成される。コンタクト７ｂに最も近い高濃度にｎ ドープされた層２４は、このコンタクトに低オーミツク抵抗接続する。トランジ スタの制御電極２６は、ドープされた多結晶シリコン層から成り、二酸化シリコ ン層２７にトランジスタ自体から分離される。このトランジスタは、ｎ−チャン ネルのエンハンスメント形である。このトランジスタは、通常は非導通であるが 、−制御電極に正の電圧がかかると、トランジスタのコレクタとエミッタとの間 にｎ形の導通チャンネル２５が誘導され、次にトランジスタはサイリスタのエミ ッタ５ｂとそのベース層２とに既抵抗導通接続を形成する。すなわち、エミッタ 接合を短絡する。
第２図は、金属層８ｂとカソード接触１０との間に配置した附加金属層８ｂｌを 示す。この層は、カソード接触への適合に先立って金属を適当な厚さに蓄積させ る機能を育するだけである。
図面に示した電界効果形トランジスタは、上記のようＣｎチャンネルタイプであ るが、ｐチャンネル形のトランジスタにすることもできる。上記エンハンスメン ト形のトランジスタの代わりＩこディプレッション形のトランジスタを使用する こともできる。
第３図は、制御自在な半導体部材がｎｐｎ形のバイポーラトランジスタから成る 本発明の別の実施例を示す。
この図は、このトランジスタおよびサイリスタの隣接部分の断面を示す。このト ランジスタはエミツタ層３３とコレクタ層３】を存し、いずれもｎドープされて いる。
これらの層の間にトランジスタのｎドープされたベース層３２が配置され、トラ ンジスタを制御するための金属コンタクト３６がこのベース層３２に設けられる 。二酸化シリコン層３５がトランジスタの表面のがなりの部分を覆い、金属層が トランジスタのエミツタ層３３に接触−する領域を除きトランジスタを金属層８ ｂから分離する。
第２図に示すように金属コンタクト７ｂに最も近い位置に高濃度にｎドープされ た層３４が配置され、低オーミツク抵抗接触している。コンタクト３６に印加さ れる適当な制御信号により、トランジスタは交互に非導通状態または導通状態と なることができ、導通状態ではトランジスタは金属層８ｂと７ｂとの間に低抵抗 電流路を形成するので、エミツタ層５ｂと隣接するベース層２との間の接合部を 効果的に橋絡する。
上記とは異なり、このバイポーラトランジスタはｐｎｐ形でよい。
第４図は、制御自在な半導体部材がｐｎタイプの制御電極を備えた電界効果形ト ランジスタ（ＪＦＥＴトランジスタ）から成る本発明に係るサイリスタの別の実 施例を示す。第４図に示したこのタイプのトランジスタは、ｎドープされた主要 部分４１を有し、これに対向する部分はトランジスタのコレクタ領域およびエミ ッタ領域を形成する。金属層７ｂおよびｌＯに最も近い位置に高濃度にｎドープ された層３４ａ、３４ｂが配置され、低オーミツク抵抗接触している。このトラ ンジスタは金属層状をした制御コンタクト４５に接続されたｎドープされた制御 領域４２を育する。トランジスタの頂部には二酸化シリコン層４４が配置され、 制御領域に接触するための開口が設けられている。コンタクト４５を介してサイ リスタの制御領域に制御電圧が印加されないか、正の制ａｔ圧が印加される場合 、トランジスタは導通し、金属コンタクト７ｂからカソードコンタクトＩＯまで のトランジスタを電流が低抵抗で流れることができるので、サイリスタのエミッ タ接合部は短絡される。トランジスタの制御コンタクトに負の制御電圧が印加さ れる場合、トランジスタのｐｎ−接合部からバリア層が延びる。図中では点線に よりかかるバリア層の大きさが示されている。
制御コンタクト４５に印加される負電圧を大きくすれば、バリア層の大きさがよ り大きくなり、充分大きい負電圧をかけると、トランジスタの導通が完全に絞ら れ、こうしてエミッタ接合部の短絡が無効にされる。
第５図は、本発明に係る、両面に制御手段を設けたエミッタ接合部がカソード側 およびアノード側の双方で短絡できるサイリスタを示す。カソード側では、ＭＯ ＳＦＥＴ構造がエミッタ接合部を短絡できるように配置されており、二酸化シリ コン層１２ｂにより半導体本体ｌから分離されている。このトランジスタは、コ レクタ領域５３およびエミッタ領域５５だけでな（チャンネル領域５２も有する 。ｎドープされた領域５４は、金属コンタクト７ａをチャンネル領域から分離す る。このトランジスタは、高導電度の多結晶シリコンの制御電極５７を有し、こ の制ＷＪｔ極は二酸化シリコン層５６によりトランジスタから分離されている。
ベース層２の表面には、金属層７ａおよび７ｂと低オーミツク抵抗接触するため の高濃度にｎドープされた領域５１が設けられている。このトランジスタの構造 および機能は、基本的には第２図を参照して上記したものに対応する。
このサイリスタは、低濃度にｎドープされたベース層３と、このベース層と半導 体本体のアノード側表面との間に設けられた別のｎドープされた層３ｂとを育す る。
このサイリスタは、複数のｎドープされたアノード領域およびエミッタ領域を育 し、各領域は、より低濃度にｎドープされた領域４ａ２，４ｂ２に囲まれた高濃 度のｎドープされた中心部分４ａ１．４ｂｌを備える。これらの領域５８ａ、５ ８ｂおよび領域３ｂは、チャンネル領域４ａおよび４ｂを備えた電界効果形トラ ンジスタ構造のコレクタ部分およびエミッタ部分をそれぞれ形成する。
半導体本体の表面には多結晶シリコンの制御電極５９ａ。
５９ｂ、５９ｃが配置され、これら電極は二酸化シリコン層６０ａ、６０ｂ、６ ０ｃにより半導体本体より分離される。制御電極に電圧がかけられていないとき は、これらの電界効果形トランジスタは、非導通であるが、制御電極に正の電圧 が印加されると一方の層５８ａ、５８ｂと他方の領域３ｂとの間にｎ形の導通チ ャンネルが形成される。この結果、サイリスタのアノード側エミッタ接合部か短 絡する。
両面に制御手段が設けられたサイリスタを製造する際、本発明はかなりの利点を 存する。まず第１に、アノード側の短絡構造を製造でき、その後、カソード側の 短絡構造を製造する箇所のみにカソード側で半導体層を付着する。このようにし て、新しくかつ無傷の表面にカソード側の短絡樽造体を製造できる。このことは 、ＭＯ３構成要素を製造する上で重要である。
所望する場合には、第５図に示した実施例と別の例として、カソード側と同じよ うに絶縁層により半導体本体Ｉから分離された半導体層にエミッタ接合部を短絡 するために、アノード側に配置したトランジスタも製造できる。
第６図に示した本発明に係るサイリスタの実施例では、サイリスタは、カソード エミッタｉ５ａ、５ｂ、５ｃを存する。二酸化シリコン層６１の頂部には、エン ハンスメント形のｎチャンネルトランジスタを構成するＭＯＳトランジスタ構造 が形成される。各トランジスタはコ１ノクタ領域６３；エミッタ領域６６および チャンネル領域６４を有し、各トランジスタは二酸化シリコン薄層６７により囲 まれた制御電極６８を有する。トランジスタを有効に接触させるための高濃度ド ープされた領域６２が配置されている。
トランジスタは、金属コンタクトＩＯにより、エミツタ層に接続されている。ト ランジスタとｐベース層２との間を接続するために、エミツタ層５と、トランジ スタが形成された半導体層とにチャンネル６９ａ、６９ｂが設けられる。これら のチャンネルは、細長い溝状または複数の分離した小孔または開１コ状でよく、 ディープエツチングにより形成できる。これらのチャンネルの壁には、例えばＣ ＶＤ法（化学的気相成長法）により適用された二酸化シリコン層７０ａ、７０ｂ を設ける。これらのチャンネルには導電性材料７１が充填され、これら材料はト ランジスタの表面まで延び、層６２と接触する。この材料は、例えばドープされ た多結晶シリコンから形成でき、ｐベース２と電界効果形トランジスタの間に低 抵抗接続部を形成する。
第６図に示した実施例では、実際にカソードエミツタ層５のために半導体本体の 全面を利用でき、このため半導体本体の所定領域の電流処理可能容量か最大とな る。
更に、実際に半導体本体の全面を制御可能な半導体部材のために利用でき、この ためこれら部材の設Ｊ↑の際の自由度が最大となり、これら部材のオン状態の抵 抗を低（でき、よってサイリスタのエミッタ接合部を極めて有効に短絡できる。
本実施例では、カソードエミツタ層は、通常この種のサイリスタに使用されてい るような微細分割構造にする必要はない。エミツタ層のかかる微細分割パターン は、制御可能な半導体部材を形成すべき半導体層を製造する際に損傷する恐れが あるので、このことは利点である。第６図に示す実施例では、カソードエミツタ 層５は、単一の連続層として形成してよく、この上に酸化物の層１２を形成し、 制御自在な半導体部材を形成すべき半導体層を付着し、その後、電界効果形トラ ンジスタとｐベース層との間を連通ずるチャンネル６９を形成する。
短絡を制御てきるサイリスクでは、短絡に使用される制御自在な半導体部材のオ ン状態時の抵抗ができるだけ低いことか重要である。第７図は、Ｍ、ＯＳ電界効 巣形トラン・ジスタの一実施例を示す。このトランジスタはオン状態時の抵抗を 極めて低くでき、従つて本明細書に述べたような種類のサイリスクに使用するの に特に適している。第７ａ図は、このｌ・ランジスタの斜視図を示し７、トラン ジスタは二酸化シリコン層８１に配置され、次に二酸化シリコン層はサイリスタ を形成する半導体の表面に適合される。トランジスタのｎ十導通コレクタ８２お よびエミツタ層は、図面を見ている者に最も近い位置および最も遠い位置にそれ ぞれ位置している。コレクタ領域からエミッタ領域まで延びる多数の平行スロッ トがトランジスタの形成される半導体層を貫通し二酸化シリコン層８１まで下方 にエツチングされている。トランジスタの制御電極８５は、多結晶シリコンから 成り、トランジスタの頂部に配置され、層８１まで延びるエツチングスロット内 までも延びている。この制御電極８５は、二酸化シリコンの絶縁薄膜８６により トランジスタ自体から分離されている。スロット内まで下方に延びる制御電極部 分１２、本図では参照番号８５１）、８５Ｃ，８５ｄ。
８５ｅで示されている。このように、トランジスタはスロットおよびこれらのス ロット内に位置する制御電極部分により分離された複数の別々のチャンネル領域 を支持している。第７ａ１ｍには、このうちの領域８４ｅを示す。
第７１〕図は、第７ａ図中でＡで示される点線に沿ったトランジスタの断面で示 す。第７ｃｌＪは、第７ａｅｌ中でＢで示される点線に沿った断面を示し、第７ 図は第７８図中でＣで示される点線に沿った断面を最後に示す。
制御電極に正の電圧が印加されると、チャンネル領域８７ａ、８７ｂ、８７ｃ、 ８７ｄ、８７ｅ、８７ｆが生じる。これらのチャンネル領域は、半導体層の上面 に沿って延びるだけでなく、エツチングされたスロット・の壁に沿っても延びて いる。トランジスタを通過する電流は、第７ｄ図に示す断面図の紙面に垂直方向 に流れ、チャンネル領域の幅、すなわち電流方向に垂直なその大きさは、本実施 例では大きいので、その結果トランジスタのオン状態時の抵抗は低く、サイリス タのエミッタ接合部を有効に短絡できる。
上記本発明の実施例では、二酸化シリコンはサイリスタと制御自在な半導体部材 との間の絶縁体として使用されているが、他の絶縁材料、例えば窒化シリコンを 使用することもてきる。
上記では、シリコン中にサイリスタ構造自体および制御自在な半導体部材の双方 を形成したサイリスタに一ついて説明したが、本発明の範囲では他の半導体材料 、例えばゲルマニウムまたはヒ化ガリウムも使用可能である。
本発明に係るサイリスタでは、サイリスタ本体の半導体材料よりもバンドギャッ プの小さい半導体材料の層中に制御自在な半導体部材を製造できるというかなり の利点か得られる。これにより、制御自在な半導体部材のオン状態時の電圧低下 をかなり小さくでき、よって極めて存効な短絡効果が得られる。従って、例えば 制御自在な半導体部材はシリコンから、サイリスタはヒ化ガリウムから形成でき る。これとは異なり、シリコンサイリスタの場合、制御可能な半導体部材はゲル マニウムから形成できる。本実施例では、制御自在な半導体部材の材料のバンド ギャップが小さいので、制御自在な半導体部材を設計する際の自由度を大きくて きる。例えば、この設計はサイリスタのエミッタ接合部を制御自在な短絡ができ るようダーリントントランジスタ、ＩＧＢＴ　（絶縁ゲートバイポーラトランジ スタ）またはサイリスタを使用することか可能となった。
上記実施例では、制御自在な短絡化部材として、ＭＯＳタイプの電界効果形トラ ンジスタ、ＪＰＥＴ　（ｐｎ−制御ａｌｌＩ電極を備えた電界効果形トランジス タ）およびバイポーラトランジスタを使用している。この制御自在な半導体部材 としては他の構成要素も使用できる。制御自在な半導体部材を絶縁層によりサイ リスタ構造から分離した本発明に係るサイリスタでは、制御自在な半導体部材を かなり自由に選択でき、課される要件は、制御自在な半導体部材のオン状態時の 電圧低下が充分小さいことだけである。他の使用可能な構成要素としては、例え ばＭＥＳＦＥＴ　（半導体材料に直接配置される金属制御電極を備えた電界効果 形トランジスタ）、ＭＩＳＦＥＴ（絶縁された制！１電極を備えた電界効果形ト ランジスタの一般的名称）およびＩＧＢＴ（絶縁ゲートバイポーラトランジスタ ）がある。制御自在な半導体部材として電界効果形トランジスタを使用する場合 、これらトランジスタはいわゆるＤＭＯＳ）ランジスタ（二重拡散ＭＯＳトラン ジスタ）にできる。この方法では、トランジスタの制？ｍｔＮは、ｌ・ランジス タの異なる領域を製造するのに使用される拡散工程におけるマスクとして使用さ れる。
以上で電気的に絶縁性の層によりサイリスタ本体から分離された半導体材料の単 一層中にとのように制御自在な短絡半導体部材を製造するかについて説明した。
この方法とは異なり、半導体材料の上記層の頂部に半導体層の別の層を配置し、 電気的に絶縁性の層により、別の層を相互にかつ下方の層から分離してもよい。
これらの層のすべてを制御自在な短絡化半導体層の製造に使用できるので、これ らの部材にかなり広い面を利用でき、オン状態時の前動抵抗を低減できる。
更に微細エミッタ構造を備え、制御自在な短絡化半導体部材を分散させサイリス クのエミッタ接合部に極めて接近させたサイリスタについて説明した。これとは 異なり、一つ以上の制御自在な半導体部材をサイリスタ構造と同じ半導体本体上 にサイリスタ自体を除いて、電気的に絶縁性の層によりサイリスタ構造から分離 してもよい。
この場合、半導体部材とサイリスタ構造との間に例えば金属層状の適当な接続部 を設ける。
）　ゝ 〜・２ 〜・３ ｎ−Ｊ−３ 〜・５ 、、、＝、、−、＝、、＋、、、、、ＩＩ＋　ｌ）ｍＴ／’；「　ＱＱ１０１１ １７Ｆ国際調査報告

Claims (1)

  1. 【特許請求の範囲】 １．半導体本体（１）内に形成されたサイリスタ構造と、サイリスタのエミッタ 接合部のうちの少なくとも一つを制御自在に短絡するための、サイリスタと一体 的な制御自在な半導体部材（６ａ−６ｄ）とを備えたサイリスタにおいて、 制御自在な半導体部材と半導体本体との間に電気的に絶縁性の材料の層（１２ａ −１２ｄ）を配置したことを特徴とするサイリスタ。 ２．サイリスタは、ターンオンサイリスタであることを特徴とする第１項に記載 のサイリスタ。 ３．電気的に絶縁性の材料の層（１２ａ−１２ｄ）は二酸化シリコンから成る第 １項又は第２項のいずれかに記載のサイリスタ。 ４．制御自在な半導体部材は電界効果形トランジスタ（２１−２７，４１−４５ ）から成る第１項乃至第３項のいずれかに記載のサイリスタ。 ５．制御自在な半導体部材は、トランジスタのエミッタ領域（８２）とコレクタ 領域（８３）との間に延びる復数の平行スロットがトランジスタのチャンネル領 域に設けられた絶縁制御電極を備えた電界効果形トランジスタから成り、トラン ジスタの制御電極（８５）はスロットの壁に隣接するよう配置されていることを 特徴とする第４項に記載のサイリスタ。 ６．制御自在な半導体素子は、バイポーラトランジスタ（３１−３６）から成る ことを特徴とする第１項乃至第３項のいずれかに記載のサイリスタ。 ７．サイリスタと一体的な制御自在な半導体部材は、サイリスタのエミッタ接合 部の双方を制御自在に短絡するよう配置されていることを特徴とする第１項乃至 第６項のいずれかに記載のサイリスタ。 ８．サイリスタのエミッタ接合部の一つを短絡するための制御自在な半導体部材 （例えば、５２−５７）は電気的に絶縁性の材料の前記層（１２ｂ）により半導 体本体から分離されていることおよびサイリスタの他方のエミッタ接合部を短絡 するための制御自在な半導体部材（例えば、３ｂ，４ａ，５８ａ，５９ｂ，６０ ｂ）は、半導体本体内に形成されていることを特徴とする第７項に記載のサイリ スタ。 ９．制御自在な半導体部材は、半導体本体内の材料よりもバンドギャップの小さ い半導体材料内に形成されていることを特徴とする第１項乃至第８項のいずれか に記載のサイリスタ。 １０．エミッタ層（５ｂ）とベース層（２）との間の接合部を短絡するよう配置 された制御自在な半導体部材（例えば、６２−６８）は、電気的に導電性の材料 （７１）によりベース層に接続され、電気的に導電性の材料はチヤンネル（６９ ）内に配置され、チャンネルはエミッタ層を貫通するよう設けられ、かつ導電性 材料とチャンネルの壁との間に配置された電気的に絶縁性の材料の層（７０ａ， ７０ｂ）を介してエミッタ層から分離されていることを特徴とする第１項乃至第 ９項のいずれかに記載のサイリスタ。
JP50429490A 1989-02-23 1990-02-22 サイリスタ Pending JPH04503735A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8900617A SE463235B (sv) 1989-02-23 1989-02-23 Mos-faelteffekttransistorstyrd tyristor
SE8900617-5 1989-02-23

Publications (1)

Publication Number Publication Date
JPH04503735A true JPH04503735A (ja) 1992-07-02

Family

ID=20375135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50429490A Pending JPH04503735A (ja) 1989-02-23 1990-02-22 サイリスタ

Country Status (4)

Country Link
EP (1) EP0486496A1 (ja)
JP (1) JPH04503735A (ja)
SE (1) SE463235B (ja)
WO (2) WO1990010311A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4100444A1 (de) * 1991-01-09 1992-07-16 Fraunhofer Ges Forschung Integrierte leistungsschalterstruktur
US5315134A (en) * 1991-06-10 1994-05-24 Kabushiki Kaisha Toshiba Thyristor with insulated gate
SE468731B (sv) * 1991-07-17 1993-03-08 Asea Brown Boveri Slaeckbart tyristorsystem
JP2957795B2 (ja) * 1992-03-16 1999-10-06 三菱電機株式会社 半導体装置及びその製造方法
US5581295A (en) * 1992-11-27 1996-12-03 Eastman Kodak Company Method and apparatus for resequencing image data for a printhead
US5831289A (en) * 1997-10-06 1998-11-03 Northrop Grumman Corporation Silicon carbide gate turn-off thyristor arrangement
US7656003B2 (en) * 2006-08-25 2010-02-02 Hvvi Semiconductors, Inc Electrical stress protection apparatus and method of manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392783B (sv) * 1975-06-19 1977-04-18 Asea Ab Halvledaranordning innefattande en tyristor och en felteffekttransistordel
DE3018468A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Thyristor mit steuerbaren emitterkurzschluessen und verfahren zu seinem betrieb
DE3138763A1 (de) * 1981-09-29 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschluessen und zuendverstaerkung
EP0107773B1 (en) * 1982-10-04 1987-03-11 General Electric Company Thyristor with turn-off capability
US4760432A (en) * 1985-11-04 1988-07-26 Siemens Aktiengesellschaft Thyristor having controllable emitter-base shorts
EP0226021A1 (de) * 1985-12-12 1987-06-24 BBC Brown Boveri AG Thyristor mit schaltbarem Emitter-Kurzschluss

Also Published As

Publication number Publication date
EP0486496A1 (en) 1992-05-27
SE463235B (sv) 1990-10-22
SE8900617D0 (sv) 1989-02-22
WO1990010310A1 (en) 1990-09-07
WO1990010311A1 (en) 1990-09-07
SE8900617L (sv) 1990-08-24

Similar Documents

Publication Publication Date Title
JP2643095B2 (ja) Ｍｏｓｆｅｔ素子
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US5557127A (en) Termination structure for mosgated device with reduced mask count and process for its manufacture
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4783690A (en) Power semiconductor device with main current section and emulation current section
JPH05198800A (ja) 絶縁ゲートバイポーラトランジスタ
JPH0671079B2 (ja) 双方向導通可能なモノリシック集積半導体デバイスとその製造方法
KR930024156A (ko) 반도체 장치 및 그 제조 방법
JPH0336311B2 (ja)
US8124983B2 (en) Power transistor
US5291040A (en) Deactivatable thyristor with turn-off current path
US20030057479A1 (en) Vertical high-voltage semiconductor component
JPS62274653A (ja) 半導体デバイス
JPH04503735A (ja) サイリスタ
US20050127434A1 (en) MOS power component with a reduced surface area
JPH07105495B2 (ja) 絶縁ゲート型半導体装置
JPH10270693A (ja) 半導体装置
JPH03166766A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2001203358A (ja) 誘電体分離型半導体装置
JPH0878431A (ja) 炭化けい素たて型バイポーラトランジスタおよびその製造方法
JPH0758319A (ja) 横型高耐圧半導体素子
JPH0382162A (ja) ｐチャネル絶縁ゲートバイポーラトランジスタ
JPH06181312A (ja) 半導体装置及びその製造方法
JP2000260981A (ja) 電界効果トランジスタを含む半導体装置
JPH0680817B2 (ja) 半導体装置