JPH0449284B2 - - Google Patents

Info

Publication number
JPH0449284B2
JPH0449284B2 JP59171151A JP17115184A JPH0449284B2 JP H0449284 B2 JPH0449284 B2 JP H0449284B2 JP 59171151 A JP59171151 A JP 59171151A JP 17115184 A JP17115184 A JP 17115184A JP H0449284 B2 JPH0449284 B2 JP H0449284B2
Authority
JP
Japan
Prior art keywords
circuit
signal
sine wave
input terminal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59171151A
Other languages
English (en)
Other versions
JPS6149504A (ja
Inventor
Yoshifumi Toda
Taku Mikami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59171151A priority Critical patent/JPS6149504A/ja
Publication of JPS6149504A publication Critical patent/JPS6149504A/ja
Publication of JPH0449284B2 publication Critical patent/JPH0449284B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Devices For Supply Of Signal Current (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は所望の周期の擬似正弦波を生成するデ
ジタル方式の正弦波信号発生回路に関する。
正弦波は通信の技術分野において用いられる最
も基本的な信号であり、従つて、例えばDTMF
(dual tone multi−frequency)トーン発生器を
はじめ各種の通信用機器には、通常所望周波数の
正弦波信号を発生するための正弦波信号発生回路
が内蔵されている。
ところで、通信機器も電子機器と同様に小型化
あるいはコストダウン等のため集積回路化が急ピ
ツチで進められており、従つて正弦波信号発生回
路も集積回路化が容易な回路構成であることが望
まれる。
〔従来の技術〕
第2図aはDTMFトーン発生器等に用いられ
る正弦波発生回路の従来例の構成図を示し、1は
例えば2MHzのクロツク信号を発生する発振回路、
2は発振回路1が発生したクロツク信号を分周す
る分周回路、3は分周回路2における分周比を設
定する設定回路、4は分周回路によつて得られた
クロツク信号をアナログ信号に変換するDA変換
器、また5は低域通過ろ波器(LPF)である。
DA変換器4は、直列接続される複数個の抵抗
器によつて構成されるネツトワーク41と、分周
回路2によつて駆動され、ネツトワーク41によ
つて分圧された複数の直流電圧を順次に選択する
マルチプレクサ42と、分周回路2の出力である
クロツクをカウントし、その出力をデコードする
ことで第何番目のクロツクであるかを規定し、上
記ネツトワークからの順序付けされて分圧された
直流電圧と同期させるために、マルチプレクサ4
2に入力するデコーダとを主要構成要素として備
え、ネツトワーク41では直流電圧を分圧するこ
とによつて、正弦波信号を時間軸に関し例えば16
に分割した点における16種類の電圧を生成し、こ
れらをマルチプレクサ42によつて順次に選択す
ることによつて第2図cのような信号を作り、更
にこれを低域通過ろ波器5を通すことによつて正
弦波が得られる。
〔発明が解決しようとする問題点〕
上記構成のものにおいては、DA変換器に多数
の抵抗器からなるネツトワークを用い、また分周
回路の出力であるクロツクをカウントし、その出
力をデコードすることで、第何番目のクロツクで
あるかを規定し、上記ネツトワークからの順序付
けされて分圧された直流電圧と同期させるための
デコーダを用いるので、回路が複雑になり集積回
路化が困難であるという問題点があつた。
〔問題点を解決するための手段〕
上記問題点は本発明により、クロツク信号を発
生する発振回路、分周回路、シフトレジスタ、反
転回路、積分回路及び低域通過ろ波器より構成さ
れ、分周回路は発振回路よりのクロツク信号を所
望の正弦波信号の周波数を決定する周期の分周ク
ロツク信号に分周し、シフトレジスタは分周クロ
ツク信号の入力端子、並列入力端子、出力端子及
び直列入力端子を備え、並列入力端子には所望の
正弦波信号の半周期の波形に適合した2値データ
が最初の半周期間のみ初期設定され、出力端子よ
りシフトレジスタは最初の半周期間は分周回路よ
りの分周クロツク信号で制御され、並列入力端子
に初期設定された2値データによつて、所望の正
弦波信号の半周期に対応する直列信号を出力し、
その後直列入力端子の信号を分周クロツク信号で
制御しそれぞれ半周期に対応する直列信号を出力
し、出力信号は反転回路を介し直列入力端子に反
転直列信号として入力され、かつ上記出力信号は
積分回路で積分された後低域通過ろ波器でろ波さ
れ、所望の正弦波信号を発生することを特徴とす
る正弦波信号発生回路によつて解決される。
〔作用〕
即ち本発明ではシフトレジスタの出力直列信号
は所望の正弦波信号に対応するものでその半周期
の波形は並列入力端子にはじめの半周期のみ予め
入力される2値データによつて決定され、正弦波
信号の周期は分周クロツク信号によつて決定され
ることになる。
なお最初の半周期に対応する直列信号の出力後
にはシフトレジスタは初期設定2値データでは影
響されていようになつている。
〔実施例〕
以下に本発明の要旨を第1図aに示す実施例に
よつて具体的に説明する。
図は本発明第1の実施例の構成を示すブロツク
図であり、第2図の従来例と共通する符号は同一
対象を指すほか、6は並列入力端子を有し、分周
回路2によつて分周されたクロツク信号によつて
シフトする例えば16ビツトのシフトレジスタ、7
はシフトレジスタ6の直列出力を反転してシフト
レジスタ6の直列入力端子Dにフイードバツクす
る反転回路、また8はシフトレジスタ6の直列出
力を積分する積分回路である。
第1図bは上記実施例の各部の動作説明図であ
り、まず最初にシフトレジスタ6の並列入力端子
Pに(1)のような16ビツトの2値データがセツトさ
れる。
この16ビツトのデータとして、本図b(1)に示し
たように、所望の正弦波の前半周期(0〜π)の
波形を近似させるために、最初‘1'を連続的に入
力し、該正弦波の傾斜が緩やかになるところに、
漸次的に‘0'を増やし、最後は‘0'を連続的に入
力するような2値データ(但し、後半周期は上記
の逆信号)、例えば「1111101100100000」(又は、
「0000010011011111」)を用いることで、後続の積
分回路8では、所望の正弦波に近い三角波列を得
ることができ、続く低域ろ波器5の負担を軽くす
ることができる。本発明の主眼はここにある。設
定回路3によつて697Hzが設定されたとすると、
分周回路2から例えば1周期の正弦波信号が必要
ならば(697×16×2)Hzの分周クロツク信号が
出力される。連続する正弦波信号の場合には分周
クロツク信号は連続して出力される。
この分周クロツク信号によつてシフトレジスタ
6は制御され、出力端子Qから(2)のようなパルス
信号(但し半周期分)が出力される。この半周器
の波長は分周クロツク信号の周期によつて決定さ
れる。
この出力信号は積分回路8によつて積分され(3)
のような信号に変換され、更に低域通過ろ波器5
によつて(4)のような信号に変換され、正の半周期
分の正弦波が得られる。
この間にシフトレジスタ6の直列出力は反転回
路7によつて反転され、シフトレジスタ6の直列
入力端子Dに入力される。この場合初期設定され
た2値データは与えられないようになつている。
このため入力された反転直列信号によつてシフト
レジスタは分周クロツク信号で制御されそれに対
応し、かつ負の半周期分の正弦波信号に対応する
直列信号を出力し積分回路を介し低域通過ろ波器
に与えられる。即ち(4)に示す正の半周期分の正弦
波に続いて低域通過ろ波器5からの負の半周期分
の正弦波が得られる。
以下同様にして、設定回路3によつて設定され
た周波数の正弦波信号が連続して出力される。第
3図は本発明第2の実施例であり、前記DTMF
トーン発生器に応用した場合を示す。
図において2R,3R,5R,6R,7R及び
8RはROW入力(行入力)に対応する4種の低
い周波数(697Hz、770Hz、852Hz及び941Hz)用の
正弦波信号発生回路を構成し、それぞれ分周回
路・設定回路・低域通過ろ波器・シフトレジス
タ・反転回路および積分回路である。また2C,
3C,5C,6C,7C及び8CはCOLUMN入
力(列入力)に対応する4種の高い周波数(1208
Hz、1336Hz、1477Hz及び1633Hz)用の正弦波信号
発生回路を構成し、それぞれ分周回路・設定回
路・低域通過ろ波器・シフトレジスタ・反転回路
及び積分回路である。
発振回路1は両方の正弦波信号発生回路に共通
に用いられるほか、9は設定回路3Rと設定回路
3Cとから同時に分周比が設定されることを禁止
する2入力禁止回路であり、各部の機能及び動作
は第1の実施例と同様である。
〔発明の効果〕
以上説明したように、本発明によればシフトレ
ジスタ・反転回路及び積分回路など、比較的簡単
な回路構成によつて構成し、集積化の容易な正弦
波信号発生回路が得られる。
【図面の簡単な説明】
第1図aは本発明第1の実施例の構成を示すブ
ロツク図、第1図bは同実施例の動作説明図、第
2図aは従来例の構成を示すブロツク図、第2図
b及びcは同従来例の説明図、第3図は本発明第
2の実施例の構成を示すブロツク図である。 図中、1は発振回路、2は分周回路、3は設定
回路、5は低域通過ろ波器、6はシフトレジス
タ、7は反転回路、8は積分回路である。

Claims (1)

    【特許請求の範囲】
  1. 1 クロツク信号を発生する発振回路、分周回
    路、シフトレジスタ、反転回路、積分回路及び低
    域通路ろ波器より構成され、分周回路は発振回路
    よりのクロツク信号を所望の正弦波信号の周波数
    を決定する周期の分周クロツク信号に分周し、シ
    フトレジスタは分周クロツク信号の入力端子、並
    列入力端子、出力端子及び直列入力端子を備え、
    並列入力端子には所望の正弦波信号の半周期の波
    形に適合した2値データが最初の半周期間のみ初
    期設定され、出力端子よりシフトレジスタは最初
    の半周期間は分周回路よりの分周クロツク信号で
    制御され、並列入力端子に初期設定された2値デ
    ータによつて、所望の正弦波信号の半周期に対応
    する直列信号を出力し、その後直列入力端子の信
    号を分周クロツク信号で制御しそれぞれ半周期に
    対応する直列信号を出力し、出力信号は反転回路
    を介し直列入力端子に反転直列信号として入力さ
    れ、かつ上記出力信号は積分回路で積分された後
    低域通過ろ波器でろ波され、所望の正弦波信号を
    発生することを特徴とする正弦波信号発生回路。
JP59171151A 1984-08-17 1984-08-17 正弦波信号発生回路 Granted JPS6149504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171151A JPS6149504A (ja) 1984-08-17 1984-08-17 正弦波信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171151A JPS6149504A (ja) 1984-08-17 1984-08-17 正弦波信号発生回路

Publications (2)

Publication Number Publication Date
JPS6149504A JPS6149504A (ja) 1986-03-11
JPH0449284B2 true JPH0449284B2 (ja) 1992-08-11

Family

ID=15917932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171151A Granted JPS6149504A (ja) 1984-08-17 1984-08-17 正弦波信号発生回路

Country Status (1)

Country Link
JP (1) JPS6149504A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895157A (ja) * 1972-03-15 1973-12-06
JPS4984349A (ja) * 1972-12-18 1974-08-13

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895157A (ja) * 1972-03-15 1973-12-06
JPS4984349A (ja) * 1972-12-18 1974-08-13

Also Published As

Publication number Publication date
JPS6149504A (ja) 1986-03-11

Similar Documents

Publication Publication Date Title
JPS6224791A (ja) 波形発生器およびこれを用いた多周波電話ダイヤル回路
US4368439A (en) Frequency shift keying system
JPH06177651A (ja) 周波数シンセサイザ
JPH0449284B2 (ja)
JPH06216646A (ja) 正弦波発生装置
US4775805A (en) Differential frequency signal generator
JPH0730422A (ja) サンプリングクロック生成回路
CA1194245A (en) Multi-tone signal generator
JPH09214251A (ja) Fm復調回路
JP2560885B2 (ja) 周波数変換回路
SU1714785A2 (ru) Формирователь случайных сигналов
JP2905503B2 (ja) ディジタル式クロック発生装置
KR0165052B1 (ko) 디지탈 링백톤 발생회로
SU1681375A1 (ru) Цифровой синтезатор частот
KR940000661Y1 (ko) 다주파음 발생회로
JPH02149035A (ja) Fsk−am変調回路
SU1290498A1 (ru) Функциональный генератор
SU1732417A1 (ru) Многофазный формирователь сигналов
SU744364A1 (ru) Фазозадающее устройство
JPH0611622Y2 (ja) 正弦波発振器
SU1092483A1 (ru) Функциональный генератор
JPH04281617A (ja) 基準クロック発生回路
SU1649635A1 (ru) Формирователь случайных сигналов
SU1557669A1 (ru) Цифровой преобразователь частоты
SU1566476A2 (ru) Цифровой фазовый модул тор

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees