SU1557669A1 - Цифровой преобразователь частоты - Google Patents
Цифровой преобразователь частоты Download PDFInfo
- Publication number
- SU1557669A1 SU1557669A1 SU884441920A SU4441920A SU1557669A1 SU 1557669 A1 SU1557669 A1 SU 1557669A1 SU 884441920 A SU884441920 A SU 884441920A SU 4441920 A SU4441920 A SU 4441920A SU 1557669 A1 SU1557669 A1 SU 1557669A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- input
- flop
- output
- pulse sequences
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частоты. Цель изобретени - повышение надежности работы при одновременном улучшении спектра выходного сигнала. С этой целью в преобразователь, содержащий каналы 1 и 2 преобразовани входных импульсных последовательностей, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент 4ИЛИ 5, элементы 3И 6, 7, 8, 9, введены D-триггеры 10, 11. При подаче на шину 3 логического "О" на выходе преобразовател формируетс разностна частота, а при подаче логической "1" - суммарна частота, причем частота входных импульсов на шине 12 должна быть меньше, чем на шине 13. D-триггеры 10, 11 обеспечивают прив зку фазы преобразованных низкочастотных последовательностей к фазе преобразованных высокочастотных последовательностей. Благодар этому в выходном сигнале устран ютс ложные импульсы. 2 ил.
Description
74
сл ел ч
о
О5 QD
Изобретение относитс к импульсной технике и может примен тьс дл построени синтезаторов частоты.
Цель изобретени - повышение на- дежности работы цифрового преобразовател частоты при одновременном улучшении спектра выходного сигнала .
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - временные диаграммы.
Устройство содержит первый и второй каналы 1, 2 преобразовани входных импульсных последовательностей, шину 3 Знак, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент ИЛИ 5, с первого по четвертый элементы ЗИ 6-9, первый и второй дополнительные D-триггеры 10, 11, первую и вторую входные шины 12, 13, выходную шину 1Ц. Первый канал 1 одержит Т-триггер 15 первого канала 1, D-триггер 16 первого канала 1 и инвертор 17 первого канала 1. Второй канал 2 содержит Т-триггер 18 второго канала 2, D-триггер 19 второго канала 2 и инвертор 20 второ- ,го канала 2.
Перва входна шина 12 соединена с тактовым входом Т-триггера 15 и через инвертор 17 с тактовым входом D-триггера 1б, D-вход которого соединен с пр мым, выходом Т-триггера 15 и первым входом элемента , второй вход которого соединен с шиной 3, а вы- ход - с D-входом первого дополнительного D-триггера 10. Втора входна шина 13 соединена с тактовым входом Т-триггера 18 и через инвертор 20 с тактовым входом D-триггера 19 D- вход которого соединен с пр мым выходом Т-триггера 18 и первым входом первого элемента ЗИ 6. Инверсный выход Т-триггера 18 соединен с тактовы входом первого дополнительного D- триггера 10 и первым входом второго элемента ЗИ 7. Пр мой выход D-триг- гера 19 соединен с тактовым входом второго дополнительного D-триггера 11 и первым входом третьего элемента ЗИ 8. Пр мой выход D-триггера 1б соединен с D-входом второго дополнительного D-триггера 11. Инверсный выход D-триггера 19 соединен с первым входом четвертого элемента ЗИ 9. Вторые входы первого и четвертого элементов ЗИ 6, 9 соединены с инверсным выходом второго дополнительного D-триггера 1 1 , пр мой выход которого соедиС3 и С4
нен с вторыми входами второго и третьго элементов ЗИ 7, 8. Третьи.мвходы первого-и третьего элементов ЗИ 6, 8 соединены с инверсным выходом первого дополнительного D-триггера 10, пр мой выход которого соединен с третьими входами второго и четвертого элементов ЗИ 1 9. Выходы с первого по четвертый элементов ЗИ 6-9 соединены с соответствующими входами элемента $ИЛИ 5, выход которого соединен с выходной шиной 14.
Устройство работает следующим образом .
Перва входна импульсна последовательность , имеюща более низкую частоту, поступает на первую входную шину 12. На пр мом выходе Т-триггера 15 формируетс последовательность С1 (фиг. 2а). На пр мом выходе D- триггера 16, тактируемого фронтами противоположной пол рности, формируетс последовательность С„ (фиг. 26). Аналогично, на пр мых выходах Т-триггера 18 и D-триггера 19 формируютс последовательности (фиг. 2в, г).
С помощью дополнительных D-триг- геров 10 и 11 производитс изменение сдвига между более низкочастотными последовательност ми, формируемыми в первом канале 1. Изменение сдвига между последовательност ми производитс с помощью прив зки последовательности , формируемой Т-триггером 15 (фиг. 2а) к задним фронтам последовательности , формируемой Т-триггером 1.8 (фиг. 2в), а также прив зки, сдвинутой на четверть периода последовательности с выхода D-триггера 16 (фиг. 26) к передним фронтам сдвинутой более высокочастотной последовательности (фиг. 2г).
Временные диаграммы последовательностей 1,1, полученных в результате данной операции, приведены на фиг. 2д, е соответственно.
Дл получени разностной частоты на шину 3 подаетс О, и четыре импульсные последовательности объедин ютс логической схемой, состо щей из четырех элементов ЗИ 6-9 и элементов ИЛИ 5.
Результирующие временные диаграммы , соответствующие исходным импульсным последовательност м 1,, 1,приведены на фиг. 2ж, а прив занным импульсным последовательност м H,li приведена на фиг. 2з.
Дл получени импульсной последовательности суммарной частоты на той же выходной шине 1 на шину 3 подаетс 1.
На фиг. 2 приведена результирующа временна диаграмма суммировани частот с исходными импульсными последовательност ми , а на фиг. 2кс прив занными импульсными последовагельност ми
i; и ii
Наличие специально организоаанно- го сдвига между последовательност ми I,, и 12 в сочетании с прив зкой к фронтам более высокочастотных последовательностей обеспечивает формирование на выходе устройства длительностей импульсов, не завис щих от фазовых соотношений между исходными последовательност ми, и исключает возможность разрывов выходных импульсов и по вление дополнительных узких импульсов в выходной последовательности .
В прототипе при формировании выходных частот из-за наличи фазовых сдвигов между исходными импульсными последовательност ми, которые принципиально неизбежны, возникают дополнительные ложные импульсы и происходит изменение длительности выходных импульсов.
Из анализа временных диаграмм прототипа и описанного устройства видно, что максимальное отклонение периода суммарной импульсной последовательности Т дл устройства-прототипа ДТ Т0, дл данного устройства
4Т ,
Уровень подавлени максимальной паразитной составл ющей определ етс формулой т D 20 lg i.
Вычисл по формуле уровень подавлени максимальной паразитной сотавл ющей , получаем дл устройства- прототипа
D 20 lg 0 дБ, io
описанного устройства
20 lg 4
20 lg jk 4 lo
12 дБ.
1557669
0
5
Этим достигаетс положительный эффект - повышение надежности при одновременном улучшении спектра выходного сигнала. Кроме того, отсутствие дополнительных ложных импульсов в выходной последовательности существенно расшир ет область применени цифрового преобразовател частоты, Ю поскольку допускает обработку выходного сигнала с помощью цифровых устройств без предварительной фильтрации аналоговыми фильтрами.
Claims (1)
- 5Формула изобретениЦифровой преобразователь частоты, содержащий первый и второй каналы преобразовани входных импульсных последовательностей, каждый из которых содержит Т-триггер и D-триггер, причем перва и втора входные шины соединены с тактовым входом Т-тригге- ра соответствующего канала преобразовани входных импульсных последовательностей и через инвертор - с тактовым входом D-триггера, В-вход которого соединен с пр мым выходом Т-триггера того же канала преобразовани входных импульсных последовательностей , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с пр мым выходом Т-триггера канала преобразовани входных импульсных последовательностей , а второй вход - с шиной Знак, при этом пр мой выход Т-триггера второго канала преобразовани входных импульсных последовательностей соединен с первым входом первого элемента ЗИ, а инверсный выход - с первым входом второго элемента ЗИ, пр мой выход D-триггера второго канала преобразовани входных импульсных последовательностей - с первым входом третьего элемента ЗИ, причем вторые входы первого и четвертого, второго и третьего и третьи входы второго и четвертого, первого и третьего элементов ЗИ соединены между собой, вы- о ходы с первого по четвертый элементов ЗИ соединены с соответствующими входами элемента k ИЛИ, выход которого соединен с выходной шиной, отличающийс тем, что, с целью повышени надежности работы при одновременном улучшении спектра выходного сигнала, в него введены первый и второй дополнительные П-триггеры, причем D-вход первого дополнитель0505715576ного D-триггера соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а D-вход второго дополнительного D-триггера - с пр мым выходом D-триггера первого канала преобразовани входных импульсных последовательностей, тактовые входы первого и второго дополнительных D-триггеров соединены соответственно с инверсным выходом Т-триггера и с108пр мым выходом D-триггера вюрогб- канала преобразовани входных импульсных последовательностей, пр мые выходы первого и второго дополнительных D-триггеров соединены соответственно с третьим и вторым входами второго элемента ЗИ, а инверсные выходы - с вторым и третьим входами первого элемента ЗИ соответственно.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884441920A SU1557669A1 (ru) | 1988-06-15 | 1988-06-15 | Цифровой преобразователь частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884441920A SU1557669A1 (ru) | 1988-06-15 | 1988-06-15 | Цифровой преобразователь частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1557669A1 true SU1557669A1 (ru) | 1990-04-15 |
Family
ID=21381881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884441920A SU1557669A1 (ru) | 1988-06-15 | 1988-06-15 | Цифровой преобразователь частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1557669A1 (ru) |
-
1988
- 1988-06-15 SU SU884441920A patent/SU1557669A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР М- 1109764, кл. 4 Н 03 К 5/156, 1983. Васильев В.И. Расчет спектра выходного сигнала двухканального импульсного формировател . // - Вопросы радиоэлектроники. Сер. ПРВ, 1984, вып. 8, с. 42. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1130871A (en) | Non-linear digital filter | |
US4772853A (en) | Digital delay FM demodulator with filtered noise dither | |
KR910010931A (ko) | 입력 신호를 직접 구적 샘플링 하는 수신기 | |
EP0523307B1 (en) | Decimation filter for a sigma-delta converter and data circuit terminating equipment including the same | |
SU1557669A1 (ru) | Цифровой преобразователь частоты | |
JPS6142895B2 (ru) | ||
RU2013014C1 (ru) | Устройство для передачи и приема информации с использованием лчм-сигналов | |
CA2056021A1 (en) | Digital quadrature phase detection circuit | |
SU1325707A1 (ru) | Преобразователь кода | |
SU1374141A1 (ru) | Устройство дл переноса фазовых сдвигов сигналов на фиксированную частоту | |
SU1751846A1 (ru) | Способ формировани широтно-модулированной импульсной последовательности и устройство дл его осуществлени | |
SU1506520A1 (ru) | Программируемый дискретный согласованный фильтр | |
SU1424120A1 (ru) | Дискриминатор длительности импульсов | |
SU815888A1 (ru) | Способ выделени импульсногоСигНАлА | |
SU1334391A1 (ru) | Цифровой демодул тор сигналов относительной фазовой телеграфии | |
SU1624673A1 (ru) | Устройство дл преобразовани последовательности импульсов | |
SU1591184A1 (ru) | Способ интегрирующего преобразования напряжения в интервал времени | |
JPH0288985A (ja) | 疑似信号発生装置 | |
SU1190533A1 (ru) | Устройство дл передачи дискретной информации | |
SU1374426A1 (ru) | Цифровой накопитель с дробной переменной емкостью | |
SU1193788A1 (ru) | Устройство синхронизации сигналов тактовой последовательности | |
SU1723655A1 (ru) | Генератор импульсов | |
SU649146A1 (ru) | Вокодер с двумерной фильтрацией | |
SU649021A1 (ru) | Устройство дл выделени формант речевого сигнала | |
SU963129A1 (ru) | Селектор импульсов |