JPH0447489B2 - - Google Patents
Info
- Publication number
- JPH0447489B2 JPH0447489B2 JP58106636A JP10663683A JPH0447489B2 JP H0447489 B2 JPH0447489 B2 JP H0447489B2 JP 58106636 A JP58106636 A JP 58106636A JP 10663683 A JP10663683 A JP 10663683A JP H0447489 B2 JPH0447489 B2 JP H0447489B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- commercial power
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007493 shaping process Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
【発明の詳細な説明】
本発明はアナログ入力信号から商用電源成分を
除去するための帯域除去もしくは高域除去用等の
デイジタルフイルタに関するものである。
除去するための帯域除去もしくは高域除去用等の
デイジタルフイルタに関するものである。
周波数成分の低いアナログ信号、例えばDC〜
45Hz程度の生体信号からこれに混入する商用電源
成分を除去するには中心周波数或はカツトオフ周
波数が電源周波数に一致したフイルタを用いる必
要があり、また生体信号成分に歪を与えないよう
にするにはＱを大きくしなければならない。しか
しながら、このフイルタをアナログ式にした場
合、Ｑを大きくすると回路の安定性を損う結果に
なり、したがつて最近ではデイジタルフイルタも
用いられている。このデイジタルフイルタは周知
の如く加算器、乗算器、遅延子等から構成される
デイジタル回路又はマイクロプロセツサにおける
プログラムにより実現され、そのＱは安定して高
く設定できるが、逆にこの場合商用電源の周波数
が僅かでもずれて中心周波数或いはカツトオフ周
波数に一致しなくなると、商用電源成分の減衰度
が急激に変動する問題が生じる。例えば、Ｑを
250に設定したとしても電源周波数50Hzが0.1Hz変
動すると、減衰度が6dB変動し、実際上Ｑをさら
に大きくするのは難しくなる。
45Hz程度の生体信号からこれに混入する商用電源
成分を除去するには中心周波数或はカツトオフ周
波数が電源周波数に一致したフイルタを用いる必
要があり、また生体信号成分に歪を与えないよう
にするにはＱを大きくしなければならない。しか
しながら、このフイルタをアナログ式にした場
合、Ｑを大きくすると回路の安定性を損う結果に
なり、したがつて最近ではデイジタルフイルタも
用いられている。このデイジタルフイルタは周知
の如く加算器、乗算器、遅延子等から構成される
デイジタル回路又はマイクロプロセツサにおける
プログラムにより実現され、そのＱは安定して高
く設定できるが、逆にこの場合商用電源の周波数
が僅かでもずれて中心周波数或いはカツトオフ周
波数に一致しなくなると、商用電源成分の減衰度
が急激に変動する問題が生じる。例えば、Ｑを
250に設定したとしても電源周波数50Hzが0.1Hz変
動すると、減衰度が6dB変動し、実際上Ｑをさら
に大きくするのは難しくなる。
よつて、本発明は商用電源周波数が変動しても
商用電源成分に対して常に一定した減衰特性を呈
する電源成分除去用デイジタルフイルタを提供す
ることを目的とする。
商用電源成分に対して常に一定した減衰特性を呈
する電源成分除去用デイジタルフイルタを提供す
ることを目的とする。
ここで、デイジタルフイルタは周知の如く、ア
ナログ入力信号を周期Ｔでサンプリングして得ら
れた信号系列woが、フイルタ処理を施された後
周期Ｔで信号系列yoが出力されるとしたとき、次
の定係数線形差分方程式で記載されることを前提
にしている。
ナログ入力信号を周期Ｔでサンプリングして得ら
れた信号系列woが、フイルタ処理を施された後
周期Ｔで信号系列yoが出力されるとしたとき、次
の定係数線形差分方程式で記載されることを前提
にしている。
yo＝M
〓i=0
aiwo-i−N
〓i=1
biyo-i ……(1)
そして(1)式のｚ変換による伝達関数Ｈ（ｚ）は次
のようになる。
のようになる。
この伝達関数の周波数特性はｚ＝ej〓Tとおくこ
とにより求められ、したがつてデイジタルフイル
タの周波数特性は原理的に周期Ｔを持つことにな
る。換言すれば、フイルタ周波数O＝１／NT
（Ｎは任意の整数）となり、Oはサンプリング周
波数S＝１／Ｔで定まる離散点にしか設定できな
い。そしてＱは式(2)の定係数ai，biにより定めら
れる。
とにより求められ、したがつてデイジタルフイル
タの周波数特性は原理的に周期Ｔを持つことにな
る。換言すれば、フイルタ周波数O＝１／NT
（Ｎは任意の整数）となり、Oはサンプリング周
波数S＝１／Ｔで定まる離散点にしか設定できな
い。そしてＱは式(2)の定係数ai，biにより定めら
れる。
そこで、本発明はO＝１／NTなる関係からフ
イルタ周波数Oが逆にサンプリング周波数Sに比
例することに着眼し、サンプリングパルスを従来
の如くクロツクパルスを分周して発生させること
無く、外部で商用電源信号を検出し、その検出信
号の周波数を逓倍して発生させることにより前記
目的を達成させる。
イルタ周波数Oが逆にサンプリング周波数Sに比
例することに着眼し、サンプリングパルスを従来
の如くクロツクパルスを分周して発生させること
無く、外部で商用電源信号を検出し、その検出信
号の周波数を逓倍して発生させることにより前記
目的を達成させる。
次に本発明を図示の実施例を基に説明する。
図において、１０はアナログ入力信号に混入す
る実際の商用電源を基にサンプリングパルスを発
生させるサンプリングパルス発生回路である。こ
こで、商用電源周波数を例えば50Hzとすると、こ
の成分を除去させるには周知の如くサンプリング
理論によりデイジタルフイルタのサンプリング周
波数Sは100Hz以上となる。またデイジタルフイ
ルタが帯域除去型である場合Sは150Hz以上即ち
少くともＮは３以上の整数となり、さらにこのS
はアナログ入力信号の帯域によつても当然規定さ
れ、この実施例では生体信号用としてデイジタル
フイルタに必要な通過帯域を100Hzとすると、S
は200Hz以上即ちＮは４以上の整数となる。この
サンプリングパルス発生回路１０は、導電的又は
誘導的に商用電源信号を検出する商用電源信号検
出回路１１と、その検出信号を矩形波に変換する
波形成形回路１２と、その矩形波が零レベルを交
叉する時点でパルスを発生させることにより周波
数が2Oのゼロクロスパルスを発生させるゼロク
ロス検出回路１３と、入力するゼロクロスパルス
を通過帯域に対応してさらに例えば２倍の周波数
4Oの信号に変換する逓倍回路例えばPLL回路１
４と、その逓倍された信号をサンプリングパルス
に変換するパルス成形回路１５とから構成されて
いる。
る実際の商用電源を基にサンプリングパルスを発
生させるサンプリングパルス発生回路である。こ
こで、商用電源周波数を例えば50Hzとすると、こ
の成分を除去させるには周知の如くサンプリング
理論によりデイジタルフイルタのサンプリング周
波数Sは100Hz以上となる。またデイジタルフイ
ルタが帯域除去型である場合Sは150Hz以上即ち
少くともＮは３以上の整数となり、さらにこのS
はアナログ入力信号の帯域によつても当然規定さ
れ、この実施例では生体信号用としてデイジタル
フイルタに必要な通過帯域を100Hzとすると、S
は200Hz以上即ちＮは４以上の整数となる。この
サンプリングパルス発生回路１０は、導電的又は
誘導的に商用電源信号を検出する商用電源信号検
出回路１１と、その検出信号を矩形波に変換する
波形成形回路１２と、その矩形波が零レベルを交
叉する時点でパルスを発生させることにより周波
数が2Oのゼロクロスパルスを発生させるゼロク
ロス検出回路１３と、入力するゼロクロスパルス
を通過帯域に対応してさらに例えば２倍の周波数
4Oの信号に変換する逓倍回路例えばPLL回路１
４と、その逓倍された信号をサンプリングパルス
に変換するパルス成形回路１５とから構成されて
いる。
２０は、例えば増幅回路の途中に挿入されて入
力するアナログ信号例えば生体信号から電源周波
数Oの成分を除去するデイジタルフイルタであ
り、アナログ入力信号をサンプリング周期Ｔごと
にサンプリングして保持するサンプリングホール
ド回路２１と、その保持信号を周期１／S＝Ｔご
とに逐次デイジタル化するＡ／Ｄコンバータ２２
と、デイジタル化された周期Ｔの離散的な生体信
号に対してS／Ｎを有する帯域除去特性を与える
フイルタ処理部２３と、処理されたデイジタル信
号をアナログ信号へ復元するＡ／Ｄコンバータ２
４とから構成されている。フイルタ処理部２３は
有限インパルス応答形フイルタ、FFT（高速フー
リエ変換）或はL.P.（Linear Programming）に
よる方法等周知の設計方法を基にハードウエア或
はソフトウエアにより構成可能である。
力するアナログ信号例えば生体信号から電源周波
数Oの成分を除去するデイジタルフイルタであ
り、アナログ入力信号をサンプリング周期Ｔごと
にサンプリングして保持するサンプリングホール
ド回路２１と、その保持信号を周期１／S＝Ｔご
とに逐次デイジタル化するＡ／Ｄコンバータ２２
と、デイジタル化された周期Ｔの離散的な生体信
号に対してS／Ｎを有する帯域除去特性を与える
フイルタ処理部２３と、処理されたデイジタル信
号をアナログ信号へ復元するＡ／Ｄコンバータ２
４とから構成されている。フイルタ処理部２３は
有限インパルス応答形フイルタ、FFT（高速フー
リエ変換）或はL.P.（Linear Programming）に
よる方法等周知の設計方法を基にハードウエア或
はソフトウエアにより構成可能である。
動作は次の通りである。
サンプリングパルス発生回路１０では、検出さ
れた商用電源信号からその周波数をゼロクロス検
出回路１３で２倍、逓倍回路１４でさらに２倍さ
れて電源周波数Oの４倍（S＝O×４）の周波数
のサンプリングパルスが発生され、デイジタルフ
イルタ２０の各部２１，２２，２４へ供給され
る。これにより、デイジタルフイルタ２０は、商
用電源信号の混入しているアナログ入力信号を周
知の方法により周期Ｔ＝１／Sでサンプリングホ
ールドしてデイジタル化し、中心周波数S／４並
びに所定のＱ及び減衰度の帯域除去のフイルタ処
理を逐次行い、さらにアナログ信号に復元するこ
とにより周期Ｔの離散的なアナログ信号を出力す
る。この際、電源周波数Oの変動に対して従来は
伝達関数、即ち式(2)が固定であつたためにそのＱ
に対応して商用電源成分の減衰度が大巾に変動し
ていたが、本発明によれば電源周波数の変動に対
して比例的にサンプリング周波数Sが追従するた
めに式(2)におけるz-i、即ち除去帯域の中心周波
数もS／Ｎに従い変動し、したがつて変動した電
源周波数Oに対して定係数ai，biにより規定され
た一定の減衰度及びＱの帯域除去特性が得られ
る。
れた商用電源信号からその周波数をゼロクロス検
出回路１３で２倍、逓倍回路１４でさらに２倍さ
れて電源周波数Oの４倍（S＝O×４）の周波数
のサンプリングパルスが発生され、デイジタルフ
イルタ２０の各部２１，２２，２４へ供給され
る。これにより、デイジタルフイルタ２０は、商
用電源信号の混入しているアナログ入力信号を周
知の方法により周期Ｔ＝１／Sでサンプリングホ
ールドしてデイジタル化し、中心周波数S／４並
びに所定のＱ及び減衰度の帯域除去のフイルタ処
理を逐次行い、さらにアナログ信号に復元するこ
とにより周期Ｔの離散的なアナログ信号を出力す
る。この際、電源周波数Oの変動に対して従来は
伝達関数、即ち式(2)が固定であつたためにそのＱ
に対応して商用電源成分の減衰度が大巾に変動し
ていたが、本発明によれば電源周波数の変動に対
して比例的にサンプリング周波数Sが追従するた
めに式(2)におけるz-i、即ち除去帯域の中心周波
数もS／Ｎに従い変動し、したがつて変動した電
源周波数Oに対して定係数ai，biにより規定され
た一定の減衰度及びＱの帯域除去特性が得られ
る。
尚、商用電源検出回路１１に関し、商用電源信
号は商用電源からトランス、コンデンサ等を介し
て得ることもできるが、ME機器においてデイジ
タルフイルタがフローテイング状態にあるとき
は、生体信号検出用の誘導コードの芯線を商用電
源信号の誘起用に一本追加してアンテナとし、そ
の一端の出力信号を増幅することにより商用電源
信号を発生させることが考えられる。バツテリ駆
動装置の場合も同様にアンテナを用いることが考
えられる。また、フイルタ処理回路２３は見掛け
上S／Ｎの信号成分を除去すれば良く、実際の処
理はSが高く設定された場合にはSよりも遅い速
度でフイルタ処理することも考えられる。フイル
タの特性は高域或は低域通過形に構成することも
できる。
号は商用電源からトランス、コンデンサ等を介し
て得ることもできるが、ME機器においてデイジ
タルフイルタがフローテイング状態にあるとき
は、生体信号検出用の誘導コードの芯線を商用電
源信号の誘起用に一本追加してアンテナとし、そ
の一端の出力信号を増幅することにより商用電源
信号を発生させることが考えられる。バツテリ駆
動装置の場合も同様にアンテナを用いることが考
えられる。また、フイルタ処理回路２３は見掛け
上S／Ｎの信号成分を除去すれば良く、実際の処
理はSが高く設定された場合にはSよりも遅い速
度でフイルタ処理することも考えられる。フイル
タの特性は高域或は低域通過形に構成することも
できる。
以上、本発明によりデイジタルフイルタのサン
プリングパルスを商用電源を基に発生させること
により、フイルタの減衰周波数が商用電源の周波
数の変動に追従し、Ｑを安定して高く設定できる
デイジタルフイルタの特長を保持したままで、商
用電源周波数の変動に対してその減衰特性を不変
にできるようになる。
プリングパルスを商用電源を基に発生させること
により、フイルタの減衰周波数が商用電源の周波
数の変動に追従し、Ｑを安定して高く設定できる
デイジタルフイルタの特長を保持したままで、商
用電源周波数の変動に対してその減衰特性を不変
にできるようになる。
図は本発明によるデイジタルフイルタのブロツ
ク図である。 １０……サンプリングパルス発生回路、２０…
…デイジタルフイルタ。
ク図である。 １０……サンプリングパルス発生回路、２０…
…デイジタルフイルタ。
Claims (1)
- 【特許請求の範囲】 １ 周囲の商用電源から誘導的又は導電的に商用
電源信号を検出する回路及びその検出信号の周波
数OをＮ倍（Ｎは２以上の整数）に逓倍した周波
数Sのサンプリングパルスを発生する回路から成
るサンプリングパルス発生回路と、 前記サンプリングパルスでサンプリングしたア
ナログ入力信号をデイジタル信号に変換するＡ／
Ｄコンバータ及びこのＡ／Ｄコンバータの出力信
号から周波数S／Ｎの信号成分を減衰させるデイ
ジタルフイルタ処理を行うフイルタ処理部から成
るデイジタルフイルタと、を有することを特徴と
する商用電源成分除去用デイジタルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10663683A JPS60112A (ja) | 1983-06-16 | 1983-06-16 | 商用電源成分除去用デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10663683A JPS60112A (ja) | 1983-06-16 | 1983-06-16 | 商用電源成分除去用デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112A JPS60112A (ja) | 1985-01-05 |
| JPH0447489B2 true JPH0447489B2 (ja) | 1992-08-04 |
Family
ID=14438597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10663683A Granted JPS60112A (ja) | 1983-06-16 | 1983-06-16 | 商用電源成分除去用デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694415A (en) * | 1985-05-01 | 1987-09-15 | Westinghouse Electric Corp. | Adaptive digital filter for analog input signals |
| GB2365329A (en) * | 2000-08-04 | 2002-02-20 | Sure Tec Ltd | A desk with a moveable work surface and shutter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120235A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS5111340A (ja) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Ind Co Ltd | Deijitarufuiruta |
| JPS5598366A (en) * | 1978-12-04 | 1980-07-26 | Gen Electric | Frequency detection circuit |
-
1983
- 1983-06-16 JP JP10663683A patent/JPS60112A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120235A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS5111340A (ja) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Ind Co Ltd | Deijitarufuiruta |
| JPS5598366A (en) * | 1978-12-04 | 1980-07-26 | Gen Electric | Frequency detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60112A (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zschorlich | Digital filtering of EMG-signals | |
| ATE151251T1 (de) | Vorrichtung zum filtern von ekg-signalen | |
| EP0390531A3 (en) | Sampling rate converter | |
| CA2141326A1 (en) | Method for generating filtered noise signal and broadband signal having reduced dynamic range in mass spectrometry | |
| JP3171256B2 (ja) | 生体の測定信号から基線変動を除去する装置 | |
| JPH08505949A (ja) | 入力信号レベル検出方法および装置 | |
| US5762068A (en) | ECG filter and slew rate limiter for filtering an ECG signal | |
| US4204170A (en) | Impulse noise limiter circuit | |
| US5615234A (en) | Digital high-pass filter having baseline restoration means | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| EP0066062A3 (en) | Apparatus for filtering low single frequency sinusoidal noise from an analog signal | |
| JPH0447489B2 (ja) | ||
| JP2653775B2 (ja) | サンプリングレート変換装置 | |
| WO2003023959A1 (en) | A harmonic-series filter | |
| JPH01227740A (ja) | 心電図信号用電源周波数ノイズ除去方式 | |
| WO2003047097A1 (fr) | Procede de conception d'un filtre numerique, appareil de projet, programme de projet pour la realisation d'un tel filtre, et filtre numerique y relatif | |
| KR940013255A (ko) | 수정된 영상 신호를 발생시키는 방법 | |
| JPH01257233A (ja) | 信号検出方法 | |
| JPS5979623A (ja) | 直線位相ｆｉｒディジタルフィルタ | |
| JPH073705Y2 (ja) | 遅延検波回路 | |
| JPS57113618A (en) | Interpolating method for sampling data | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JPS5858028A (ja) | 生体から検出する筋電信号中の周期性雑音の除去装置 | |
| JPH0446512B2 (ja) | ||
| JPH0738566B2 (ja) | デイジタルフイルタ |