JPH0446708B2 - - Google Patents
Info
- Publication number
- JPH0446708B2 JPH0446708B2 JP60228370A JP22837085A JPH0446708B2 JP H0446708 B2 JPH0446708 B2 JP H0446708B2 JP 60228370 A JP60228370 A JP 60228370A JP 22837085 A JP22837085 A JP 22837085A JP H0446708 B2 JPH0446708 B2 JP H0446708B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- upper limit
- lower limit
- production
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 16
- 101100490563 Caenorhabditis elegans adr-1 gene Proteins 0.000 description 9
- 101100388220 Caenorhabditis elegans adr-2 gene Proteins 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Automatic Assembly (AREA)
- Multi-Process Working Machines And Systems (AREA)
- General Factory Administration (AREA)
- Automobile Manufacture Line, Endless Track Vehicle, Trailer (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自動車組立ライン等の複数の生産ラ
インを適宜合流させつつ製品を完成させる生産ラ
インにおける各生産工程での作業情報を作業者に
指示するための生産指示装置に関する。
インを適宜合流させつつ製品を完成させる生産ラ
インにおける各生産工程での作業情報を作業者に
指示するための生産指示装置に関する。
自動車等の製品は膨大な数の部品から成つてお
り、これらを一時に組立てることは合理的な生産
方法ではない。そこで、従来から１つの製品をい
くつかの部品に分け、それぞれに対応する生産ラ
インを構成して分業し、それらの各生産ラインで
生成された中間生成品をさらに別の生産ラインに
合流させて上位の中間生成品を生成しつつ最終製
品を作り出すという、いわば収束型の生産ライン
の形態をとるのが普通である。
り、これらを一時に組立てることは合理的な生産
方法ではない。そこで、従来から１つの製品をい
くつかの部品に分け、それぞれに対応する生産ラ
インを構成して分業し、それらの各生産ラインで
生成された中間生成品をさらに別の生産ラインに
合流させて上位の中間生成品を生成しつつ最終製
品を作り出すという、いわば収束型の生産ライン
の形態をとるのが普通である。
このように複数の生産ラインを稼動させて効率
よく生産を行うためには各生産ラインを並列的に
稼動させ、互に協調をとることが必要不可欠な要
素となる。すなわち、各生産ラインを同期的に稼
動させることが必要となる。この目的を果たすた
めに、従来では、作業順序表を予め作業者に配布
してその作業順序表により作業指示を行うという
古典的な方法や、計算機を利用して作業順序を先
入れ先出し（以下、FIFOと略記する。）メモリ
（又はシリアル転送形のレフトレジスタ等）に格
納して、その内容を順次作業者に指示又は表示す
るというものがある（実開昭58−70839号公報、
特開昭60−62449号公報参照）。
よく生産を行うためには各生産ラインを並列的に
稼動させ、互に協調をとることが必要不可欠な要
素となる。すなわち、各生産ラインを同期的に稼
動させることが必要となる。この目的を果たすた
めに、従来では、作業順序表を予め作業者に配布
してその作業順序表により作業指示を行うという
古典的な方法や、計算機を利用して作業順序を先
入れ先出し（以下、FIFOと略記する。）メモリ
（又はシリアル転送形のレフトレジスタ等）に格
納して、その内容を順次作業者に指示又は表示す
るというものがある（実開昭58−70839号公報、
特開昭60−62449号公報参照）。
前記作業順序表によるものは今日的な生産には
適合せず、かえつて混乱を招くばかりで得策でな
い。したがつて、現在では後者の計算機による
FIFOメモリを用いた方法をとられることが多い。
ところが、従来のこのFIFOメモリを用いた生産
指示装置においては各生産工程あるいは作業者に
対する作業指示情報（以下、指示データという。）
がどの程度滞留しているかを知らせる手段がな
く、適宜作業者が作業指示装置に備えられている
キーを操作して知る必要があつた。また、指示デ
ータの滞留数の大小は他の生産ラインとの協調を
とる上で重要なことであるが、従来装置は指示デ
ータの滞留数に基づくインターロツク情報（電気
的信号）の出力機能を有しておらず、総合的な制
御が困難であつた。
適合せず、かえつて混乱を招くばかりで得策でな
い。したがつて、現在では後者の計算機による
FIFOメモリを用いた方法をとられることが多い。
ところが、従来のこのFIFOメモリを用いた生産
指示装置においては各生産工程あるいは作業者に
対する作業指示情報（以下、指示データという。）
がどの程度滞留しているかを知らせる手段がな
く、適宜作業者が作業指示装置に備えられている
キーを操作して知る必要があつた。また、指示デ
ータの滞留数の大小は他の生産ラインとの協調を
とる上で重要なことであるが、従来装置は指示デ
ータの滞留数に基づくインターロツク情報（電気
的信号）の出力機能を有しておらず、総合的な制
御が困難であつた。
そこで、本発明は、作業者に対する滞留指示デ
ータ数の表示、その滞留数の上下限値に基づく警
報の指示および電気的信号による他の生産ライン
へのインターロツク情報の出力が可能な生産指示
装置を提供することを目的とする。
ータ数の表示、その滞留数の上下限値に基づく警
報の指示および電気的信号による他の生産ライン
へのインターロツク情報の出力が可能な生産指示
装置を提供することを目的とする。
上記問題点を解決するために、本発明は、複数
の生産ラインを適宜合流させて製品を組立てる場
合に各生産ラインを同期的に稼動するために、各
工程で実行すべき作業情報を各アドレスごとに割
当てて格納し先に入力された情報から順に出力す
る先入れ先出しメモリを備え、この先入れ先出メ
モリから出力される各作業情報を作業者に指示す
る生産指示装置において、 前記先入れ先出しメモリのアドレスに各生産ラ
インの相対的な生産の進行状況によつて決まる前
記先入れ先出しメモリ内の基準アドレス、この基
準アドレスを基準とする上限アドレスおよび下限
アドレスを任意に設定可能なアドレス設定手段
と、 前記先入れ先出しメモリの上限アドレス内の作
業情報の有無を検索し、有の場合に上限フラグを
セツトし、無の場合に上限フラグをリセツトする
上限アドレス検索手段と、 前記先入れ先出しメモリの下限アドレス内の作
業情報の有無を検索し、無の場合に下限フラグを
セツトし、有の場合に下限フラグをリセツトする
下限アドレス検索手段と、 前記上限フラグがセツトされた場合に当該生産
ラインの作業遅れを指示し、前記下限フラグがセ
ツトされた場合に当該生産ラインの作業進みを指
示する進行状況指示手段と、 前記基準アドレスに対する現在アドレスの偏差
を常時表示する手段と、 前記上限フラグセツト時または下限フラグセツ
ト時のそれぞれに警報電気信号を出力する手段
と、 を備えたことを特徴とするものである。
の生産ラインを適宜合流させて製品を組立てる場
合に各生産ラインを同期的に稼動するために、各
工程で実行すべき作業情報を各アドレスごとに割
当てて格納し先に入力された情報から順に出力す
る先入れ先出しメモリを備え、この先入れ先出メ
モリから出力される各作業情報を作業者に指示す
る生産指示装置において、 前記先入れ先出しメモリのアドレスに各生産ラ
インの相対的な生産の進行状況によつて決まる前
記先入れ先出しメモリ内の基準アドレス、この基
準アドレスを基準とする上限アドレスおよび下限
アドレスを任意に設定可能なアドレス設定手段
と、 前記先入れ先出しメモリの上限アドレス内の作
業情報の有無を検索し、有の場合に上限フラグを
セツトし、無の場合に上限フラグをリセツトする
上限アドレス検索手段と、 前記先入れ先出しメモリの下限アドレス内の作
業情報の有無を検索し、無の場合に下限フラグを
セツトし、有の場合に下限フラグをリセツトする
下限アドレス検索手段と、 前記上限フラグがセツトされた場合に当該生産
ラインの作業遅れを指示し、前記下限フラグがセ
ツトされた場合に当該生産ラインの作業進みを指
示する進行状況指示手段と、 前記基準アドレスに対する現在アドレスの偏差
を常時表示する手段と、 前記上限フラグセツト時または下限フラグセツ
ト時のそれぞれに警報電気信号を出力する手段
と、 を備えたことを特徴とするものである。
上記構成を有する本発明によれば、各指示デー
タに１対１で対応するFIFOメモリの各アドレス
に着目し、そのアドレスに所定の基準アドレスを
中心とする上下限アドレスをそれぞれ設定する。
そして、現在実行中の作業内容が前記上下限アド
レスのいずれかに相当するかを各検索手段により
検索し、その検索結果によつて上限アドレスに対
応する上限フラグがセツトされている場合には作
業遅れ過多の旨をまた下限フラグの場合には作業
進み過多の旨をそれぞれ進行状況指示手段によつ
て各作業者に明確に知らしめることができる。さ
らに、FIFOメモリ内に滞留している指示データ
数は表示器により常時表示することができ、加え
て上下限に達したときには電気信号の形態で他の
生産ラインに出力されるから自動的に協調制御す
ることが可能となり、所期の目的を達成しうる。
タに１対１で対応するFIFOメモリの各アドレス
に着目し、そのアドレスに所定の基準アドレスを
中心とする上下限アドレスをそれぞれ設定する。
そして、現在実行中の作業内容が前記上下限アド
レスのいずれかに相当するかを各検索手段により
検索し、その検索結果によつて上限アドレスに対
応する上限フラグがセツトされている場合には作
業遅れ過多の旨をまた下限フラグの場合には作業
進み過多の旨をそれぞれ進行状況指示手段によつ
て各作業者に明確に知らしめることができる。さ
らに、FIFOメモリ内に滞留している指示データ
数は表示器により常時表示することができ、加え
て上下限に達したときには電気信号の形態で他の
生産ラインに出力されるから自動的に協調制御す
ることが可能となり、所期の目的を達成しうる。
次に、本発明の実施例を図面に基づいて説明す
る。
る。
概 要
まず、第２図に組立ラインと生産指示装置の関
係の概要を示す。メイン組付ライン１にサブ組付
ライン２が併設され、両ライン１、２は互に同期
をとつて稼動される。中央制御装置３からは指示
データがメイン組付ライン１に同期して電気信号
にて生産指示端末装置４に送られ、その指示デー
タは生産指示端末装置４に内蔵されたFIFOメモ
リ（後述する）に記憶される。記憶された指示デ
ータの数がFIFOメモリに設定されている上限値
に達すると、中央制御装置３には生産指示端末装
置４から指示データを送ることを禁止する上限警
報が送られる。この上限警報により中央制御装置
３は指示データを生産指示端末装置４に送ること
を一時停止し、同時にサブ組立ライン２の作業者
５に作業遅れを知らせる指示装置としてのランプ
６を点灯させ現在サブ組立ラインの作業が遅れて
いることを作業者に知らせる。
係の概要を示す。メイン組付ライン１にサブ組付
ライン２が併設され、両ライン１、２は互に同期
をとつて稼動される。中央制御装置３からは指示
データがメイン組付ライン１に同期して電気信号
にて生産指示端末装置４に送られ、その指示デー
タは生産指示端末装置４に内蔵されたFIFOメモ
リ（後述する）に記憶される。記憶された指示デ
ータの数がFIFOメモリに設定されている上限値
に達すると、中央制御装置３には生産指示端末装
置４から指示データを送ることを禁止する上限警
報が送られる。この上限警報により中央制御装置
３は指示データを生産指示端末装置４に送ること
を一時停止し、同時にサブ組立ライン２の作業者
５に作業遅れを知らせる指示装置としてのランプ
６を点灯させ現在サブ組立ラインの作業が遅れて
いることを作業者に知らせる。
また、FIFOメモリの指示データの記憶量が設
定下限値を下まわると、指示装置としての進み警
報ランプ７によりサブ組立ライン２の作業が進み
すぎていることを作業者５に知らせ、作業の進度
の調整を作業者５に促す。
定下限値を下まわると、指示装置としての進み警
報ランプ７によりサブ組立ライン２の作業が進み
すぎていることを作業者５に知らせ、作業の進度
の調整を作業者５に促す。
通常、作業者５はワーク８への組付作業が完了
すると、次の組付指示を表示装置９から受けるた
め作業者５の近くに配置された押しボタン１０を
押して次の組付指示を受、次の作業を行う。
すると、次の組付指示を表示装置９から受けるた
め作業者５の近くに配置された押しボタン１０を
押して次の組付指示を受、次の作業を行う。
１１はメイン組立ライン１の作業者、１２はメ
イン組立ライン側の表示装置、１３はメイン組立
ライン１上を流れるワークである。
イン組立ライン側の表示装置、１３はメイン組立
ライン１上を流れるワークである。
生産指示端末装置
次に、第３図に生産指示端末装置４の外観例を
示し、第４図にその内部構成ブロツクを示す。第
３図において、Ａは中央制御装置３から送られる
指示データ、Ｂはストローブ信号、Ｃは表示装置
９への出力データ、Ｄはストローブ信号、Ｅは入
力完了ストローブ信号、Ｆは中央制御装置３に対
するデータ受付可信号（ACK信号）、Ｇは上限警
報信号、Ｈは下限警報信号、Ｉは内部のFIFOメ
モリの格納量が満量である旨を示す満量信号、Ｊ
は電源異常警報信号、Ｋは１つの作業完了ごとに
行なわれるFIFOメモリ内の指示データのシフト
命令信号で各作業者が押ボタン１０（第４図）に
より入力する。Ｌは滞留指示データ数の数字表示
器用出力である。また、９はサブ組立ライン２に
おける３からの作業情報表示装置でＣからの出力
を表示する表示装置、１５はサブ組立ラインにお
ける滞留指示データ数を表示する表示器、３０は
４に格納されている１６で表示されるアドレスの
滞留データを表示する表示器通常は出力データＣ
として出力されたデータが表示されている。１６
は表示器９の表示データの格納されているアドレ
スを示す表示器、１７は１６のアドレス値の正負
を表示するランプ、２２は後述する上限アドレ
ス、下限アドレスおよび基準アドレスを任意に設
定するための設定キーである。
示し、第４図にその内部構成ブロツクを示す。第
３図において、Ａは中央制御装置３から送られる
指示データ、Ｂはストローブ信号、Ｃは表示装置
９への出力データ、Ｄはストローブ信号、Ｅは入
力完了ストローブ信号、Ｆは中央制御装置３に対
するデータ受付可信号（ACK信号）、Ｇは上限警
報信号、Ｈは下限警報信号、Ｉは内部のFIFOメ
モリの格納量が満量である旨を示す満量信号、Ｊ
は電源異常警報信号、Ｋは１つの作業完了ごとに
行なわれるFIFOメモリ内の指示データのシフト
命令信号で各作業者が押ボタン１０（第４図）に
より入力する。Ｌは滞留指示データ数の数字表示
器用出力である。また、９はサブ組立ライン２に
おける３からの作業情報表示装置でＣからの出力
を表示する表示装置、１５はサブ組立ラインにお
ける滞留指示データ数を表示する表示器、３０は
４に格納されている１６で表示されるアドレスの
滞留データを表示する表示器通常は出力データＣ
として出力されたデータが表示されている。１６
は表示器９の表示データの格納されているアドレ
スを示す表示器、１７は１６のアドレス値の正負
を表示するランプ、２２は後述する上限アドレ
ス、下限アドレスおよび基準アドレスを任意に設
定するための設定キーである。
第４図に示すように、生産指示端末装置４は、
中央制御装置３からの指示データ内の入力を制御
する入力制御部１８と、入力制御部１８からの指
示データＡを各アドレスごとに割当てて格納し、
先に入力された指示データから順に出力する
FIFOメモリ１９と、押釦スイツチ１０により
FIFOメモリ１９のシフト信号Ｋを出力するとと
もに表示器９へのデータ出力を制御する出力制御
部２０と、Ｃ〜Ｌの各信号を各送信先に送出する
出力部２１とを有し、これらに加えて本発明に係
る上下限アドレス検出部２３を備えて構成され、
具体的にはこれらはマイクロコンピユータによ
り、上下限アドレス検出部２３はマイクロコンピ
ユータ自身で、他はマイクロコンピユータの制御
下において処理が実行される。
中央制御装置３からの指示データ内の入力を制御
する入力制御部１８と、入力制御部１８からの指
示データＡを各アドレスごとに割当てて格納し、
先に入力された指示データから順に出力する
FIFOメモリ１９と、押釦スイツチ１０により
FIFOメモリ１９のシフト信号Ｋを出力するとと
もに表示器９へのデータ出力を制御する出力制御
部２０と、Ｃ〜Ｌの各信号を各送信先に送出する
出力部２１とを有し、これらに加えて本発明に係
る上下限アドレス検出部２３を備えて構成され、
具体的にはこれらはマイクロコンピユータによ
り、上下限アドレス検出部２３はマイクロコンピ
ユータ自身で、他はマイクロコンピユータの制御
下において処理が実行される。
その生産指示端末装置４の全体処理のフローを
第５図に示し、初期設定された後は、１００〜１
０６の各処理をサイクリツクに実行する。本発明
に係る部分は上限、下限アドレスチエツク処理１
０４（上下限アドレス検出部２３に相当する。）
と、滞留指示データ数の常時表示処理１０５であ
る。
第５図に示し、初期設定された後は、１００〜１
０６の各処理をサイクリツクに実行する。本発明
に係る部分は上限、下限アドレスチエツク処理１
０４（上下限アドレス検出部２３に相当する。）
と、滞留指示データ数の常時表示処理１０５であ
る。
上限、下限アドレスの検出処理
指示データの滞留数の上限、下限検出処理は次
の通りである。第６図に示すように、まず、指示
データは順次FIFOメモリ１９のアドレス９９側
から入力され、アドレス０から出力され、先入れ
先出しの形となつている。しかし、FIFOメモリ
１９は全体の格納領域としては−９〜99のアドレ
スをもち、正アドレス（０〜99）は滞留データを
格納する領域であり、負のアドレス（−９〜−
１）はすでに出力されたデータを格納する領域で
ある。第６図中、欄内の数字は指示データ内容を
示し、０はデータがないものとして扱う。以上の
格納領域を有するFIFOメモリ１９に下限アドレ
スADR−１、上限アドレスADR−２、これらの
アドレスの中心となる基準アドレスADR−３を
設定する。この設定は設定キー２２（第３図）に
より行われる。基準アドレスADR−３やその上
下限アドレスADR−２、ADR−１の設定幅はメ
イン組立ライン１とサブ組立ライン２のライン速
度や作業の難易度で相対的に決定されるものであ
るから、適用する生産ラインに合わせて適宜、経
験的に定める。
の通りである。第６図に示すように、まず、指示
データは順次FIFOメモリ１９のアドレス９９側
から入力され、アドレス０から出力され、先入れ
先出しの形となつている。しかし、FIFOメモリ
１９は全体の格納領域としては−９〜99のアドレ
スをもち、正アドレス（０〜99）は滞留データを
格納する領域であり、負のアドレス（−９〜−
１）はすでに出力されたデータを格納する領域で
ある。第６図中、欄内の数字は指示データ内容を
示し、０はデータがないものとして扱う。以上の
格納領域を有するFIFOメモリ１９に下限アドレ
スADR−１、上限アドレスADR−２、これらの
アドレスの中心となる基準アドレスADR−３を
設定する。この設定は設定キー２２（第３図）に
より行われる。基準アドレスADR−３やその上
下限アドレスADR−２、ADR−１の設定幅はメ
イン組立ライン１とサブ組立ライン２のライン速
度や作業の難易度で相対的に決定されるものであ
るから、適用する生産ラインに合わせて適宜、経
験的に定める。
さて、現在実行中の作業に対応する指示データ
のアドレス（すなわち、現在アドレスADR−Ｎ）
と下限アドレスADR−１または上限アドレス
ADR−２との対応、およびメイン組立ライン１
の作成進行速度に対するサブ組立ライン２の作業
進行速度の関係は次の通りである。現在アドレス
ADR−Ｎが下限アドレスADR−１より下位のア
ドレスにあるとき（第２図ｂ）、このときはサブ
組立ライン２の作業速度はメイン組立ライン１よ
り進んでいることを意味する。一方、現在アドレ
スADR−Ｎが上限アドレスADR−２より上位の
アドレスと同じかそれ以上にあるとき（第２図
ｃ）、このときサブ組立ライン２の作業速度はメ
イン組立ライン１より遅れていることを意味す
る。
のアドレス（すなわち、現在アドレスADR−Ｎ）
と下限アドレスADR−１または上限アドレス
ADR−２との対応、およびメイン組立ライン１
の作成進行速度に対するサブ組立ライン２の作業
進行速度の関係は次の通りである。現在アドレス
ADR−Ｎが下限アドレスADR−１より下位のア
ドレスにあるとき（第２図ｂ）、このときはサブ
組立ライン２の作業速度はメイン組立ライン１よ
り進んでいることを意味する。一方、現在アドレ
スADR−Ｎが上限アドレスADR−２より上位の
アドレスと同じかそれ以上にあるとき（第２図
ｃ）、このときサブ組立ライン２の作業速度はメ
イン組立ライン１より遅れていることを意味す
る。
以上の現在アドレスADR−１の上限、下限の
検出処理は第５図のステツプ１０４にて行われ、
さらに詳細には第１図に示すアルゴリズムで処理
される。第１図において、まず、ステツプ２００
で上限アドレスADR−２に指示データが存在す
るか否か検索され。“有”の場合にはステツプ２
０２に進んでその旨を示す上限フラグがセツトさ
れ、“無”の場合にはステツプ２０１により上限
フラグがリセツトされてステツプ２０３にジヤン
プする。
検出処理は第５図のステツプ１０４にて行われ、
さらに詳細には第１図に示すアルゴリズムで処理
される。第１図において、まず、ステツプ２００
で上限アドレスADR−２に指示データが存在す
るか否か検索され。“有”の場合にはステツプ２
０２に進んでその旨を示す上限フラグがセツトさ
れ、“無”の場合にはステツプ２０１により上限
フラグがリセツトされてステツプ２０３にジヤン
プする。
さて、上限フラグがステツプ２０２においてセ
ツトされると生産指示端末装置４からは中央制御
装置３に対して指示データＡの送信を禁止する上
限警報Ｇを送ると同時にこの警報Ｇにより指示器
６のランプを点灯し、サブ組立ライン２の作業者
５に作業遅れを知らせる。
ツトされると生産指示端末装置４からは中央制御
装置３に対して指示データＡの送信を禁止する上
限警報Ｇを送ると同時にこの警報Ｇにより指示器
６のランプを点灯し、サブ組立ライン２の作業者
５に作業遅れを知らせる。
ステツプ２０１で上限フラグがリセツトされた
場合は現在アドレスADR−Ｎが下限アドレス
ADR−１より下位か上下限の間にあるかのいず
れかである。上下限の間にある場合はステツプ２
０３、２０４を経由してメインルーチンに戻る。
現在アドレスADR−Ｎが下限アドレスADR−１
より下位にある場合はステツプ２０３から２０５
に進み、下限フラグがセツトされる。
場合は現在アドレスADR−Ｎが下限アドレス
ADR−１より下位か上下限の間にあるかのいず
れかである。上下限の間にある場合はステツプ２
０３、２０４を経由してメインルーチンに戻る。
現在アドレスADR−Ｎが下限アドレスADR−１
より下位にある場合はステツプ２０３から２０５
に進み、下限フラグがセツトされる。
下限フラグがセツトされると、生産指示端末装
置４からは下限警報Ｈが出力され、指示器７のラ
ンプを点灯し、作業者５に作業が進み過ぎている
ことを知らせ、注意を促すこととなる。
置４からは下限警報Ｈが出力され、指示器７のラ
ンプを点灯し、作業者５に作業が進み過ぎている
ことを知らせ、注意を促すこととなる。
滞留指示データ数の表示処理
以上の現在アドレスADR−Ｎと上下限アドレ
スADR−２、ADR−１との比較による検索処理
とは別に、メインルーチン（第５図）では滞留指
示データ数を常時表示しておく処理（ステツプ１
０５）が行われる。これは、作業者５の参考に供
するためである。この滞留指示データ数は常時表
示器１５に数示表示される。滞留指示データ数と
しては、例えば、第６図ａの例でいえば、基準ア
ドレスADR−３に対する現在アドレスADR−Ｎ
のアドレス差（ｍ−ｋ＋１）を数字により表示す
る。
スADR−２、ADR−１との比較による検索処理
とは別に、メインルーチン（第５図）では滞留指
示データ数を常時表示しておく処理（ステツプ１
０５）が行われる。これは、作業者５の参考に供
するためである。この滞留指示データ数は常時表
示器１５に数示表示される。滞留指示データ数と
しては、例えば、第６図ａの例でいえば、基準ア
ドレスADR−３に対する現在アドレスADR−Ｎ
のアドレス差（ｍ−ｋ＋１）を数字により表示す
る。
０データのチエツク処理
さらに、メインルーチン（第５図）にはFIFO
メモリ１９内の記憶データの信頼性を確得するた
めに、０データのチエツク処理（ステツプ１０
３）が含まれている。これはFIFOメモリ１９の
記憶領域内に“０でないデータ”のクラスタ（連
続集団）が２つ以上存在するか否かを検索するも
ので、“０でないデータ”のクラスタが２つ以上
存在することはそれらのクラスタの間にデータが
ないアドレスが存在するという原理に基づくもの
である。すなわち、従来のFIFOメモリでは０デ
ータの値をデータとして扱い作業進行と共にシフ
トしてしまい、作業なしという誤りの作業指示を
してしまうことになり、いわば異常データを出力
してしまうという不合理があつた。そこで、従来
から行われているパリテイチエツクによるデータ
自身のチエツクに加え、システムとしてのエラー
チエツクを行うようにしてデータの信頼性を確保
しようとするものである。
メモリ１９内の記憶データの信頼性を確得するた
めに、０データのチエツク処理（ステツプ１０
３）が含まれている。これはFIFOメモリ１９の
記憶領域内に“０でないデータ”のクラスタ（連
続集団）が２つ以上存在するか否かを検索するも
ので、“０でないデータ”のクラスタが２つ以上
存在することはそれらのクラスタの間にデータが
ないアドレスが存在するという原理に基づくもの
である。すなわち、従来のFIFOメモリでは０デ
ータの値をデータとして扱い作業進行と共にシフ
トしてしまい、作業なしという誤りの作業指示を
してしまうことになり、いわば異常データを出力
してしまうという不合理があつた。そこで、従来
から行われているパリテイチエツクによるデータ
自身のチエツクに加え、システムとしてのエラー
チエツクを行うようにしてデータの信頼性を確保
しようとするものである。
具体的処理としては、第７図の処理アルゴリズ
ムにより行われる。まず、ステツプ３００におい
てFIFOメモリ１９の記憶領域に設定したＡ、Ｂ
部（第６図）のバイト数を計算し、このバイト数
に基づいてステツプ３０１によりＡ部における
“０でないデータ”のデータ数をカウントする。
次いで、ステツプ３０２によりＡ部内に“０でな
いデータ”があるかないかをチエツクし有れば３
０３を通りデータ異常フラグをセツトしメインル
ーチンにもどる。３０２で０がなければ３０４を
とおり３０５で３０１でのカウント値と３０４で
のカウント値の和が100かどうかチエツクして100
なら３０６で異常フラグをリセツトしてメインル
ーチンにもどる。和が100でなかつたら３０３を
とおりメインルーチンにもどり第３図の出力Ｉに
出力し異常を知らせる。
ムにより行われる。まず、ステツプ３００におい
てFIFOメモリ１９の記憶領域に設定したＡ、Ｂ
部（第６図）のバイト数を計算し、このバイト数
に基づいてステツプ３０１によりＡ部における
“０でないデータ”のデータ数をカウントする。
次いで、ステツプ３０２によりＡ部内に“０でな
いデータ”があるかないかをチエツクし有れば３
０３を通りデータ異常フラグをセツトしメインル
ーチンにもどる。３０２で０がなければ３０４を
とおり３０５で３０１でのカウント値と３０４で
のカウント値の和が100かどうかチエツクして100
なら３０６で異常フラグをリセツトしてメインル
ーチンにもどる。和が100でなかつたら３０３を
とおりメインルーチンにもどり第３図の出力Ｉに
出力し異常を知らせる。
以上述べた如く、本発明によれば各指示データ
に１対１で対応するFIFOメモリの各アドレスに
着目し、そのアドレスに所定の基準アドレスを中
心とする上下限アドレスをそれぞれ設定する。そ
して、現在実行中の作業内容が前記上下限アドレ
スのいずれかに相当するかを各検索手段により検
索し、その検索結果によつて上限アドレスに対応
する上限フラグがセツトされている場合には作業
遅れ過多の旨を、また下限フラグの場合には作業
進み過多の旨をそれぞれ進行状況指示手段によつ
て各作業者に明確に知らしめることができる。さ
らに、FIFOメモリ内に滞留している指示データ
数は表示器により常時表示することができ、加え
て上下限に達したときには電気信号の形態で他の
生産ラインに出力されるから自動的に協調制御す
ることが可能となり、所期の目的を達成しうる。
に１対１で対応するFIFOメモリの各アドレスに
着目し、そのアドレスに所定の基準アドレスを中
心とする上下限アドレスをそれぞれ設定する。そ
して、現在実行中の作業内容が前記上下限アドレ
スのいずれかに相当するかを各検索手段により検
索し、その検索結果によつて上限アドレスに対応
する上限フラグがセツトされている場合には作業
遅れ過多の旨を、また下限フラグの場合には作業
進み過多の旨をそれぞれ進行状況指示手段によつ
て各作業者に明確に知らしめることができる。さ
らに、FIFOメモリ内に滞留している指示データ
数は表示器により常時表示することができ、加え
て上下限に達したときには電気信号の形態で他の
生産ラインに出力されるから自動的に協調制御す
ることが可能となり、所期の目的を達成しうる。
第１図は本発明に係る上限、下限アドレス検索
処理アルゴリズムを示すフローチヤート、第２図
は本発明に係る生産指示端末装置と生産ラインと
の関係を示す概要図、第３図は本発明に係る生産
指示端末装置の外観を示す概略図、第４図はその
内部構成例を示すブロツク図、第５図は本発明に
係る生産指示端末装置の全体動作アルゴリズムを
示すフローチヤート、第６図はFIFOメモリ内の
データ記憶領域を示す説明図、第７図は０データ
チエツク処理のアルゴリズムを示すフローチヤー
トである。 １……メイン組立ライン、２……サブ組立ライ
ン、４……中央制御装置、５……作業者、６……
作業遅れ指示装置、７……作業進み指示装置、９
……作業情報表示装置、１５……作業情報滞留数
表示器、１９……FIFOメモリ、２１……出力制
御部、２２……操作キー、２００……上限アドレ
スのデータ検索処理、２０１……上限フラグリセ
ツト処理、２０２……上限フラグセツト処理、２
０３……下限アドレスのデータ検索処理、２０４
……下限フラグリセツト処理、２０５……下限フ
ラグリセツト処理、ADR−１……下限アドレス、
ADR−２……上限アドレス、ADR−３……基準
アドレス、ADR−Ｎ……現在アドレス。
処理アルゴリズムを示すフローチヤート、第２図
は本発明に係る生産指示端末装置と生産ラインと
の関係を示す概要図、第３図は本発明に係る生産
指示端末装置の外観を示す概略図、第４図はその
内部構成例を示すブロツク図、第５図は本発明に
係る生産指示端末装置の全体動作アルゴリズムを
示すフローチヤート、第６図はFIFOメモリ内の
データ記憶領域を示す説明図、第７図は０データ
チエツク処理のアルゴリズムを示すフローチヤー
トである。 １……メイン組立ライン、２……サブ組立ライ
ン、４……中央制御装置、５……作業者、６……
作業遅れ指示装置、７……作業進み指示装置、９
……作業情報表示装置、１５……作業情報滞留数
表示器、１９……FIFOメモリ、２１……出力制
御部、２２……操作キー、２００……上限アドレ
スのデータ検索処理、２０１……上限フラグリセ
ツト処理、２０２……上限フラグセツト処理、２
０３……下限アドレスのデータ検索処理、２０４
……下限フラグリセツト処理、２０５……下限フ
ラグリセツト処理、ADR−１……下限アドレス、
ADR−２……上限アドレス、ADR−３……基準
アドレス、ADR−Ｎ……現在アドレス。
Claims (1)
- 【特許請求の範囲】 １ 複数の生産ラインを適宜合流させて製品を組
立てる場合に各生産ラインを同期的に稼働するた
めに、各工程で実行すべき作業情報を各アドレス
ごとに割当てて格納し先に入力された情報から順
に出力する先入れ先出しメモリを備え、この先入
れ先出しメモリから出力される各作業情報を作業
者に指示する生産指示装置において、 前記先入れ先出しメモリのアドレスに各生産ラ
インの相対的な生産の進行状況によつて決まる前
記先入れ先出しメモリ内の基準アドレス、この基
準アドレスを基準とする上限アドレスおよび下限
アドレスを任意に設定可能なアドレス設定手段
と、 前記先入れ先出しメモリの上限アドレス内の作
業情報の有無を検索し、有の場合に上限フラグを
セツトし、無の場合に上限フラグをリセツトする
上限アドレス検索手段と、 前記先入れ先出しメモリの下限アドレス内の作
業情報の有無を検索し、無の場合に下限フラグを
セツトし、有の場合に下限フラグをリセツトする
下限アドレス検索手段と、 前記上限フラグがセツトされた場合に当該生産
ラインの作業遅れを指示し、前記下限フラグがセ
ツトされた場合に当該生産ラインの作業進みを指
示する進行状況指示手段と、 前記基準アドレスに対する現在アドレスの偏差
を常時表示する手段と、 前記上限フラグセツト時または下限フラグセツ
ト時のそれぞれに警報電気信号を出力する手段
と、 を備えたことを特徴とする生産指示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228370A JPS6288561A (ja) | 1985-10-14 | 1985-10-14 | 生産指示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228370A JPS6288561A (ja) | 1985-10-14 | 1985-10-14 | 生産指示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288561A JPS6288561A (ja) | 1987-04-23 |
| JPH0446708B2 true JPH0446708B2 (ja) | 1992-07-30 |
Family
ID=16875397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60228370A Granted JPS6288561A (ja) | 1985-10-14 | 1985-10-14 | 生産指示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288561A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5120149B2 (ja) * | 2008-08-27 | 2013-01-16 | マツダ株式会社 | 生産管理装置および生産管理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945503A (ja) * | 1982-09-09 | 1984-03-14 | Hitachi Ltd | 作業指示方式 |
-
1985
- 1985-10-14 JP JP60228370A patent/JPS6288561A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945503A (ja) * | 1982-09-09 | 1984-03-14 | Hitachi Ltd | 作業指示方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6288561A (ja) | 1987-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642137B2 (ja) | 表示情報処理装置 | |
| JPH0446708B2 (ja) | ||
| US5615104A (en) | Monitoring method and apparatus using a programmable logic controller | |
| JPH06103518B2 (ja) | 警報表示方法 | |
| JPH0916220A (ja) | 入出力表示装置 | |
| JPS6134945B2 (ja) | ||
| JPS6184712A (ja) | プログラマブルコントロ−ラ | |
| JPH0413624Y2 (ja) | ||
| JPS63150799A (ja) | 故障監視装置 | |
| JP2590336B2 (ja) | 制御プログラム表示装置 | |
| JPS61148324A (ja) | プロセス表示装置 | |
| JPH0628923Y2 (ja) | デマンドコントロール装置 | |
| JPS6226483B2 (ja) | ||
| JPH06233477A (ja) | プラント監視装置 | |
| JPH02214902A (ja) | 自動運転渋滞監視装置 | |
| JPH0434118B2 (ja) | ||
| JPS6161135B2 (ja) | ||
| JPS58139211A (ja) | 多点開閉情報表示装置 | |
| JP3012480B2 (ja) | 情報表示板の制御方法 | |
| JPH01149117A (ja) | コンソールコマンド入力制御方式 | |
| JPH01155494A (ja) | 稼動率計 | |
| JPS58100587A (ja) | 遠方監視制御装置 | |
| JPH05199646A (ja) | ディジタルリレーの監視制御装置 | |
| JPS61214009A (ja) | プラント状態表示装置 | |
| JPH0664667B2 (ja) | アラ−ム表示装置 |