JPH0444138A - マイクロコンピュータにおける外部コマンド生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、標準的なメモリ制御用のインタフェイスを
有するマイクロコンピュータにおいて、たとえば拡張メ
モリのバンク切換のような外部コマンドを任意に実現す
るためのマイクロコンピュータにおける外部コマンド生
成装置に関する。

従来技術 マイクロコンピュータＭＣと組み合わせて使用するダイ
ナミックＲＡＭ（ＤＲＡＭ）のような標準的なメモリＭ
Ｒの制御は、一般に、メモリＭＲのアドレス端子Ａに接
続するアドレスバスＡＢ。

入力端子りと出ノＪ端子Ｑとに接続するデータバスＤＢ
、行アドレスクロック端子ＲＡＳに接続する行アドレス
ストローブＲＡＳ、列アドレスクロック端子ＣＡＳに接
続する列アドレスストローブＣＡＳ、制御端子Ｗに接続
する書込み指令Ｗの各信号線を介して制御される（第４
図）。

いま、メモリＭＲが容量２にバイトのＤＲＡＭであると
すると、アドレスバスＡＢは、一般に、（ｋ−１）本の
信号線のパラレルバスが使用される。すなわち、メモリ
ＭＲのアドレス指定は、いわゆるアドレスマルチプレク
ス方式により、アドレスバスＡＢを行アドレスＲＡと列
アドレスＣＡとに時分割使用し、メモリＭＲは、行アド
レスストローブＲＡＳ、列アドレスストローブＣＡＳの
タイミングにより、アドレスバスＡＢ上の行アドレスＲ
Ａ、列アドレスＣＡの双方を順次読み取り、ラッチする
ことができる（第５図）。アドレスマ。

ルチプレクス方式は、メモリＭＲを構成するＩＣメモリ
素子の所要総ピン数を少なくし、プリント基板に実装す
る際の煩雑性を軽減することができるため、今日では、
極く標準的な方式となっている。

一般に、アドレスマルチプレクス方式では、行アドレス
ストローブＲＡＳと列アドレスストローブＣＡＳとの各
立下りを基準にして、行アドレスＲＡと列アドレスＣＡ
とがメモリＭＲに取り込まれる。すなわち、マイクロコ
ンピュータＭＣからは、行アドレスストローブＲＡＳと
列アドレス口−ブＣＡＳとの各立下りタイミングに同期
して、アドレスバスＡＢ上に、行アドレスＲＡと列アド
レスＣＡとを順次送出すればよい。

一方、メモリＭＲに対するリード命令、ライト命令の選
択は、書込み指令Ｗの状態による。すなわち、書込み指
令Ｗが、列アドレスストローブＣＡＳの立下りの時点に
おいてハイレベルであれば、リード命令と解釈され、メ
モリＭＲは、指定のアドレスの記憶内容を、出力端子Ｑ
を介してデータバスＤＢ上に送出する。また、書込み指
令Ｗが、その時点にローレベルであればライト命令と解
釈され、データバスＤＢ上に存在するデータが、入力端
子りを介してメモリＭＲに書き込まれる。

リード命令、ライト命令のいずれに対しても、データバ
スＤＢ上のデータの有効期間が規定されている。また、
データバスＤＢは、パラレル転送するデータのビット数
に応じ、所定本数の信号線からなるパラレルバスとなっ
ている。

発明が解決しようとする課題 かかる従来技術によるときは、マイクロコンビュータＭ
Ｃには、メモリＭＲを制御するために、必要最小限の信
号線からなるアドレスバスＡＢとデータバスＤＢの他、
行アドレスストローブＲＡＳ、列アドレスストローブＣ
ＡＳ、書込み指令Ｗとからなる標準的なインタフェイス
が存在するに過ぎないから、ＤＲＡＭのような標準的な
メモリに対するメモリアクセス以外の制御動作は全く不
可能であり、したがって、たとえばＥＥＰＲＯＭのよう
な標準的なメモリ以外のメモリ素子を接続することや、
標準的なメモリであっても、その容量を任意に拡張し、
いわゆる拡張メモリシステムを構築すること等は極めて
困難であるという問題があった。

たとえば、ＥＥＰＲＯＭは、電気的に、その記憶内容を
消去することができるが、そのときの消去時間は、一般
に数１０ｍ５程度の長時間を要し、普通のＤＲＡＭの動
作に比して格段に遅いために、このような単純なインタ
フェイスを介して制御することは不可能である。また、
拡張メモリシステムにおいては、メモリバンクの切換制
御を必要とするが、これも、アドレスバスのビット数が
不足するために、標準的なインタフェイスでは実現する
ことができない。

そこで、この発明の目的は、かかる従来技術の問題に鑑
み、マイクロコンピュータ内において実行させるプログ
ラム内に、通常現われ得ないような特定の命令シーケン
スを設定し、この命令シーケンスの実行を検出して外部
コマンドを生成するコマンド生成手段を設けることによ
って、標準的なインタフェイスを使用しながら、ＥＥＰ
ＲＯＭを含む任意のメモリ素子の接続を可能にし、また
は、任意容量の拡張メモリシステムを構築することがで
きるマイクロコンピュータにおける外部コマンド生成装
置を提供することにある。

課題を解決するための手段 かかる目的を達成するためのこの発明の構成は、アドレ
スバス上に現われる特定のメモリアドレスを検知するア
ドレス検知手段と、アドレス検知手段が検知するメモリ
アドレスを特徴とする特定の命令シーケンスの実行を検
出し、所定の外部コマンドを生成出力するコマンド生成
手段とを備えることをその要旨とする。

なお、コマンド生成手段は、少なくとも３回以上連続す
るリード命令を特定の命令シーケンスとして検出するカ
ウンタと、このカウンタの動作直後のライト命令を検出
して所定の外部コマンドを生成出力するコマンド生成回
路とを備えることができ、このとき、カウンタは、バッ
クアップ用のタイマを備えるようにしてもよい。

また、コマンド生成手段は、特定の命令シーケンスの実
行を検出した直後の命令に付随するオペランドデータに
応じて、生成出力する外部コマンドを修飾するようにし
てもよい。

作用 かかる構成によるときは、まず、アドレス検知手段は、
アドレスバス上に現われる特定のメモリアドレスを検知
することができ、コマンド生成手段は、この特定のメモ
リアドレスを特徴とする特定の命令シーケンスの実行を
検出することができるから、命令シーケンスとして、た
とえば、同一メモリアドレスに対する所定回数のリード
命令の繰返しのように、通常のプログラム内に出現し得
ない命令パターンを設定しておくことにより、コマンド
生成手段は、この命、令シーケンスの検出を、外部コマ
ンド生成動作のトリガとして利用することができる。す
なわち、コマンド生成手段は、その直後の命令実行によ
り、所定の外部コマンドを生成出力すればよい。

特定の命令シーケンスとしては、少なくとも３回以上連
続するリード命令を使用するのが便利であり、これは、
カウンタによって簡単に検出することができる。また、
特定の命令シーケンスが検出された後は、たとえば、そ
れに続くライト命令に応動するコマンド生成回路により
、任意の外部コマンドを生成することができる。

カウンタにバックアップ用のタイマを付設すれば、この
タイマは、所定回数のリード命令が繰り返される時間に
制限を設けることができるから、たとえば、マイクロコ
ンピュータ内において実行されるマルチタスクプログラ
ムの組合せにより、偶発的に特定の命令シーケンスに一
致する命令パターンが出現し、これによってシステムが
誤動作してしまう確率を極少にすることが可能である。

さらに、コマンド生成手段が、特定の命令シーケンスの
実行を検出した直後の命令に付随するオペランドデータ
に応じて外部コマンドを修飾するときは、このデータを
使用して外部コマンドの動作内容を明確に規定すること
ができるから、システムの動作信頼性を一層向上させる
ことが可能である。

実施例 以下、図面を以って実施例を説明する。

マイクロコンピュータにおける外部コマンド生成装置は
、アドレス検知手段１０と、コマンド生成手段２０とを
備えてなる（第１図）。

メモリＭＲはＤＲＡＭであり、２個のメモリバンクＭＲ
Ｉ　、ＭＲ２からなる。また、コマンド生成手段２０は
、生成した外部コマンドにより、コマンドコントローラ
Ｃ１セレクタＳを介してメモリＭＲのメモリバンクＭＲ
Ｉ　、ＭＲ２の一方を選択し、拡張メモリシステムを構
築しているものとする。

メモリバンクＭＲＩ　、ＭＲ２は、それぞれ、アドレス
端子Ａ１人出力端子Ｄ／Ｑ、制御端子Ｗ１行アドレスク
ロック端子ＲＡＳ、列アドレスクロック端子ＣＡＳを有
し、アドレス端子Ａ１人出力端子Ｄ／Ｑは、メモリバン
クＭＲＩ　、ＭＲ２間を並列接続するとともに、マイク
ロコンピュータＭＣのアドレスバスＡＢ、データバスＤ
Ｂに接続され、列アドレスクロック端子ＣＡＳは、同様
に並列接続し、そこには、マイクロコンピュータＭＣか
らの列アドレスストローブＣＡＳが接続されている。ま
た、制御端子Ｗは、メモリバンクＭＲＩ　、ＭＲ２間を
並列接続した上、コマンドコントローラＣを介してマイ
クロコンピュータＭＣからの書込み指令Ｗが入力されて
いる。さらに、行アドレスクロック端子ＲＡＳには、セ
レクタＳを介し、メモリバンクＭＲＩ　、ＭＲ２ごとに
、マイクロコンピュータＭＣからの行アドレスストロー
ブＲＡＳが入力されている。

アドレス検知手段１０は、行アドレスレジスタ１１、列
アドレスレジスタ１２、コンパレータ１３、設定スイッ
チ１４からなり（第２図）、行アドレスレジスタ１１、
列アドレスレジスタ１２には、アドレスバスＡＢが分岐
入力される一方、それぞれの出力は、コンパレータ１３
に接続されている。また、設定スイッチ１４は、２回線
を介してコンパレータ１３に接続されている。

マイクロコンピュータＭＣからの行アドレスストローブ
ＲＡＳ、列アドレスストローブＣＡＳ。

書込み指令Ｗ、データバスＤＢは、コマンド生成手段２
０にも分岐入力されている。

行アドレスストローブＲＡＳ、列アドレスストローブＣ
ＡＳは、コマンド生成手段２０のアドレスセット回路２
１に入力され、その出力は、それぞれ独立に、アドレス
検知手段１０の行アドレスレジスタ１１、列アドレスレ
ジスタ１２と、コマンド生成手段２０のカウンタ２２−
、タイマ２３、コマンド生成回路２４とに接続されてい
る。ただし、コマンド生成回路２４に対しては、アント
ゲ−）２４ａが介装されている。

書込み指令Ｗは、アンドゲート２４ａに入力される他、
インバータ２２ａを介し、カウンタ２２とタイマ２３と
に分岐入力されている。データバスＤＢは、コマンド生
成回路２４に接続されている。

アドレス検知手段１０のコンパレータ１３の出力は、一
致信号Ｓ１０として、カウンタ２２、タイマ２３、アン
ドゲート２４ａに分岐入力され、また、カウンタ２２、
タイマ２３の各出力は、それぞれ、アンドゲート２４ａ
１カウンタ２２に接続されている。コマンド生成回路２
４の出力は、コマンド生成手段２０からの外部コマンド
信号Ｓ２０として、コマンドコントローラＣ１セレクタ
Ｓに入力されている（第１図）。

いま、メモリＭＲのメモリバンクＭＨＩ　。

ＭＲ２のうち、メモリバンクＭＲＩが使用されていると
きは、セレクタＳは、行アドレスストローブＲＡＳをメ
モリバンクＭＲＩの行アドレスクロック端子ＲＡＳに接
続している。したがって、アドレスバスＡＢを介して与
えられる行アドレスＲＡ、列アドレスＣＡは、メモリバ
ンクＭＲＩにおいてのみ読み込まれ、メモリバンクＭＲ
２には読み込まれない。すなわち、マイクロコンピュー
タＭＣは、メモリバンクＭＲＩのみがメモリＭＲを形成
するかのようにして動作することができる。

ただし、このときのコマンドコントローラＣは、マイク
ロコンピュータＭＣからの書込み指令Ｗを、そのままメ
モリＭＲに伝送するものとする。

ここで、使用中のメモリバンクＭＲＩをメモリバンクＭ
Ｒ２にバンク切換えするときは、マイクロコンピュータ
ＭＣ内において、メモリバンクのメモリアドレスに対応
する特定のメモリアドレスに対し、連続して３回のリー
ド命令を実行する。

メモリバンクＭＲＩは、このリード命令に対しても応動
し、データバスＤＢ上に、そのメモリアドレスの記憶内
容を送出するが、マイクロコンピュータＭＣは、そのデ
ータを無視してしまう。

一方、アドレス検知手段１０の行アドレスレジスタ１１
、列アドレスレジスタ１２には、アドレスハスＡＢ上に
現われる行アドレスＲＡ、列アドレスＣＡが読み込まれ
てラッチされる。ただし、行アドレスレジスタ１１、列
アドレスレジスタ１２の各動作タイミングは、コマンド
生成手段２０のアドレスセット回路２１を介し、行アド
レスストローブＲＡＳ、列アドレスストローブＣＡＳの
各立下りタイミングに連動するものとする。また、アド
レス検知手段１０の設定スイッチ１４には、この特定の
メモリアドレスを行アドレスＲＡｏ　、列アドレスＣＡ
ｏに分けて、あらかじめ設定しておくものとし、このと
き、コンパレータ１３は、行アドレスレジスタ１１、列
アドレスレジスタ１２中の行アドレスＲＡ、列アドレス
ＣＡと、設定スイッチ１４に設定する行アドレスＲＡｏ
　、列アドレスＣＡｏとを対比し、両者の一致を検出し
て、一致信号ＳＩＯを出力することができる。

コマンド生成手段２０のカウンタ２２は、コンピュータ
ＭＣにおいて実行するリード命令の回数を計数する。す
なわち、カウンタ２２は、インバータ２２ａを介して書
込み指令Ｗを入力することによって、現在命令がリード
命令であることを判別するとともに、コンパレータ１３
からの一致信号Ｓ１０により、そのメモリアドレスが設
定スイッチ１４に設定される特定のメモリアドレスであ
ることを検知し、特定のメモリアドレスを対象とするリ
ード命令のみに対応して、これを計数することができる
。ただし、カウンタ２２に入力するアドレスセット回路
２１からの出力は、このリード命令の実行タイミングを
検出している。

カウンタ２２が３回連続するリード命令の実行を検出す
ると、その結果は、アンドゲート２４ａに送出される。

アンドゲート２４ａには、その他に、コンパレータ１３
からの一致信号Ｓ１０と、アドレスセット回路２１の出
力と、書込み指令Ｗとが入力されているから、アンドゲ
ート２４ａは、このリード命令に引き続く特定のメモリ
アドレスを対象とするライト命令に対してのみ開き、こ
のときのメモリアドレスも、設定スイッチ１４に設定さ
れたものでなければならない。

コマンド生成回路２４は、アンドゲート２４ａが開くこ
とによって作動する。ただし、コマンド生成回路２４に
は、データバスＤＢが接続されているから、コマンド生
成回路２４は、このときのライト命令に付随するオペラ
ンドデータを参照して所定の外部コマンドを生成し、外
部コマンド信号Ｓ２０として出力することができる。

たとえば、ライト命令に付随するオペランドデータが０
のときの外部コマンドは、メモリバンクＭＲ１をメモリ
バンクＭＲ２に切り換えるメモリバンク切換コマンドで
あり、オペランドデータが１のときの外部コマンドは、
メモリバンクＭＲ２をメモリバンクＭＲＩに切り換える
メモリバンク切換コマンドとすることができるから、い
まは、オペランドデータをＯとして、セレクタＳにより
、行アドレスストローブＲＡＳの伝送先を、メモリバン
クＭＲＩからメモリバンクＭＲ２に切り換えればよい。

なお、このときの外部コマンド信号３２０は、コマンド
コントローラＣにも入力されるから、コマンドコントロ
ーラＣは、このときのメロ モリバンク切換コマンドに対応して、ライト命令実行に
よる書込み指令Ｗがメモ’ＪＭＲに伝達されるのを有効
に阻止し、３回のリード命令に引き続くライト命令によ
り、メモリＭＲに不要なデータが書き込まれることを防
止する。このライト命令は、メモリバンク切換コマンド
を生成するためのトリガとして実行されるものであり、
メモリＭＲに対する書込み命令ではないからである。

以上のようにして、コマンド生成回路２４が、外部コマ
ンド信号Ｓ２０としてメモリバンク切換コマンドを出力
すれば、メモリバンクＭＲ１は、セレクタＳが切り換え
られることによってマイクロコンピュータＭＣから切り
離され、代わりにメモリバンクＭＲ２が接続されること
になり、マイクロコンピュータＭＣは、以後、メモリバ
ンクＭＲ２をメモリＭＲとして使用することができる。

なお、タイマ２３は、カウンタ２２と同一の信号を入力
とし、カウンタ２２をクリアするために使用される。特
定のメモリアドレスを対象とするリード命令のうち、最
初のものの実行によって夕イマ２３をスタートすると、
タイマ２３に設定される時間内に引き続く２回のリード
命令が実行されれば、カウンタ２２は、その出力を発生
し、コマンド生成回路２４は、これに対応して外部コマ
ンドを生成出力することができるが、そうでないときは
、タイマ２３がタイムアツプすることによってカウンタ
２２がクリアされ、コマンド生成回路２４は、外部コマ
ンドを生成出力することがない。すなわち、タイマ２Ｂ
は、設定される所定時間内に３回のリード指令が実行さ
れたか否かをチエツクするバックアップ用のタイマとし
て作動しているものである。

また、メモリバンクＭＲ２からメモリバンクＭＲＩに復
帰するときは、同様にして、３回のリード命令と、それ
に引き続くライト命令とを実行すればよい。ただし、こ
の場合は、ライト命令実行の際のオペランドデータは、
たとえば０に代えて１とすることにより、セレクタＳの
切換え方向を、前回と逆に制御するものとする。すなわ
ち、コマンド生成回路２４は、特定の命令シーケンスの
実行を検出した直後の命令に付随するオペランドデータ
を使用して、生成する外部コマンドを修飾することがで
きる。

以上の説明において、外部コマンドを発生させるための
３回のリード命令の実行は、一般に、少なくとも３回以
上連続する特定の命令シーケンスであって、マイクロコ
ンピュータＭＣ内で遂行されるプログラム内に出現し得
ない任意の命令パターンであればよい。また、このよう
な特定の命令シーケンスの実行を検出した後、コマンド
生成手段２０に外部コマンドを発生させるためのライト
命令も、他の命令に代えてもよいことはいうまでもない
。ただし、一般には、第１図、第２図に示すように、リ
ード命令からなる命令シーケンスと、それに引き続くラ
イト命令とを選択すれば、標準的なメモリＭＲに対する
インタフェイスをそのまま使用して所定の外部コマンド
を発生させることができるので、全体システムが簡単に
なり、極めて有利である。

また、少なくとも３回以上連続するリード命令１つ に引き続くライト命令は、単に、外部コマンドを生成す
るためのトリガとして使用される。そこで、このライト
命令に付随するオペランドデータとして２以上の種類を
使用すれば、メモリＭＲが任意の数のメモリバンクＭＲ
ｉ（ｉ＝１．２・・・）からなる場合でも、オペランド
データを指定することにより、任意のメモリバンクＭＲ
ｉを選択制御することが可能である。

他の実施例 マイクロコンピュータにおける外部コマンド生成装置は
、一部のスタティックＲＡＭ（ＳＲＡＭ）やＥＥＰＲ，
ＯＭからなるメモリＭＲに対し、書込み制御コマンドを
生成することができる（第３図）。ここでは、メモリＭ
Ｒは、入出力端子Ｉ１０、アドレス端子Ａ、出力イネー
ブル端子ＯＥ、ライトイネーブル端子ＷＥ、チップイネ
ーブル端子ＣＥを有するものとする。また、コマンド生
成回路２４からの外部コマンド信号Ｓ２０は、列アドレ
スレジスタ］２からの列アドレスＣＡとともにデコーダ
Ｄに入力され、行アドレスレジスタ１１からの行アドレ
スＲＡは、アドレス端子Ａに入力されている。デコーダ
Ｄの出力は、メモリＭＲに付設するメモリコントローラ
ＣＲを介し、メモリＭＲのチップイネーブル端子ＣＥに
入力されている。

デコーダＤには、列アドレスＣＡをデコードするタイミ
ングを決定するために、書込み指令Ｗと行アドレススト
ローブＲＡＳ、列アドレスストローブＣＡＳとが入力さ
れている。また、メモリコントローラＣＲには、ライト
命令であるか、リード命令であるかを判別するために、
アンドゲートＡＤＩを介し、インバータＶによる書込み
指令Ｗの反転信号と列アドレスストローブＣＡＳとのア
ンド信号と、アントゲ−）ＡＤ２を介し、書込み指令Ｗ
と列アドレスストローブＣＡＳとのアンド信号とが入力
されており、メモリコントローラＣＲは、これらの入力
信号に対応して、それぞれ、出カイネーブル端子ＯＥ、
ライトイネーブル端子ＷＥに対する入力信号を作るもの
とする。

データバスＤＢと入出力端子Ｉ１０との間には、バスコ
ントローラＢＣが介装されており、バスコントローラＢ
Ｃは、デコーダＤからの別の出力を入力し、データバス
ＤＢ上に現われるデータの有効期間と、メモリＭＲに対
する入出力データの有効期間との時間調節を図るものと
する。

いま、メモリＭＲに対するリード命令が実行されると、
まず、そのメモリアドレスは、行アドレスＲＡは直接ア
ドレス端子Ａに供給されるが、列゛ｒドレスＣＡは、デ
コーダＤによってデコードされ、メモリコントローラＣ
Ｒを介して、ライトイネーブル端子ＷＥとチップイネー
ブル端子ＣＥとに供給される。ただし、メモリＭＲに対
する固有のタイミング調整は、メモリコントローラＣＲ
によって行なわれ、このときのデータは、バスコントロ
ーラＢＣを介して、データバスＤＢ上に送出されるが、
一般に、メモリＭＲがＳＲＡＭやＥＥＰＲＯＭであって
も、リード命令に対する応答ハ十分に速いから、このと
きのバスコントローラＢＣは、単にデータを中継するの
みであり、何ら格別の動作をすることはない。

一方、前実施例と同様にして、メモリＭＲの特定のメモ
リアドレスを対象とする少なくとも３回以上のリード命
令が繰り返し実行されると、引き続くライト命令に対応
して、コマンド生成回路２４は、外部コマンド信号Ｓ２
０として書込み制御コマンドを出力する。そこで、デコ
ーダＤは、バスコントローラＢＣに対して信号を送り、
データバスＤＢ上のデータを十分に長く保持し、メモリ
ＭＲの書込み動作に必要な時間を確保するための準備を
完了するから、マイクロコンピュータＭＣは、引き続い
て、メモリＭＲに対するライト命令を実行すればよい。

なお、この実施例においても、外部コマンドを発生させ
るためのライト命令に付随するオペランドデータが使用
可能であるから、この発明は、メモリＭＲが、それぞれ
任意数のメモリバンクからなるＤＲＡＭ、ＳＲＡＭ、Ｅ
ＥＰＲＯＭ等の組合せからなる場合でも容易に対応する
ことができる。

オペランドデータの指定により、各メモリバンクの選択
と、それを形成するメモリ素子の種類に応じて、所定の
メモリアクセス形態の切換え制御とが可能であるからで
ある。

発明の詳細 な説明したように、この発明によれば、特定のメモリア
ドレスを検知するアドレス検知手段と、このメモリアド
レスを特徴とする特定の命令シーケンスの実行を検出し
、所定の外部コマンドを生成出力するコマンド生成手段
とを設けることによって、コマンド生成手段は、必要に
応じ、任意の外部コマンドを生成出力することができる
から、標準的な必要最少限のインタフェイスを使用しな
がら、標準的なメモリ以外の任意のメモリ素子を接続し
て、これを自在に制御することができる他、標準的なメ
モリや、それ以外のメモリ素子、または、それらの混合
による任意容量の拡張メモリシステムを容易に構築する
ことができるという極めて優れた効果がある。

【図面の簡単な説明】

第１図と第２図は実施例を示し、第１図は全体系統図、
第２図は要部詳細系統図である。 第３図は他の実施例を示す全体概略系統図である。 第４図と第５図は従来例を示し、第４図は全体系統図、
第５図は動作説明線図である。 ＭＣ・・・マイクロコンピュータ ＡＢ・・・アドレスバス １０・・・アドレス検知手段 ２０・・・コマンド生成手段 ２２・・・カウンタ ２３・・・タイマ ２４・・・コマンド生成回路

Claims (1)

1. 【特許請求の範囲】 １）アドレスバス上に現われる特定のメモリアドレスを
   検知するアドレス検知手段と、該アドレス検知手段が検
   知するメモリアドレスを対象とする特定の命令シーケン
   スの実行を検出し、所定の外部コマンドを生成出力する
   コマンド生成手段とを備えてなるマイクロコンピュータ
   における外部コマンド生成装置。 ２）前記コマンド生成手段は、少なくとも３回以上連続
   するリード命令を特定の命令シーケンスとして検出する
   カウンタと、該カウンタの動作直後のライト命令を検出
   して所定の外部コマンドを生成出力するコマンド生成回
   路とを備えることを特徴とする特許請求の範囲第１項記
   載のマイクロコンピュータにおける外部コマンド生成装
   置。 ３）前記カウンタは、バックアップ用のタイマを備える
   ことを特徴とする特許請求の範囲第２項記載のマイクロ
   コンピュータにおける外部コマンド生成装置。 ４）前記コマンド生成手段は、特定の命令シーケンスの
   実行を検出した直後の命令に付随するオペランドデータ
   に応じて、生成出力する外部コマンドを修飾することを
   特徴とする特許請求の範囲第１項ないし第３項のいずれ
   か記載のマイクロコンピュータにおける外部コマンド生
   成装置。