JPH0443390A - ディスプレイパネルの駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プラズマデイスプレィパネル（以下、ＰＤＰ
という）、液晶デイスプレィパネル（以下、ＬＣＤパネ
ルという）、エレクトロルミネセンスパネル（以下、Ｅ
ＬＤパネルという）、発光ダイオードデイスプレィパネ
ル（以下、ＬＥＤパネルという）等のようなフラットデ
ィスプレイパネルの駆動装置、特にその階調コントロー
ルに関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば第２図の
ようなものがあった。以下、その構成を図を用いて説明
する。

第２図は、従来におけるＦＤＰの駆動装置の一構成例を
示す概略の回路図である。

この駆動装置は、ネオン（Ｎｅ）ガスの放電による発光
を利用したオレンジ色の単色４階調ＰＤＰの階調コント
ロールを行う回路である。

第２図に示すように、フラットディスプレイパネル１０
は、前面ガラスと背面ガラスとを有し、その前面ガラス
には、透明電極からなる複数の陽極側の表示データ電極
１１□、１１□、・・・が形成され、該背面ガラスには
、Ｎｉペースト等の厚膜印刷からなる複数の陰極側の走
査電極１２１．１２　　・・・が交差状態に配置形成さ
れている。表示２・ データ電極１１　１１　　・・・と走査電極１２、。

１・　　　２・ １２゜、・・・との各交差箇所には、バリヤリブと呼ば
れる隔壁をもって間隙を有する表示セル１３がそれぞれ
形成され、その各表示セル１３内にＮｅガス及び若干の
アルゴン（Ａｒ）ガスが所定の圧力をもって封入されて
いる。そして、各表示セル１３に位置する電極に電圧を
印加し、放電させた時に生じるプラズマ発光を用いてオ
レンジ色の単色４階調表示を行うようになっている。

陽極側の表示データ電極１１．．１１゜、・・・には陽
極側駆動回路が接続されると共に、陰極側走査電極１２
　１２　　・・・には陰極側の駆動回路１・　　２” が接続されている。

陽極側駆動回路において、各表示データ電極１１０，１
１２．・・・には、電流制限用の抵抗２０□。

２０２、・・・及び選択用トランジスタ２１□、２１２
、・・・を介して高圧（＋）側電圧十ｖｈがそれぞれ接
続されている。選択用トランジスタ２１□。

２１２、・・・の各ベースには、４階調の階調コントロ
ールを行う駆動信号発生回路２２１．２２゜。

・・・がそれぞれ接続されている。

各駆動信号発生回路２２０，２２゜、・・・は、ラッチ
回路、同期カウンタ及びゲート回路等で構成され、図示
しないシフトレジスタでシフトされた２ビツトの表示デ
ータＤｉ、Ｄ２をラッチイネーブル信号ＬＥでラッチし
、階調コントロール信号ＣＣＫをクロックとしてその階
調コントロール信号ＣＣＫの数をカウントし、ラッチさ
れた表示データＤＩ、Ｄ２で決められる時間だけ駆動信
号Ｓ２２　５２２２．・・・を“Ｌ”レベルにしてトラ
ト ンジスタ２１０．２１２．・・・をオン状態にする機能
を有している。

陰極側駆動回路において、各走査電極１２□。

１２つ、・・・には、電流制限用抵抗２３□、２３２゜
・・・を介して中間電圧Ｖｍが接続されると共に、選択
用トランジスタ２４　２４　　・・・を介して高１・　
　　２・ 圧（−）側型圧−ｖｈがそれぞれ接続されている。

選択用トランジスタ２４１．２４２．・・・の各ベース
には、走査用シフトレジスタ２５が接続されている。こ
の走査用シフトレジスタ２５は、ラッチイネーブル信号
ＬＥと同期した水平同期信号Ｈ３をクロックとして垂直
同期信号■Ｓを順次取込み、走査信号５２５０．Ｓ２５
゜、・・・を順次“Ｈ”レベルにすることにより、トラ
ンジスタ２４０，２４□、・・・をオン状態にする機能
を有している。

第３図は、第２図における階調表示のタイミングチャー
トであり、この図を参照しつつ階調表示（輝度表示）の
動作を説明する。

各駆動信号発生回路２２　２２　　・・・により、１・
　　２・ ラッチイネーブル信号ＬＥで表示データＤＩ、Ｄ２を取
込み、駆動信号５２２０．３２２つ、・・・をそれぞれ
出力する。すると、表示データＤｉ、Ｄ２、・・・で決
められた時間だけトランジスタ２１、。

２１２、・・・がオン状態になる。一方、走査用シフト
レジスタ２５では、水平同期信号Ｈ８をクロックとして
垂直同期信号■Ｓをシフトし、走査信号Ｓ２５　　　Ｓ
２５゜、・・・を順次出力していく。こ１゜ れにより、トランジスタ２４　２４　　・・・が順１゛
　　　２゜ 次オン状態となって走査電極１２□、１２２．・・・が
走査される。

そして、駆動信号Ｓ２２　　　Ｓ２２　　　・・・によ
１・　　　２・ ってオン状態となったトランジスタ２１１，２１２、・
・・を介して高圧（＋〉側型圧＋ｖｈが表示データ電極
１１４，１１□、・・・に印加され、選択された表示セ
ル１３のＮｅガスが放電し、表示データＤｉ、Ｄ２で設
定された放電時間の間、発光する。このように、表示デ
ータＤｉ、Ｄ２で放電時間をコントロールすることによ
り、４階調の階調（輝度）コントロールが行われる。

表示データＤｉ、Ｄ２を４ビツトにすれば、１６階調の
表示が行える。

次に−例えば横６４０×縦２００ドツト用の表示データ
ＤＩ、Ｄ２を横６４０×縦４００ドツトのフラットディ
スプレイパネル１０に表示する場合の動作を、第４図（
ａ）、（ｂ）を参照しつつ説明する。

第４図（ａ＞、（ｂ）は、第２図における縦２；横１の
縦倍角表示の例を示す図であり、同図（ａ）は縦対横の
比（アスペクト比）が１；１の表示例で、同図（ｂ）は
２：１の表示例である。

縦倍角表示を行う場合、駆動信号発生口ＦＩＩ！２２４
，２２゜、・・・に入力する相補的なラッチイネーブル
信号ＬＥ、ππの１／２周期の水平同期信号Ｈ８を走査
用シフトレジスタ２５に入力する。これにより、陰極側
の走査電極１２□、１２゜、・・・が２本分走査されて
いる間に、陽極側の表示データ電極１１　　１１２．・
・・が駆動されるので、第１・ ４図（ｂ）に示すように縦倍角表示が可能となる。

（発明が解決しようとする課題〉 しかしながら、上記構成の駆動装置では、次のような課
題があった。

第５図は第２図における縦倍角表示のタイミングチャー
ト、及び第６図は第５図のタイミングチャートによる縦
倍角表示例を示す図である。

縦倍角表示を行う場合、第５図に示すように、走査電極
１２１に対する第１走査では、Ｆｌ調コントール信号Ｃ
ＣＫと表示データＤｉ、Ｄ２とによって階調コントロー
ルが可能である。しかし、走査電極１２゜の第２走査で
は、駆動信号Ｓ２２、。

Ｓ２２　　　・・・の立下がりを制御するラッチイネ−
２・ プル信号「■が入力されないため、駆動信号５２２１．
５２２２．・・・が“Ｌ”レベルとならず、それによっ
て表示データ電極１１０．１１２．・・・が駆動されな
いことになる。そのため、第６図に示すように、前半（
第１走査）の表示データと後半（第２走査）の表示デー
タとが、第１走査ラインと第２走査ラインとに分離され
てしまい、第２走査において表示が行われない、即ち第
１走査と第２走査が正しく階調表示されないという問題
が生じ、それを解決することが困難であった。

本発明は前記従来技術が持っていた課題として、縦倍角
表示を行うと、第２走査が表示されずに、第１走査ライ
ンと第２走査ラインとが分離されて正しく縦倍角表示が
行われないという点について解決したフラットディスプ
レイパネルの駆動装置を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、表示データ、及び
所定間隔のクロックパルスからなる階調コントロール信
号に基づき駆動信号を発生し、フラットディスプレイパ
ネル内の電極を選択して駆動させる駆動信号発生回路を
備えたフラットディスプレイパネルの駆動装置において
、前記駆動信号発生回路を次のように構成したものであ
る。

即ち、前記駆動信号発生回路は少なくとも、ラッチイネ
ーブル信号に基づき前記表示データをラッチするラッチ
手段と、前記階調コントロール信号をクロックとして計
数動作を行い、前記ラッチイネーブル信号とは別系統に
分離された初期化信号により初期化される計数手段と、
前記ラッチ手段の出力と前記計数手段の出力とを比較し
、その両出力の一致状態を検出する比較手段と、前記比
較手段の出力を記憶し、前記初期化信号により初期化さ
れて前記駆動信号を出力する記憶手段とで、構成したも
のである。

（作用） 本発明によれば、以上のようにフラットディスプレイパ
ネルの駆動装置を構成したので、ラッチ手段は、ラッチ
イネーブル信号と別系統に分離された初期化信号により
初期化され、階調コントロール信号をクロックとして計
数動作を行い、その計数値を比較手段に与える。比較手
段は、ラッチ手段の出力と計数手段の出力とを比較し、
その両出力の例えば一致信号を出力する。記憶手段は、
前記初期化信号により初期化された後、前記比較手段か
らの一致信号が例えば入力されるまで、駆動信号を出力
する。この駆動信号により、フラットディスプレイパネ
ル内の電極が選択されて駆動し、階調表示が行われる。

ラッチイネーブル信号と初期化信号とは、２系統に分離
して入力されるので、例えばアスペクト比が２：１の縦
倍角表示を行う場合、初期化信号をラッチイネーブル信
号の１／２周期とすることにより、ダブルスキャン方式
で階調表示を行った時でも、第２走査における表示デー
タが正しく階調表示される。従って、前記課題を解決で
きるのである。

（実施例） 第７図は、本発明の一実施例を示すＦＤＰにおける駆動
装置の概略の構成図である。

この駆動装置は、従来と同様にＮｅガスの放電による発
光を利用したオレンジ色の単色４階調ＰＤＰの階調コン
トロールを行う回路である。

第７図に示すように、フラットディスプレイパネル３０
は、複数の陽極側の表示データ電極３１１〜３１　と、
複数の陰極側の走査電極３２□〜３２　とが、交差配置
され、それらの各交点に位置する表示セル３３には、Ｎ
ｅ等の不活性ガスが封入されている。

表示データ電極３１□〜３１ｎには陽極側駆動回路が接
続され、走査電極３２、〜３２ｏには陰極側駆動回路が
接続されている。

陽極側駆動回路において、各表示データ電極３１□〜３
１ｎには、電流制限用抵抗４０□〜４０゜、及び選択用
トランジスタ４１、〜４１ｎを介して、高圧（＋）側型
圧＋ｖｈがそれぞれ接続されている。選択用トランジス
タ４１１〜４１ｎの各ベースには、電源電圧Ｅ１で動作
する陽極側ロジック部５０が接続されている。陽極側ロ
ジック部５０は、表示データＤｉ、Ｄ２をそれぞれシフ
トする２段のシフトレジスタ５１．５２と、そのシフト
された表示データＤｉ、Ｄ２に基づき選択用トランジス
タ４１□〜４１ｎを制御するための駆動信号５５３１〜
５５３ｎを出力する駆動信号発生部５３とを、備えてい
る。

シフトレジスタ５１は、複数のフリップフロップ（以下
、ＦＦという〉５１１〜５１ｎが縦続接続され、それら
の各ＦＦ５１□〜５１ｎがシフトクロックＳＣＫによっ
て動作し、表示データＤ１をシフトする機能を有してい
る。同様に、シフトレジスタ５２は、シフトクロックＳ
ＣＫによって動作する複数のＦＦ５２、〜５２ｎが縦続
接続され、該シフトクロックＳＣＫによって表示データ
Ｄ２を順次シフトする機能を有している。

駆動信号発生部５３は、複数の駆動信号発生回路５３、
〜５３ｏにより構成されている。各駆動信号発生回路５
３１〜５３ｎは、シフトレジスタ５１．５２から出力さ
れる２ビツトの表示データＤＩ、Ｄ２と、２系統に分離
されたラッチイネーブル信号ＬＥ及び初期化信号Ｔｎと
、階調コントロール信号ＣＣＫとを入力し、ラッチイネ
ーブル信号ＬＥによりシフトレジスタ５１．５２からの
表示データＤｉ、Ｄ２をラッチし、そのラッチした表示
データＤｉ、Ｄ２を階調コントロール信号ＣＣＫにより
制御し、所定のパルス幅の駆動信号８５３、〜５５３ｎ
を出力してトランジスタ４１、〜４１　をオン、オフ動
作する機能を有している。

ここで、初期化信号ｍは、１行当たりの表示時間を１周
期とする信号である。１行当たりの表示時間は、行スキ
ャンの時間（１フレームの時間〉−行水数である。

陰極側駆動回路において、各走査電極３２□〜３２　に
は、選択用トランジスタ６０１〜６０ｍを介して高圧（
−）側型圧−ｖｈがそｈぞｈ接続されている。選択用ト
ランジスタ６０１〜６０ｍの各ベースにＣｉ、電源電圧
Ｅ２で動作する陰極側ロジック部７０が接続されている
。

陰極側ロジック部７０は、陰極走査を行うシフトレジス
タ７１と、そのシフトレジスタ７１の出力を駆動して選
択用トランジスタ６０１〜６０ｍをオン、オフ制御する
走査信号Ｓ７２、〜Ｓ　７２ｍをそれそ゛れ出力する複
数のバッファ７２１〜７２　とを、備えている。シフト
レジスタ７１は、水平同期信号Ｈ８によりそれぞれ動作
する複数のＦ　Ｆ　７１１〜７１ｍが縦続接続された構
成をなし、水平同期信号Ｈ８をクロックとして、垂直同
期信号ＶＳを順次取込み、それに応じた走査信号５７２
１〜Ｓ７２　　をバッファ７２１〜７２ｍを介して出力
する機能を有している。

第１図は、本発明の実施例を示すもので、第７図中の各
駆動信号発生回路５３１〜５３ｎの構成図である。

この駆動信号発生回路は、４階調の輝度コントロールを
行うための回路である。４階調の輝度コントロールを行
うためには、表示データは１ピクセル（１画素）につき
、２ビツト必要となる。

この駆動信号発生回路は、ラッチイネーブル信号ＬＥに
より２ビツトの表示データＤｉ、Ｄ２をラッチし、所定
のタイミングで２ビツトのデータ信号ＤＡＩ、ＤＡ２を
出力するラッチ手段であるラッチ回路８０と、階調コン
トロール信号ＣＣＫをナントゲート（以下、ＮＡＮＤゲ
ートという）８１を介してクロック入力し、初期化信号
πＴでリセットされる計数手段である同期カウンタ８２
とを、備えている。

データ信号ＤＡＩ、ＤＡ２及び同期カウンタ８２の出力
側ノードＮ８２ａ、Ｎ８２ｂには、比較手段８４が接続
されている。比較手段８４は、排他的論理和ゲート（以
下、ＥｘＯＲゲートという）８４ａ、８４ｂと、その出
力側ノードＮ８４ａ。

Ｎ８４ｂに接続されたオアゲート（以下、ＯＲゲートと
いう）８４ｃとで、構成されている。ＯＲゲート８４ｃ
の出力側ノードＮ８４ｃには、一致データを記憶する記
憶手段からなる階調コントロール用の遅延型フリップフ
ロップ（以下、Ｄ−ＦＦという）８５が接続されている
。

Ｄ−ＦＦ８５は、ノードＮ８４ｃの信号によりセットさ
れ、初期化信号ＲＴによりリセットされてそれに応じた
レベルの駆動信号（８５３、〜Ｓ５３　のいずれか１つ
）を出力する回路であり、２個のたすき接続されたＮＡ
ＮＤゲー）８５ａ。

８５ｂと、その出力側に接続された信号反転用のインバ
ータ８５ｃとで、構成されている。

この駆動信号発生回路は、第７図のシフトレジスタ５１
．５２からの２ビツトの表示データＤ１゜Ｄ２をラッチ
回路８０で゛ラッチし、そのラッチしたデータ信号ＤＡ
Ｉ、ＤＡ２を階調コントロール信号ＣＣＫで制御してそ
のデータ信号Ｄ　Ａ　１　、　ＤＡ２で決められる時間
だけ、駆動信号（８５３、〜Ｓ５３　　中の１つ）を“
Ｌ”レベルにして第７図の選択用トランジスタ４１、〜
４１ｎをオン状態にする。そして、フラットディスプレ
イパネル３０の各表示セル３３の不活性ガスを放電させ
、その放電時間をコントロールすることにより、４階調
の階調コントロールを行う機能を有している。

以上のように構成されるＦＤＰの駆動装置の動作を、第
８図及び第９図を参照しつつ説明する。

第８図は第１図の４階調輝度コントロールのタイミング
チャート、及び第９図は第７図において例えばアスペク
ト比が２−１の縦倍角表示を行う場合のタイミングチャ
ートである。

先ず、第８図を参照しつつ４階調輝度コントロールを行
う場合の動作を説明する。

第７図において、２ビツトの表示データＤ１゜Ｄ２、シ
フトクロックＳＣＫ、ラッチイネーブル信号ＬＥ、初期
化信号に下、及び階調コントロール信号ＣＣＫが陽極側
ロジック部５０に入力されると共に、垂直同期信号ＶＳ
及び水平同期信号Ｈ８が陰極側ロジック部７０に入力さ
れる。ここで、ラッチイネーブル信号ＬＥと初期化信号
只コ゛とか同一周期、さらにその初期化信号πＴと水平
同期信号Ｈ３とが同期している。

陽極側ロジック部５０内のシフトレジスタ５１５２は、
シフトクロックＳＣＫにより、２ビツトの表示データＤ
１．Ｄ２をそれぞれシフトしていき、そのシフ１へ結果
を駆動信号発生部５３内の各駆動信号発生回路５３１〜
５３　ｎにそれぞれ供給する。

各駆動信号発生回路５３．〜５３０．は、ラッチイイ・
−フル信号ＬＥにより、シフトレジスタ５１５２からの
２ヒツトの表示データＤｉ、Ｄ２をそれぞれラッチし、
そのラッチした信号を階調コントロール信号ＣＣＫでそ
れぞれ階調制御し、それに応じた駆動信号Ｓ５３、〜５
５３ｎをそれぞれ出力する。

この駆動信号発生回路５３、〜５５３ｎの動作を、第１
図及び第８図を参照しつつ、以下説明する。

第１図に示すように、ラッチ回路８０は、シフトレジス
タ５１．５２からの２ビツトの表示データＤｉ、Ｄ２を
ラッチイネーブル信号ＬＥでラッチし、データ信号ＤＡ
Ｉ、ＤＡ２を出力する。また、同期カウンター８２は、
階調コントロール信号ＣＣＫをクロックとして計数動作
を行い、その計数値を出力側ノードＮ８２ａ、Ｎ８２ｂ
へ出力する。この同期カウンタ８２は、初期化信号Ｒコ
゛でリセットされて出力側ノードＮ８２ａ＝“Ｌ′”レ
ベル、Ｎ８２ｂ＝“′Ｌ°゛レベルとなり、さらに階調
コントロール信号ＣＣＫの１発目の立下がりでソードＮ
８２ａ＝”Ｈ”レベル、ノードＮ８２ｂ＝”Ｌ”レベル
をカウントし、階調コントロール信号ＣＣＫの２発目の
立下がりてソードＮ８２ａ＝”Ｌ”レベル、ノードＮ８
２ｂ＝”Ｈ″レベルカウントし、さらにＲａ３Ａコント
ロ一ル信号ＣＣＫの３発目の立下がりてソードＮ８２ａ
＝“Ｈ”レベル、ノードＮ８２ｂ＝“ＨＩＴレベルをカ
ウントする。以下、同様の動作を繰返す。

この出力側ノードＮ８２ａ、Ｎ８２ｂの信号とデータ信
号ＤＡＩ、ＤＡ２とを、ＥｘＯＲゲート８４ａ、８４ｂ
によって比較する。データ信号ＤＡ１とノードＮ８２ａ
の信号との比較により、ノードＮ８４ａの信号を得る。

同様に、データ信号ＤＡ２とノードＮ８２ｂの信号との
比較により、ノードＮ８４ｂの信号を得る。このノード
Ｎ８４ａとＮ８４ｂの信号の論理和（否定論理積〉をと
ることにより、ノードＮ８４ｃの信号、つまりＤ−ＦＦ
８５のセット信号を得る。

即ち、データ信号ＤＡＩ、ＤＡ２と、階調コントロール
信号ＣＣＫをクロックとする同期カウンタ８２の出力側
ノードＮ８２ａ、Ｎ８２ｂの信号とが、それぞれ一致し
たところで、Ｄ−ＦＦ８５のセットが行われる。このＤ
−ＦＦ８５は、初期化信号ｒでリセットされ、その初期
化信号Ｒ］″の入力後、リセット信号が入力されるまで
、出力の駆動信号（Ｓ５３、〜５５３ｎ中の１つ）を“
Ｌ”レベルとしている。駆動信号（８５３１〜８５３　
　中の１つ）がＬ”レベルとなると、第７図の選択用ト
ランジスタ４１１〜４１ｎがオン状態となり、高圧（＋
）制電圧＋ｖｈが電流制限用抵抗４０、〜４０ｎを介し
て陽極側の表示データ電極３１、〜３１ｎに印加される
。

一方、第７図のシフトレジスタ７１では、初期化信号暮
コ“と同一周期の水平同期信号Ｈ３をタロツクとして垂
直同期信号ＶＳを順次取込み、それに応じた走査信号８
７２１〜８７２ｍをバッファ７２、〜７２ｍを介して順
次出力していく。すると、選択用トランジスタ６０１〜
６０ｍが順次オン状態となり、高圧（−）制電圧−ｖｈ
が走査電極３２、〜３２ｍに印加される。

ここで、駆動信号発生回路５３．〜５３ｎでは、第１図
の表示データＤｉ、Ｄ２で決められる時間だけ駆動信号
８５３１〜５３ｎが“Ｌ”レベルとなり、トランジスタ
４１１〜４１ｎがオン状態となって高圧（＋）制電圧＋
ｖｈが表示データ電極３１、〜３１ｎに印加される。こ
れにより、表示データ電極３１．〜３１ｎと走査電極３
２、〜３２　との交点に位置する表示セル３３の不活性
ガスが放電する。そして、階調コントロール信号ＣＣＫ
により放電時間コントロールされ、表示データ電極３１
１〜３１．に対して４階調の輝度コントロールが行われ
る。

この場合、第１図に示す同期カウンタ８２にタロツクと
して入力されるＰａ調コントロール信号ＣＣＫは、ラッ
チイネーブル信号ＬＨの１周期中に、３発入力されるこ
とになる。この階調コントロール信号ＣＣＫの周波数を
可変することにより、最大輝度のコントロールも可能で
ある。

次に、例えば横６４０×縦２００ドツト用の表示データ
Ｄｉ、Ｄ２を横６４０×縦４００ドツトのフラットディ
スプレイパネル３０にダブノ区スキャン方式で縦倍角表
示を行う場合の動作を、第９図を参照しつつ説明する。

縦倍角表示を行う場合、陰極側の水平同期信号Ｈ３を陽
極側のラッチイネーブル信号ＬＥの１／２の周期で入力
する。この際、例えば従来の第５図に示すように、陽極
側に入力する初期化信号百丁を、ラッチイネーブル信号
「τと同一タイミングにした場合を考える。

第５図に示すように、走査電極３２、（１２、）の第１
走査では、階調コントロール信号ＣＣＫと表示データＤ
ｉ、Ｄ２によって階調コントロールが可能である。しか
し、走査電極３２゜（１２゜）の第２走査では、第１図
に示す駆動信号発生回路内のＤ−ＦＦ８５のリセット信
号、つまり初期化信号πＴ（τ■）が入力されないため
、そのＤ−ＦＦ８５のリセットが行えない。そのため、
第６図に示すように、前半の表示データと後半の表示デ
ータが第１走査ラインと２走査ラインに分離してしまう
ので、第２走査において表示が行われない、つまり第１
走査と第２走査が正しく階調表示されないという問題が
生じる。

そこで本実施例では、第９図に示すように、表示データ
Ｄｉ、Ｄ２をラッチするためのラッチイネーブル信号Ｌ
Ｅに対して独立に制御した水平同期信号Ｈ８と、それと
同一周期の初期化信号π下とを用い、第１図の駆動信号
発生回路内の同期カウンタ８２及びＤ−ＦＦ８５をリセ
ットするようにしている。これにより、走査電極３２２
の第２走査においても、Ｄ−ＦＦ８５のリセット信号、
つまり初期化信号πが入力され、そのＤ−ＦＦ８５がリ
セットされる。従って、前半の表示データと後半の表示
データが第１走査ラインと第２走査ラインで分離される
ことがなく、第１走査及び第２走査が正しくＲａ調表示
される。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能ある。その変形例としては、例えば次のようなも
のがある。

（ａ）　　上記実施例では、４階調の輝度コントロール
を行う場合について説明したが、他の階調数の輝度コン
トロールも可能である。例えば、１６階調の輝度コント
ロールを行う場合、表示データＤｉ、Ｄ２は１ピクセル
に付き４ビツトが必要であり、さらに階調コントロール
信号ＣＣＫは初期化信号π下の１周期中に１５発、同期
カウンタ８２の出力が４ビツト必要になる。そのなめ、
そのビット数に応じて第７図中のシフトレジスタ５１゜
５２のビット数を増加すると共に、第１図の同期カウン
タ８２の出力ビツト数を増設する等すれば、１６階調の
輝度コントロールも容易に行える。

（ｂ）　　第９図では縦倍角表示の例について説明した
が、アスペクト比が例えば３；１等の他の大きさの倍角
表示を行う場合、ラッチイネーブル信号ＬＥに対して水
平同期信号Ｈ３及び初期化信号τ下の周期を変えること
により、的確な表示を行うことが可能である。

（ｃ）　　第１図の初期化信号Ｒコ゛は、例えばデイス
プレィの表示制御用に用いられているアウトプットイネ
ーブル信号等を利用すれば、制御信号線の本数を増やす
ことなく、上記実施例と同様に、的確なＮＡコントロー
ルが可能となる。

（ｄ）　　第１図の駆動信号発生回路において、ＮＡＮ
Ｄゲート８１．８３及び同期カウンタ８２からなる計数
手段を、他の構成のカウンタで構成したり、比較手段８
４を、排他的否定論理和ゲート（ＥｘＮＯＲゲート）等
を用いて構成しなり、さらにＤ−ＦＦ８５を、他のＦＦ
等を用いた記憶手段で構成してもよい。さらに、第７図
の回路構成を図示以外の形に変形することも可能である
。

（ｅ）　　上記実施例では、ＰＤＰの駆動装置について
説明したが、ＬＣＤパネル、Ｅ、ＬＤパネル、ＬＥＤパ
ネル等の他のフラットデ仁スプレィＩマネルにも、本発
明の適応が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、駆動信号
発生回路を、少なくとも、ラッチ手段、計数手段、比較
手段、及び記憶手段で構成し、しかもラッチイネーブル
信号と、計数手段及び記憶手段の初期化信号とを２系統
に分離してそれぞれ独立に制御可能な構成にした。その
ため、タ′プルスキャン方式により縦倍角表示等の階調
表示を行った場合でも、第２走査等における表示データ
を正しく階調表示でき、簡単な回路構成で、高精度な階
調表示が可能となる。

【図面の簡単な説明】

第１図は本発明の実施例を示すＰＤＰの駆動装置におけ
る駆動信号発生回路の構成図、第２図は従来のＰＤＰの
駆動装置を示す概略の構成図、第３図は第２図における
階調表示のタイミングチャート、第４図（ａ＞、（ｂ）
は第２図における縦倍角表示の例を示す図、第５図は第
２図における縦倍角表示のタイミングチャート、第６図
は第５図における縦倍角表示例を示す図、第７図は本発
明の実施例を示すＰＤＰの駆動装置における概略の構成
図、第８図は第１図における４階調層度コントロールの
タイミングチャート、第９図は第７図における縦倍角表
示のタイミングチャートである。 ３０・・・フラットディスプレイパネル、３１１〜３１
　・・・表示データ電極、３２□〜３２ｍ・・・走査電
極、４１〜４１．６０□〜６０ｍ・・・選択用　　　　
ｎ トランジスタ、５１，５２．７１・・・シフトレジスタ
、５３・・・駆動信号発生部、５３□〜５３ｎ・・・駆
動信号発生回路、８０・・・ラッチ回路、８２・・・同
期カウンタ、８４・・・比較手段、８５・・・Ｄ−ＦＦ
、ＣＣＫ・・・階調コントロール信号、Ｄｌ、Ｄ２・・
・表示データ、ＬＥ・・・ラッチイネーブル信号、πＴ
・・・初期化信号、Ｓ５３、〜５５３ｎ・・・駆動信号
、Ｓ７２、〜５７２ｍ・・・走査信号。 従来のＰＤＰ（７）駆動装置 第２図 （Ｑ、） （ｂ） 第２図の宸ｅ陥角表示　　　第５図の縦倍角表示第４図
　　第６図

Claims (1)

1. 【特許請求の範囲】 表示データ、及び所定間隔のクロックパルスからなる階
   調コントロール信号に基づき駆動信号を発生し、フラッ
   トディスプレイパネル内の電極を選択して駆動させる駆
   動信号発生回路を備えたフラットディスプレイパネルの
   駆動装置において、前記駆動信号発生回路は、 ラッチイネーブル信号に基づき前記表示データをラッチ
   するラッチ手段と、 前記階調コントロール信号をクロックとして計数動作を
   行い、前記ラッチイネーブル信号とは別系統に分離され
   た初期化信号により初期化される計数手段と、 前記ラッチ手段の出力と前記計数手段の出力とを比較し
   、その両出力の一致状態を検出する比較手段と、 前記比較手段の出力を記憶し、前記初期化信号により初
   期化されて前記駆動信号を出力する記憶手段とを、 備えたことを特徴とするフラットディスプレイパネルの
   駆動装置。