JPH01207792A - Ｘｙマトリックス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプラズマ表示装置、エレクトロルミネッセンス
表示装置、エレクトロケミカル表示装置、液晶表示装置
等に通用して好適なＸＹマトリックス表示装置に関する
。

〔発明の概要〕

本発明は、ＸＹマトリックス表示器と、そのＸＹマトリ
ックス表示器を駆動する駆動回路と、外部表示データ、
外部クロック及び外部同期信号を受けて、駆動回路に供
給する内部表示データ、内部クロック及び内部同期信号
を発生するタイミング信号発生回路とを有するＸＹマト
リックス表示装置において、タイミング信号発生回路は
、内部クロック及び内部同期信号の記憶されたメモリと
、外部同期信号によってリセットされると共に、その外
部同期信号の周波数より高い周波数を有する外部クロッ
クによって計数され、メモリに供給するアドレス信号を
発生するアドレスカウンタとを有するようにしたことに
より、回路の簡素化及び実装面積の減少を図ると共に、
タイミング信号発生回路の回路変更を伴わずして、容易
に、夫々異なる態様の外部クロック及び外部同期信号並
びに内部クロック及び内部同期信号に適応させることが
できるようにしたものである。

〔従来の技術〕

以下に、本発明を適用して好適な従来のプラズマ表示装
置について説明する。

先ず、第３図を参照して、プラズマ表示装置に用いられ
るプラズマ表示パネルについて説明する。

プラズマ表示パネルには、ＡＣ型及びＤＣ型があるが、
この第３図のプラズマ表示パネルはＤＣ型の場合である
。

第３図において、ＦＧＰは透明な矩形の前面ガラス板、
ＲＧＰは矩形の背面ガラス板で、これらは夫々数ＩＩＩ
ｒａの厚さを有しており、所定間隔をおいて互いに対向
せしめられると共に、その周囲が気密に封止されている
。この前面ガラス板ＦＧＰ及び背面ガラス板ＲＧＰにて
構成される気密空間には、Ｎｅガス及びＡｒガスの混合
ガスが数１００又は２００〜４５０Ｔｏｒｒの圧力を以
て封入されている。

前面ガラス板ＦＧＰ上には、細い帯状のアノード（Ｘ電
極）八が所定間隔を置いて平行に被着されると共に、そ
の隣接するアノードＡ間にはそれらと平行にバリアリプ
ＢＲが被着されている。このバリアリプＢＲは、アノー
ドＡの厚さより十分大なる厚さを有する。

又、背面ガラス板ＲＧＰ上には、後述するカソードにの
所定本数毎に対応して夫々設けられた数枚のシート状の
トリガー電極ＴＧが被着されている。このトリガー電極
ＴＧ上には絶縁層（誘電体層）ＩＬが被着されている。

そして、この絶縁層ＩＬ上に、帯状のカソード（Ｙ電極
）Ｋが、アノードＡと直交し、所定間隔（バリアリプＢ
Ｒの厚さに等しい、１００〜２００μｍ）を置いて互い
に対向する如く、所定間隔を置いて平行に被着されてい
る。

トリガー電極ＴＧは、これとカソードＫ及びアノードＡ
との間にトリガー放電（一種のＡＣ型放電）を起こさせ
、これを種火として、アノードＡ及びカソードに間の放
電開始を迅速にし、表示のコントラストを向上させるた
めに設けられたものである。

次に、第３図について説明したようなプラズマ表示パネ
ルを使用した、従来の１６階調型のプラズマ表示装置に
ついて、第４図を参照して説明する。（１）は第３図で
説明したプラズマ表示パネルを示し、ここではトリガー
電極の図示を省略している。このプラズマ表示パネル（
１）では、４００本のカソードＫ　（１）〜Ｋ（４００
）と、６４０本のアノードＡ　（１）〜Ａ（６４０）と
が互いに直交する如く配置され、その各交点の所に放電
セル（２）が形成される。尚、カソードの本数は４８０
の場合もある。

先ず、タイミング信号発生回路（２２）について説明す
る。このタイミング信号発生回路（２２）は、ロソジク
ＩＣにて構成されている。このタイミング信号発生回路
（２２）には、このプラズマ表示装置が接続されるマイ
クロコンピュータカラ、ＣＲＴ制御信号として、第５図
及び第６図に示す如く、入力端子（２３）に表示データ
ＤＴが、入力端子（２４）に２１ＭＨｚのドツトクロッ
クＤＣＫが、入力端子（２５）に２５ｋＨｚの水平同期
信号面が、入力端子（２６）に６０Ｈｚの垂直同期信号
■が夫々入力され、ここでこれら入力信号に基づいて第
５図及び第６図に示す如き各種出力信号（タイミング信
号）が形成されて出力され、後に説明する駆動回路（２
０）に供給される。

次に、このタイミング信号発生回路（２２）から出力さ
れる各種出力信号について説明する。第５図には、入力
信号として、水平同期信号面、ドツトクロックＤＣＫ及
び表示データＤＴが示されると共に、これら水平同期信
号面及びドツトクロックＤＣＫを基にして作られた出力
信号、即ち、水平周波数のラッチクロックＬＣＫ、水平
周波数のクリア信号ＣＬｈ及び水平周波数の１５倍の周
波数のグレイスケールクロックＧＣＫが示されている。

又、第６図には、入力信号として、垂直同期信号■、水
平同期信号面及び表示データＤＴが示される共に、この
垂直同期信号■及び水平同期信号面を基にして作られた
出力信号、即ち、垂直周波数のクリア信号ＣＬＶ、垂直
周波数のシフトデータ市及びトリガーパルス市並びに夫
々水平周波数の１／２の周波数のカソードクロックπ及
びアウトプットイネーブル信号ＯＥが示されている。又
、第６図では図示を省略するが、カソードクロック葭の
位相反転したクロック及びアウトプットイネーブル信号
ＯＥの位相反転した信号も、タイミング信号発生回路（
２２）から出力される。

次に、第４図に戻って、駆動回路（２０）について説明
する。この駆動回路（２０）はＩＣにて構成されている
。先ず、カソード側の回路について説明する。（３）は
シリアルイン・パラレルアウトのシフトレジスタで、奇
数番目及び偶数番目のカソードに対する夫々２００ビツ
トの第１及び第２のシリアルイン・パラレルアウトのシ
フトレジスタから構成されている。このシフトレジスタ
（３）の第１及び第２のシフトレジスタには、入力端子
（４）からのシフトデータ郭及びこれと（１／２）水平
周期位相を異にするシフトデータが夫々各別に供給され
ると共に、入力端子（５）からのカソードクロック司及
びその反転クロックが夫々各別に供給され、このクロッ
クで及びその反転クロックによって、シフトデータ腸及
びこれと（１／２）水平周期位相を異にするシフトデー
タが夫々シフトされる。

（６）はカソードドライバで、奇数番目及び偶数番目の
カソードに対する第１及び４第２のカソードドライバか
ら構成される。そして、シフトレジスタ（３）の第１及
び第２のシフトレジスタからの夫々順次所定位相ずつず
れた１垂直周期に付き夫々２００個のカソード走査パル
スが、スイッチング制御信号として、高耐圧カソードド
ライバ（６）の第１及び第２のカソードドライバの夫々
２００個のオンオフスイッチに供給される。そして、こ
のカソードドライバ（６）によって、カソードＫ（１）
〜Ｋ（４００）が、順次循環的に接地される。又、出力
端子（２７）からのアウトプットイネーブル信号ＯＥ及
びその反転信号が、カソードドライバ（６）の第１及び
第２のカソードドライバに夫々供給される。

次に、アノード側の回路について説明する。

（７）は、６４０バイト　（＝６４０ｘ４ビット）のシ
リアルイン・パラレルアウトのシフトレジスタである。

このシフトレジスタ（７）には、入力端子（８）から、
４ビツト、即ち１６階調の表示データＤＴが供給される
と共に、入力端子（９）から、２１ＭＨｚのドツトクロ
ックＤＣＫがデータシフトクロックＳＣＫとして供給さ
れ、このクロックＳＣＫによって、表示データＤＴがシ
フトされる。

シフトレジスタ（７）からの６４０ｘ４ビツトの並列デ
ータは、ラッチ回路（１０）に供給されて、入力端子（
１１）からのラフチクロックＬＣＫによって、水平周期
毎にラッチされる。

このラッチ回路（１０）からの６４０Ｘ４ビツトの並列
データは、パルス幅カウンタ（１５）及びパルス幅比較
回路（１４）から構成されるパルス幅変調回路（１７）
のそのパルス幅比較回路（１４）に供給される。このパ
ルス幅比較回路（１４）は、６４０個のパルス発生器を
備えている。パルス幅カウンタ（１５）には、入力端子
（１６）から、グレイスケールクロックＧＣＫが供給さ
れる。

パルス幅カウンタ（１５）及びパルス幅比較回路（１４
）には、入力端子（２１）からのクリアパルスＣＬｈが
供給される。そして、パルス幅カウンタ（１５）は、こ
のクリアパルスＣＬｈによってクリアされ、パルス幅比
較回路（１４）の各パルス発生器は、クリアパルスＣＬ
ｈによってセットされる。

アノードドライバ（１２）に、入力端子（２１）からの
クリアパルスＣＬＶが供給されて、その高レベルの期間
において、パルス幅比較回路（工４）の出力に基づいて
、アノードドライバ（１２）の各スイッチが選択的にオ
ンに成さしめられる。

そして、パルス幅カウンタ（１５）から出力された４ビ
ツトのパルス幅コード信号（グレイスケールデータ）が
、パルス幅比較回路（１４）に供給されて、ラッチ回路
（１０）からの６４０個の４ビツトの表示データとが比
較される。そして、パルス幅比較回路（１４）の６４０
個のパルス発生器の内の選択されたものからパルスが得
られ、これがスイッチング制御信号として、高耐圧アノ
ードドライバ（１２）の６４０個のオンオフスイッチの
対応するものに選択的に供給される。そして、１水平周
期内の６４０ドツトのパルスの１６階調（０を含む）の
データに応じた、グレイクロックＧＣＫの周期に等しい
単位時間の略Ｏ２１，２、・・・、１５倍のいずれかの
パルス幅に応じた時間だけ、アノードＡ（１）〜Ａ（６
４０）に２００ｖの電圧が選択的に供給される。

（１８）はトリガー電極駆動回路で、これに入力端子（
１９）から、トリガーパルスτが供給され、ここでトリ
ガー電極制御信号が作られ、このトリガー電極制御信号
が、図示を省略したトリガー電極ＴＧに供給される。

次に、第７図を参照して、第４図で説明した従来のプラ
ズマ表示装置のタイミング信号発生回路（２２）につい
て説明する。先ず、信号発生部（３７）について説明す
る。（３３）はカウンタで、これはクロックＣＫ、によ
って計数されると共に、第４図のタイミング信号発生回
路（２２）の入力端子（２５）に供給される水平同期信
号面によってリセットされる。クロックＣＫ、は、第４
図のタイミング信号制御回路（２２）の入力端子（２４
）に供給されるドツトクロツタＤＣＫ（その周波数をｆ
ｃｋとする）　（第５図）そのもの又はそのドツトクロ
ックＤＣＫを分周比１／Ｎ（但し、Ｎ＝２．３．４、・
・・）を以て分周して得たクロックである。

そして、このカウンタ（３３）の計数出力（所定ビット
の並列データ）は、夫々例えば第５図のラフチクロック
ＬＣＫ、クリア信号ＣＬｈ、グレイスケールクロックＧ
ＣＫ等を発生する同一構成の信号発生器（３４Ａ）、（
３４Ｂ）１、・・に供給される。

次に、ラッチクロックＬＣＫを発生する信号発生器（３
４Ａ）を代表して、その構成を説明する。

カウンタ（３３）からの計数出力は、データ比較器（４
１ａ）、（４ｌ　ｂ）に供給される。

（４３ａ）、（４３ｂ）は夫々基準値データ発生器で、
カウンタ（３３）に供給されるクロックＣＫ　１　、水
平同期信号面及び信号発生器（３４Ａ）の出力であるラ
フチクロックＬＣＫのいずれかの周波数、位相等の違い
に応じた複数の基準値データを発生し、夫々セレクタ（
４２ａ）、（４２ｂ）によって選択された後、データ比
較器（４１ａ）、（４ｌ　ｂ）に供給される。

そして、データ比較器（４１ａ）、（４ｌ　ｂ）で、夫
々カウンタ（３３）の計数出力と、セレクタ（４２ａ＞
、（４２ｂ）によッテ選択さレタ、基準値データ発生器
（４３ａ）、（４３ｂ）から′の基準値データとが比較
され、その各一致信号がラッチ回路（４４ａ）、（４４
ｂ）を通じて、ＲＳフリップフロップ回路（４５）の夫
々セット入力端子及びリセット入力端子に供給される。

そして、そのフリップフロップ回路（４５）から、ラフ
チクロックＬＣＫが出力される。

同様に、信号発生器（３４Ｂ）等において、クリア信号
ＣＬｈ、グレイスケールクロックＧＣＫ等が出力される
。

次に、信号発生部（３８）について説明する。

（３５）はカウンタで、これはクロックＣＫ２によって
計数されると共に、第４図のタイミング信号発生回路（
２２）の入力端子（２６）に供給される垂直同期信号■
によってリセットされる。クロックＣＫ２は、第４図の
タイミング信号制御回路（２２）の入力端子（２５）に
供給される水平同期信号面（その周波数をｆｈとする）
（第５図及び第６図）そのもの又はその水平同期信号面
を逓倍比Ｍ（但し、Ｍ＝２．３．４、・・・）を以て逓
倍して得たクロックである。

そして、このカウンタ（３５）の計数出力（所定ビット
の並列データ）は、夫々例えば第６図のクリア信号ＣＬ
　Ｖ　％シフトデータ市、カッ、−ドクロック葭、その
反転クロック、アウトプットイネープル信号ＯＥ、その
反転信号、トリガーパルス市等を夫々発生する、信号発
生器（３４）と同一の構成の信号発生器（３６Ａ）、・
・・等に供給される。

又、第４図のタイミング信号発生回路（２２）の入力端
子（２３）に入力される表示データＤＴは、ビデオＲＡ
Ｍ　（３１）に書き込まれ、又、それが、信号発生部（
３７）、（３８）から出力された各クロック、各同期信
号とタイミングが合うように読み出された後、これら表
示データ、各クロック、各同期信号が、第４図の駆動回
路（２０）に供給される。尚、ＲＡＭ　（３１）は、メ
モリ制御回路によって、書き込み及び読み出しが制御さ
れると共に、アドレス信号が供給される。そして、駆動
回路（２０）によって、第４図のプラズマ表示器（１）
が駆動されて、上述の表示データＤＴに基づいた表示が
成される。

〔発明が解決しようとする課題〕

上述の従来のプラズマ表示装置では、そのタイミング信
号発生回路（２２）の信号発生部（３７）、（３８）が
ロジックＩＣで構成されているため、タイミング信号発
生回路（２２）の回路が複雑と成ると共に、その実装面
積が大きく成り、又、外部クロック及び外部同期信号並
びに内部クロック及び内部同期信号の態様が異なる場合
には、それに応じて信号発生部（３７）、（３８）の構
成、特に基準値データ発生器の構成を変えなけれならな
い。

かかる点に鑑み、本発明は、回路の簡素化及び実装面積
の減少を図ると共に、タイミング信号発生回路の回路変
更を伴わずして、容易に、夫々異なる態様の外部クロッ
ク及び外部同期信号並びに内部クロック及び内部同期信
号に適応させることのできるＸＹマトリックス表示装置
を提案しようとするものである。

〔課題を解決するための手段〕

本発明は、ＸＹマトリックス表示器（，１）と、そのＸ
Ｙマトリックス表示器（１）を駆動する駆動回路（２０
）と、外部表示データ、外部クロック及び外部同期信号
を受けて、駆動回路（２０）に供給する外部表示データ
、内部クロック及び内部同期信号を発生するタイミング
信号発生回路（２２）とを有するＸＹマトリックス表示
装置において、タイミング信号発生回路（２２）ＩＲ１
内部クロック及び内部同期信号の記憶されたメモリ（５
１）、（５２）（又は、（５０））と、外部同期信号に
よってリセットされると共に、その外部同期信号の周波
数より高い周波数を有する外部クロックによって計数さ
れ、メモリ　（５１）、（５２）（又は（５０））に供
給するアドレス信号を発生するアドレスカウンタ（３３
）、（３５）［又は（５７）、］とを有するようにした
ものである。

〔作用〕

かかる本発明によれば、アドレスカウンタ（３３）、（
３５）（又は（５？））が、外部同期信号によってリセ
ットされる共に、その外部同期信号の周波数より高い周
波数を有する外部クロックによって計数され、このアド
レスカウンタ（３３）、（３５）　、（又は（５７））
からのアドレス信号がメモリ　（５１）、（５２）（又
は（５０））に供給され、それに基づいて、メモリ（５
１）、（５２）（又は（５０））から内部クロック及び
内部同期信号が出力される。そして、この内部クロック
及び内部同期信号が、内部表示データと共に駆動回路（
２０）に供給され、この駆動回路（２０）によって、Ｘ
Ｙマトリックス表示器（１）が駆動されて、この内部表
示データに基づいた表示が行われる。

〔実施例〕

以下に、第１図を参照して、本発明をプラズマ表示装置
に通用した実施例を説明する。尚、この実施例は、タイ
ミング信号発生回路（２２）の構成が、第７図の従来例
と異なるだけで、その他の構成は第３図及び第４図と同
様であるの、で、その説明は省略する。

以下に、第１図を参照して、この実施例のタイミング信
号発生回路の構成について説明する。先ず、信号発生部
（３７）について説明する。

（３３）は第７図と同様のカウンタ（ここでは、アドレ
スカウンタとして機能する）で、これはクロックＧＫ、
によって計数されると共に、第４図のタイミング信号発
生回路（２２）の入力端子（２５）に供給される水平同
期信号面によってリセットされる。クロックＣＫ、は、
第４図のタイミング信号制御回路（２２）の入力端子（
２４）に供給されるドツトクロックＤＣＫ　（その周波
数をｆｃｋとする）（第５図）そのもの又はそのドツト
クロックＤＣＫを分周比１／Ｎ（但し、Ｎ＝２．３．４
、・・・）を以て分周して得たクロックである。この場
合、周波数ｆｃｋ／Ｎは、水平同期信号面の周波数より
高いことが必要である。

そして、このカウンタ（３３）の計数出力（所定ビット
の並列データ）は、夫々例えば第５図のラフチクロック
ＬＣＫ、クリア信号ＣＬｈ、グレイスケールクロックＧ
ＣＫ等が記憶されているＲＯＭ　（ＲＡＭも可＞　　（
５１）に、アドレス信号として供給される。このＲＯＭ
　（５１）は、メモリ制御回路（５６）によって、その
読み出しが制御される。

又、カウンタ（３３）に供給されるクロックＣＫｌ、水
平同期信号面及び信号発生部（３７）から出力されるラ
ッチクロックＬＣＫ、クリア信号ＣＬｈ、クレイスケー
ルクロックＧＣＫ等の周波数、位相等のいずれかの違い
に応じて、ラッチクロックＬＣＫ、クリア信号ＣＬｈ、
グレイスケールクロックＧＣＫ等の周波数、位相等の異
なるものを複数種類、ＲＯＭ　（５１）に記憶しておい
て、メモリ制御回路（５６）に供給する制御信号ＣＴＬ
によって、ＲＯＭ　（５１）のアドレスカウンタ（３３
）からのアドレス信号に基づいてデータの読み出される
アドレスを変更するようにする。

このＲＯＭ　（５１）から読み出されたラッチクロック
ＬＣＫ、クリア信号ＣＬｈ、グレイスケールクロックＧ
ＣＫ等は、ランチ回路（Ｓ４）を介して、第４図と同様
の駆動回路（２０）に供給される。

次に、信号発生部（３８）について説明する。

（３５）は第７図と同様のカウンタ（ここではアドレス
カウンタとして機能する）で、これはクロックＣＫ２に
よって計数されると共に、第４図のタイミング信号発生
回路（２２）の入力端子（２６）に供給される垂直同期
信号■によってリセットされる。クロックＣＫ２は、第
４図のタイミング信号制御回路（２２）の入力端子（２
５）に供給される水平同期信号面（その周波数をｒｈと
する）（第５図及び第６図）そのもの又はその水平同期
信号面を逓倍比Ｍ（但し、Ｍ＝２．３．４、・・・・）
を以て逓倍して得たクロックである。

そして、このカウンタ（３５）の計数出力（所定ビット
の並列データ）は、夫々例えば第６図のクリア信号ＣＬ
Ｖ％シフトデータ市、カソードクロックπ、その反転ク
ロック、アウトプットイネーブル信号ＯＥ、その反転信
号、トリガーパルスτ等が記憶されたＲＯＭ（ＲＡＭも
可’）（５２）に、アドレス信号として供給される。こ
のＲＯＭ（５２）は、上述のメモリ制御回路（５６）に
よって、その読み出しが制御される。

又、カウンタ（３５）に供給されるクロックＣＫ　２　
、垂直同期信号■及び信号発生部（３８）から出力され
るクリア信号Ｗｖ、シフトデータ郭、カソードクロック
π、その反転クロック、アウトプットイネーブル信号Ｏ
Ｅ、その反転信号、トリガーパルスτ等の周波数、位相
等のいずれかの違いに応じて、クリア信号ＣＬ　Ｖ　％
シフトデータ郭、カソードクロックで、その反転クロッ
ク、アウトプットイネーブル信号ＯＥ、その反転信号、
トリガーパルス預等の周波数、位相等の異なるものを複
数種類、ＲＯＭ（５２）に記憶しておいて、メモリ制御
回路（５６）に供給する制御信号ＣＴＬによって、ＲＯ
Ｍ（５２）のアドレスカウンタ（３５）からのアドレス
信号に基づいてデータの読み出されるアドレスを変更す
るようにする。

このＲＯＭ（５２）から読み出されたクリア信号ＣＬＶ
％シフトデータ面、カソードクロック葭、その反転クロ
ック、アウトプットイネーブル信号ＯＥ、その反転信号
、トリガーパルス市等が、ランチ回路（５５）を通じて
第４図と同様の駆動回路（２０）に供給される。

又、外部表示データＤＴは、伝送線ＬＮを通じて、その
まま内部表示データＤＴとして出力される。

第１図の実施例のタイミング信号発生回路では、信号発
生部（３７）、（３８）を構成するために、カウンタ（
３３）、（３５）及びＲＯＭ　（５１）、（５２）を夫
々２個ずつ設けた場合であるが、第２図に示す如く、夫
々１個のカウンタ（５７）、ＲＯＭ　（５０）にて構成
することもできる。

その場合には、カウンタ（５７）は、クロックＣＫ、に
よって計数されると共に、第４図のタイミング信号発生
回路（２２）の入力端子（２６）に供給される垂直同期
信号■によってリセットされる。クロックＣＫ、は、第
４図のタイミング信号制御回路（２２）の入力端子（２
４）に供給されるドツトクロックＤＣＫ　（その周波数
をｆｃｋとする）（第５図）そのもの又はそのドツトク
ロックＤＣＫを分周比１／Ｎ　（Ｎ＝２．３．４、・・
・・）を以て分周して得たクロックである。

そして、このカウンタ（５７）の計数出力（所定ビット
の並列データ）は、夫々例えば第５図のラッチクロック
ＬＣＫ、クリア信号ＣＬｈ、グレイスケールクロックＧ
ＣＫ等及び第６図のクリア信号ＣＬＶ％　シフトデータ
市、カソードクロック葭、その反転クロック、アウトプ
ットイネーブル信号ＯＥ、その反転信号、トリガーパル
ス市等が記憶されたＲＯＭ　（ＲＡＭも可）、（５，０
）に、アドレス信号として供給される。このＲＯＭ　（
５０）は、メモリ制御回路（５６）によって、その読み
出しが制御される。このＲＯＭ（５０）から読み出され
たラッチクロックＬＣＫ、クリア信号ＣＬｈ。

グレイスケールクロックＧＣＫ等りリア信号ＣＬＶ％シ
フトデータコ、カソードクロック葭、その反転クロック
、オウトプツトイネーブル信号ＯＥ、その反転信号、ト
リガーパルス丁等は、ラッチ回路（５３）を介して、第
４図と同様の駆動回路（２０）に供給される。

〔発明の効果〕

上述せる本発明によれば、回路の簡素化及び実装面積の
減少を図ると共に、タイミング信号発生回路の回路変更
を伴わずして、容易に、夫々異なる態様の外部クロック
及び外部同期信号並びに内部クロック及び内部同期信号
に適応させることができるようにしたＸＹマトリックス
表示装置を得ることができる。

【図面の簡単な説明】

第１図及び第２図は夫々本発明の各実施例、特にそのタ
イミング信号発生回路の部分を示すブロック線図、第３
図は従来のプラズマ表示装置に用いるプラズマ表示パネ
ルを示す斜視図、第４図は従来のプラズマ表示装置を示
すブロック線図、第５図及び第６図は夫々従来のプラズ
マ表示装置の動作説明に供するタイミングチャート、第
７図は従来のプラズマ表示装置のタイミング信号発生回
路を示すブロック線図である。 （１）はプラズマ表示パネル、（２０）は駆動回路、（
２２）はタイミング信号発生回路、（３３）、（３５）
、（５７）は夫々アドレスカウンタ、（５０）、（５１
）、（５２）は夫々ＲＯＭである。

Claims (1)

1. 【特許請求の範囲】 ＸＹマトリックス表示器と、該ＸＹマトリックス表示器
   を駆動する駆動回路と、外部表示データ、外部クロック
   及び外部同期信号を受けて、上記駆動回路に供給する内
   部表示データ、内部クロック及び内部同期信号を発生す
   るタイミング信号発生回路とを有するＸＹマトリックス
   表示装置において、 上記タイミング信号発生回路は、 上記内部クロック及び内部同期信号の記憶されたメモリ
   と、 上記外部同期信号によってリセットされると共に、該外
   部同期信号の周波数より高い周波数を有する上記外部ク
   ロックによって計数され、上記メモリに供給するアドレ
   ス信号を発生するアドレスカウンタとを有することを特
   徴とするＸＹマトリックス表示装置。