JPH0442969A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度で積層構造が容易な半導体装！およびそ
の製造方法に関するものである。

従来の技術 従来のＭＯ３型半導体装置は、第６図に示すように、−
導電型半導体基板３１にソース・ドレイン領域３２．３
３を形成し、前記半導体基板上にゲート酸化膜３４およ
びゲート電極３５を形成していた。また、第７図に示す
ように、基板との容量を低減するために、絶縁膜３６上
に一導電型半導体結晶膜３７を形成し、この半導体結晶
膜３７にソース・ドレイン領域３８．３９を形成し、さ
らに、半導体結晶膜３７上にゲート酸化膜４０およびゲ
ート電極４１を形成していた。その後、上記いずれの構
造においても、全面に絶縁膜を形成し、ソース・ドレイ
ン領域およびゲート電極上に開孔部を形成した後金属配
線層を形成し、半導体装置を成していた。

発明が解決しようとする課題 かかる従来の構成では、半導体基板あるいは絶縁膜上に
ゲート酸化膜およびゲート電極を縦方向に形成するため
表面の段差が大きく、配線層が断線しやすいという欠点
があった。また、特に、相補型ＭＯＳ型を構成する場合
は一導電型半導体基板上に反対導電型不純物領域を形成
した後、両者にソース・ドレインおよびゲート酸化膜お
よびゲートｔｉ＃１を形成し、相互のゲートｉｓを接続
しているため、面積が大きくなり、高密度化の妨げとな
っていた。

本発明は上記問題を解決するもので、半導体基板上ある
いは絶縁膜上に横方向にゲート酸化膜およびゲート電極
を形成することにより、表面段差を小さくでき、特に、
相補型ＭＯ３型半導体装置の製造に適した半導体装置お
よびその製造方法を提供することを目的とするものであ
る。

課題を解決するための手段 上記課題を解決するために、本発明の半導体装置は、同
一絶縁体膜上に横方向にゲート電極、ゲート酸化膜とチ
ャネル領域およびソース・ドレイン領域を形成し、かつ
ゲート電極の両側面に同一導電型のチャネル領域あるい
は異なる導電型のチャネル領域を形成したものである。

また、本発明の半導体装置の製造方法は、絶縁膜上に第
１の半導体結晶膜を形成し、これに、所定の第１のパタ
ーンを形成した後、前記第１のパターン全面にゲート酸
化膜を形成する工程と、全面に第２の半導体結晶膜を形
成した後、これに所定の第２のパターンを形成し、前記
第１の半導体結晶パターンの両側壁のゲート酸化膜に接
する第２の半導体結晶パターンを形成する工程と、前記
第２の半導体結晶パターンに選択的に不純物イオンを注
入してソース・ドレインを形成する工程とを有する構成
を有するものである。

さらに、本発明の製造方法は、絶縁膜上に第１の半導体
結晶膜を形成し、これに所定の第１のパターンを形成し
た後、前記第１のパターン全面に第１のゲート酸化膜を
形成する工程と、全面に第２の半導体結晶膜を形成した
徒、これに所定の第２のパターンを形成１７、前記第１
の半導体結晶パターンの一側壁の動１のゲート・酸化膜
に接する第２の半導体結晶パターンを形成する工程と、
前記第２の半導体結晶パターンに選択的に不純物イオン
を注入！−てソース・ドレイン領域を形成する工程と、
全面に絶縁膜を形成ｌ〜た後選択的に開孔部を形成し、
前記第１の半導体結晶パターンの他の側壁を露出する工
程と、前記露出表面に第２のゲート酸化膜を形成する工
程と、全面に前記第１の半導体結晶膜と反対導電型の第
３の半導体結晶膜を形成した後、これに前記開孔部内で
所定の第３のパターンを形成し、前記第１の半導体結晶
パターンの他の側壁の第２のゲート酸化膜に接する第３
の半導体結晶パターンを形成する工程と、前記第３の半
導体結晶パターンに選択的に不純物イオンを注入してソ
ース・ドレイン領域を形成する工程とを有する構成にし
たものである。

さらに、本発明の［遣方法は、絶縁膜上に形成した第１
の半導体結晶膜に所定の複数のパターンを形成した後、
前記複数の第１の半導体結晶パターンに選択的に不純物
イオンを注入してソース・ドレイン領域を形成する工程
と、前記複数の第１の半導体結晶パターンの表面にゲー
ト酸化膜を形成する工程と、前記複数の第１の半導体結
晶パターンに前記ゲート酸化膜を介して接触する第２の
半導体結晶パターンを形成し、ターｌ−電極とする工程
とを有する構成にしたものである。

作用 上記構成により、同一平面上にゲート電極ニゲ−Ｉ−酸
化膜とチャネル領域およびソース・ドレイン領球を形成
するため表面の段差が少なく、配線層が容易に形成する
ことができる。またゲート電極の両側面にチャネル領域
を形成するため同一電極で複数のＭＯＳ型半導体素子を
駆動することができ、高密度な半導体装置を形成するこ
とができる。

実施例 以下本発明の一実施例を図面に基づいて説明する。

第１図および第２図は本発明の第１の実施例の半導体装
置の製造方法を説明する断面図および平面図である。第
１図において、絶縁膜１の」二に第１の半導体結晶膜を
形成し、これに所定の第１のパターン２を形成してゲー
ト電極とする。次に熱酸化法により、前記半導体結晶膜
の側壁および表面にゲート酸化膜３を形成する（第１図
（Ａ））。

次に全面に第２の−ＷＡ電型半導体結晶膜４を形成した
後（第１図（Ｂ））、第１のパターン２の両側壁に接し
て半導体結晶膜４よりなる所定の第２のパターン５を形
成する（第１図（Ｃ））。

次に第２図において、前記第２の両パターン５」−にわ
たってゲート電極である第１のパターン２と交差するパ
ターンを有する感光性樹脂！Ｉ６を形成１２、この感光
性樹脂膜６をイオン注入用マスクとして、第２の一導電
型半導体結晶膜４よりなる第２のパターン５の所定の領
域に反対導電型不純物イオンを注入してソース・ドレイ
ン領域７，８を形成する（第２図ｆＤ））、次に、感光
性樹脂膜６を除去した後、全面に絶縁膜を形成し、前記
ゲート電極およびソース・ドレイン領域上に開孔部９を
形成する。さらに、全面に金属層を形成した後、所定の
パターンを形成し、ゲート電極配線層１０およびソース
・ドレイン配線層１１．１２を形成する（第２図（Ｅ）
）。

第３図および第４図は本発明の第２の実施例の半導体装
置の製造方法を説明する断面図および平面図である。第
３図において、絶縁膜１の上に第１の半導体結晶膜を形
成ｌ〜、これに所定の第１のパターン２を形成してゲー
１へ電極とする。次に、ゲート電極である第１のパター
ン２の表面に熱酸化法などによりゲート酸化［ｌＩ３を
形成する（第３図（Ａ））。次に、全面に−Ｓ電型半導
体結晶膜４を形成しく第３図（ｂ））、ターｌ−電極で
ある第１のパターン２の一側ｕ　２　ａにゲート酸化膜
３を介して接！−て半導体結晶ＷＡ４よりなる第２のパ
ターン５を形成する（第３図（Ｃ））。

次に第４図において、ゲートを極である第１のパターン
２と交差するパターンを有する感光性樹脂膜６を形成し
た後、この感光性樹脂膜６をイオン注入用マスクとして
一導電型半導体結晶膜４よりなる第２のパターン５の所
定の領域に反対導電型不純物イオンを注入してソース・
ドレイン領域７．８を形成する（第４図（Ｄ））、次に
感光性樹脂膜６を除去した後、全面に絶縁膜１３を形成
し、さらに、選択的に開孔部１４を形成し、ゲート電極
である第１のパターン２の他の側壁２ｂを露出する（第
４図（Ｅ）　）　、次に前記露出したゲート電極側壁に
ゲート酸化膜を形成する０次に全面に反対導電型半導体
結晶膜を形成した後、少くとも前記開孔部１４内で前記
ゲート電極側壁と前記ゲート酸化膜を介して接続された
第３のパターン１５を形成する６次にゲートｔＳである
第１のパターン２と交差するパターンを有する感光性樹
脂膜１６を形成し、この感光性樹脂膜６をイオン注入用
マスクとして、前記反対導電型半導体結晶膜よりなる第
３のパターン１５の所定の領域に導電型の興なる不純物
イオンを注入してソース・ドレイン領域１７．１８を形
成する。（第４図（Ｆ））、次に、感光性樹脂膜１６を
除去した後、第１の実施例と同様に、全面に絶縁膜を形
成し、選択的に開孔部を形成し、さらに、全面に金属膜
を形成した後、配線パターンを形成する。

第５図は本発明の第３の実施例の半導体装！の製造方法
を説明する平面図である。第５図において、絶縁膜１の
上に半導体結晶膜を形成し、これに所定のパターン２０
．２１を形成する０次にパターン２０．２１に交差する
パターンを有する感光性樹脂膜２２を形成し、この感光
性樹脂膜２２をイオン注入用マスクとして、前記半導体
結晶膜よりなるパターン２０．２１の所定の領域に選択
的に不純物イオンを注入してソース・ドレイン領域′う
、８を形成する（第５図（Ａ））、次に感光性樹脂膜２
２を除去した後、前記半導体結晶膜よりなるパターン２
０．２１の表面にゲート酸化膜２３を形成する０次に前
記半導体結晶膜よりなる両パターン２０．２１にゲート
酸化膜２３を介して接触する第２の半導体結晶膜２４を
形成してゲート電極とする（第５図（Ｂ））、次に全面
に絶縁ＷＡ２５を形成し第１の実施例と同様に、選択的
に前記ソース・ドレイン領域およびゲート電極上に開孔
部９を形成し、選択的に金属配線層を形成する。

発明の効果 以上のように、本発明の半導体装置および製造方法によ
れば、同一絶縁膜上に横方向にゲート電極・ゲート酸化
膜とチャネル領域およびソース・ドレイン領域を形成す
るため、表面の段差が少なく、半導体素子間の接続が容
易であり、また、積層構造を容易に構成できる。また、
同一ゲート電極の両側壁にチャネル領域およびソース・
ドレイン領域を形成するため、同一ゲートで複数の素子
を動作できるとともに、高密度な半導体装置を形成する
ことができる。特に、相補型ＭＯＳ型を構成する場合に
有利である。

【図面の簡単な説明】

第１図および第２図は本発明の第１の実施例の半導体装
置の製造方法を説明するための構造断面図および平面図
、第３図および第４図は本発明の第２の実施例の半導体
装置の製造方法を説明するための構造断面図および平面
図、第５図は本発明の第３の実施例の半導体装置の製造
方法を説明するための平面図、第６図および第７図は従
来例の半導体装置の製造方法を説明するための構造断面
図である。 １・・・絶縁膜、２　、２４．・、ゲート′ｒ！ｆｈ＠
、３　、２３中ゲート酸化膜、５．１５．２０．２１・
・・半導体結晶膜、６゜２２・・・感光性樹脂膜、７．
８．１７．１８・・・ソース・ドレイン領域、９・・・
開孔部、１ｏ・・・ゲート電極配線層、１１、１２・・
・ソース・ドレイン配線層。 代理人　　　森　　本　　義　　弘 ｉゞ寸（ ＼　覧　Ｎ Ｚ５ ｅ珠改 吊５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜上に形成したゲート電極の両側面にゲート酸
   化膜を有し、前記ゲート電極の両側面にそれぞれ前記ゲ
   ート酸化膜を介して接する半導体結晶からなるチャネル
   領域およびソース・ドレイン領域を有する半導体装置。 ２、絶縁膜上に形成したゲート電極の両側面にゲート酸
   化膜を有し、前記ゲート電極の一側面に前記ゲート酸化
   膜を介して接する一導電型半導体結晶からなるチャネル
   領域およびソース・ドレイン領域を有し、前記ゲート電
   極の他の側面に前記ゲート酸化膜を介して接する反対導
   電型半導体結晶からなるチャネル領域およびソース・ド
   レイン領域を有する半導体装置。 ３、絶縁膜上に第１の半導体結晶膜を形成し、これに、
   所定の第１のパターンを形成した後、前記第１のパター
   ン全面にゲート酸化膜を形成する工程と、全面に第２の
   半導体結晶膜を形成した後、これに所定の第２のパター
   ンを形成し、前記第１の半導体結晶パターンの両側壁の
   ゲート酸化膜に接する第２の半導体結晶パターンを形成
   する工程と、前記第２の半導体結晶パターンに選択的に
   不純物イオンを注入してソース・ドレインを形成する工
   程とを有する半導体装置の製造方法。 ４、絶縁膜上に第１の半導体結晶膜を形成し、これに所
   定の第１のパターンを形成した後、前記第１のパターン
   全面に第１のゲート酸化膜を形成する工程と、全面に第
   ２の半導体結晶膜を形成した後、これに所定の第２のパ
   ターンを形成し、前記第１の半導体結晶パターンの一側
   壁の第１のゲート酸化膜に接する第２の半導体結晶パタ
   ーンを形成する工程と、前記第２の半導体結晶パターン
   に選択的に不純物イオンを注入してソース・ドレイン領
   域を形成する工程と、全面に絶縁膜を形成した後選択的
   に開孔部を形成し、前記第１の半導体結晶パターンの他
   の側壁を露出する工程と、前記露出表面に第２のゲート
   酸化膜を形成する工程と、全面に前記第１の半導体結晶
   膜と反対導電型の第３の半導体結晶膜を形成した後、こ
   れに前記開孔部内で所定の第３のパターンを形成し、前
   記第１の半導体結晶パターンの他の側壁の第２のゲート
   酸化膜に接する第３の半導体結晶パターンを形成する工
   程と、前記第３の半導体結晶パターンに選択的に不純物
   イオンを注入してソース・ドレイン領域を形成する工程
   とを有する半導体装置の製造方法。 ５、絶縁膜上に形成した第１の半導体結晶膜に所定の複
   数のパターンを形成した後、前記複数の第１の半導体結
   晶パターンに選択的に不純物イオンを注入してソース・
   ドレイン領域を形成する工程と、前記複数の第１の半導
   体結晶パターンの表面にゲート酸化膜を形成する工程と
   、前記複数の第１の半導体結晶パターンに前記ゲート酸
   化膜を介して接触する第２の半導体結晶パターンを形成
   し、ゲート電極とする工程とを有する半導体装置の製造
   方法。