JPH0441489B2 - - Google Patents
Info
- Publication number
- JPH0441489B2 JPH0441489B2 JP57180567A JP18056782A JPH0441489B2 JP H0441489 B2 JPH0441489 B2 JP H0441489B2 JP 57180567 A JP57180567 A JP 57180567A JP 18056782 A JP18056782 A JP 18056782A JP H0441489 B2 JPH0441489 B2 JP H0441489B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mesh
- substrate
- semiconductor thin
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 5
- 150000003254 radicals Chemical class 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明はパターンを有する半導体薄膜の製造法
に関する。
に関する。
従来、半導体薄膜の製造法として、スパツタリ
ング法、イオンプレーテイング法、プラズマ
CVD法、プラズマエツチング法等のグロー放電
プラズマを利用する方法が知られているが、これ
らの方法により製造される半導体の薄膜は、略均
一の厚さのものであるを一般とし、厚肉部分と薄
肉部分とからなるパターンを有する薄膜を形成す
る場合、さらに写真蝕刻等の処理工程を必要とす
る。
ング法、イオンプレーテイング法、プラズマ
CVD法、プラズマエツチング法等のグロー放電
プラズマを利用する方法が知られているが、これ
らの方法により製造される半導体の薄膜は、略均
一の厚さのものであるを一般とし、厚肉部分と薄
肉部分とからなるパターンを有する薄膜を形成す
る場合、さらに写真蝕刻等の処理工程を必要とす
る。
而してこのような処理工程は、通常、グロー放
電による処理が行なわれる真空処理室の外部に於
て行なわれるもので、作業工程が煩雑化するのみ
ならず薄膜表面が大気に触れて不純化する欠点を
生じ勝ちである。
電による処理が行なわれる真空処理室の外部に於
て行なわれるもので、作業工程が煩雑化するのみ
ならず薄膜表面が大気に触れて不純化する欠点を
生じ勝ちである。
本発明は、かかる欠点を解消することをその目
的としたもので、グロー放電を利用した半導体薄
膜の製造法に於て、半導体薄膜が形成されるべき
基板を載置するホルダを設けると共に該基板に対
向させて金属製メツシユを設け、該ホルダにアー
ス電位を与えると共に該メツシユに負の直流電位
又は200V未満の正の直流電位を与えるか或は該
メツシユをアース電位にして該基板に略均一な厚
さの半導体薄膜を形成したのち、該ホルダにアー
ス電位を与えると共にメツシユに200V以上の正
の直流電位を与えて該基板上の前記略均一な厚さ
の半導体薄膜上に更に厚肉部分と肉薄部分とから
なるパターンを有する半導体薄膜を形成すること
を特徴とする。
的としたもので、グロー放電を利用した半導体薄
膜の製造法に於て、半導体薄膜が形成されるべき
基板を載置するホルダを設けると共に該基板に対
向させて金属製メツシユを設け、該ホルダにアー
ス電位を与えると共に該メツシユに負の直流電位
又は200V未満の正の直流電位を与えるか或は該
メツシユをアース電位にして該基板に略均一な厚
さの半導体薄膜を形成したのち、該ホルダにアー
ス電位を与えると共にメツシユに200V以上の正
の直流電位を与えて該基板上の前記略均一な厚さ
の半導体薄膜上に更に厚肉部分と肉薄部分とから
なるパターンを有する半導体薄膜を形成すること
を特徴とする。
本発明の実施例を図面につき説明する。
第１図は、アモルフアスシリコン等の半導体薄
膜の製造装置の一例の線図で、これに於て符号１
は、シランガス等のガス供給口２と、主排気系及
び粗引排気系の２種の排気系（一方の排気系は図
示せず）に連なるガス排気口３を備えた真空容
器、４は該容器１内の上方に設けた高周波電極、
５は該電極４と対向して設けたアース電位のホル
ダである。また、符号６は該ホルダ５上に載置し
た伝導性或は絶縁性の基板、７は該ホルダ５の下
方に設けた基板６の加熱用ヒータ、８は高周波電
極４に接続した例えば13.56MHzの高周波電源、
９は該基板６の前方に例えば３mmの間隔を存して
設けた金属メツシユを示し、該メツシユ９は直流
電源１０に接続され、200V以上の比較的高い正
のバイアス電圧と、200V以下の比較的低い正の
バイアス電圧乃至負のバイアス電圧に制御される
ようにした。尚、金属メツシユ９として、第２図
示のような0.93mmの格子状の＃30のステンレスメ
ツシユを使用した。
膜の製造装置の一例の線図で、これに於て符号１
は、シランガス等のガス供給口２と、主排気系及
び粗引排気系の２種の排気系（一方の排気系は図
示せず）に連なるガス排気口３を備えた真空容
器、４は該容器１内の上方に設けた高周波電極、
５は該電極４と対向して設けたアース電位のホル
ダである。また、符号６は該ホルダ５上に載置し
た伝導性或は絶縁性の基板、７は該ホルダ５の下
方に設けた基板６の加熱用ヒータ、８は高周波電
極４に接続した例えば13.56MHzの高周波電源、
９は該基板６の前方に例えば３mmの間隔を存して
設けた金属メツシユを示し、該メツシユ９は直流
電源１０に接続され、200V以上の比較的高い正
のバイアス電圧と、200V以下の比較的低い正の
バイアス電圧乃至負のバイアス電圧に制御される
ようにした。尚、金属メツシユ９として、第２図
示のような0.93mmの格子状の＃30のステンレスメ
ツシユを使用した。
該製造装置を用いてパターンを有するアモルフ
アスシリコンの薄膜を製造する場合、まず、ガス
排出口３に連なる主排気系で真空容容器１内を
10-7Torr台に排気し、その間にガラスの基板６
をヒータ７により約250℃に加熱し、次いで主排
気系を閉じてガス供給口２からモノシランガスに
ジボランを加えたガスを該容器１内に供給して圧
力を５×10-2Torrまで上げる。そしてガス排気
口３を粗引排気系に代え容器１内を標準５c.c.／
minの流量のガスが流れるようにし、高周波電源
８から20Wの電力を電極４に供給すると容器１内
にグロー放電が発生する。このとき、直流電源１
０を制御してメツシユ９を200V以下の例えば
100Vの正電圧或は適当な負電圧にするか或はメ
ツシユ９をアース電位とすると、基板６上には第
５図示のような略均一な厚さのｐ型層１２が形成
されて、次いでガス供給口２から供給されるガス
をモノシランガスのみに代えると共にメツシユ９
に連なる直流電源１０の電圧を200V未満の100V
の正電圧或は適当な負電圧とし、或はメツシユ９
をアースしてアース電位とすると、該ｐ型層１２
上にさらにｉ型層１３が形成され、そのあとフオ
スフインガスを供給すると共に直流電源１０を
200V以上の正電圧とすると、該ｉ型層１３上に
パターンを有するｎ型層１４を形成できた。
アスシリコンの薄膜を製造する場合、まず、ガス
排出口３に連なる主排気系で真空容容器１内を
10-7Torr台に排気し、その間にガラスの基板６
をヒータ７により約250℃に加熱し、次いで主排
気系を閉じてガス供給口２からモノシランガスに
ジボランを加えたガスを該容器１内に供給して圧
力を５×10-2Torrまで上げる。そしてガス排気
口３を粗引排気系に代え容器１内を標準５c.c.／
minの流量のガスが流れるようにし、高周波電源
８から20Wの電力を電極４に供給すると容器１内
にグロー放電が発生する。このとき、直流電源１
０を制御してメツシユ９を200V以下の例えば
100Vの正電圧或は適当な負電圧にするか或はメ
ツシユ９をアース電位とすると、基板６上には第
５図示のような略均一な厚さのｐ型層１２が形成
されて、次いでガス供給口２から供給されるガス
をモノシランガスのみに代えると共にメツシユ９
に連なる直流電源１０の電圧を200V未満の100V
の正電圧或は適当な負電圧とし、或はメツシユ９
をアースしてアース電位とすると、該ｐ型層１２
上にさらにｉ型層１３が形成され、そのあとフオ
スフインガスを供給すると共に直流電源１０を
200V以上の正電圧とすると、該ｉ型層１３上に
パターンを有するｎ型層１４を形成できた。
さらに供給ガスをフロンガスとし、該メツシユ
９に200V以上の正電圧を加えると、基板６の表
面に形成した薄膜が該メツシユ９の形状に応じて
エツチングされ、パターンを有する薄膜を形成で
きる。
９に200V以上の正電圧を加えると、基板６の表
面に形成した薄膜が該メツシユ９の形状に応じて
エツチングされ、パターンを有する薄膜を形成で
きる。
該パターンは、第４図示のようなメツシユ９に
対して一定の方向性のある花弁状のパターンとな
り、ガラス基板６上に次の条件でパターンを有す
るアムルフアスシリコンの薄膜１１のみを形成し
た場合、第３図の断面図に示すように、メツシユ
９の穴の直下の厚肉部分１１ａとメツシユ９の材
料の下方の薄肉部分１１ｂとを有する波状の断面
の薄膜１１になり、これを透して見ると第４図示
のような花弁状の濃淡の明瞭なパターンが観察さ
れた。この場合、真空容器１内を10-7Torr台に
排気し、基板６を250℃に加熱し、モノシランガ
スを該真空容器１内に供給して５×10-2Torrと
し、高周波電源１０から電極４に20Wの電力を供
給し、メツシユ９に200Vの直流電圧を加えた。
第４図に於て、鎖線はメツシユ９の位置を示し、
各厚肉部分１１ａの方向はメツシユ９の穴の配列
方向に対して90°ずつ回転した千鳥状のパターン
となる。該厚肉部分１１ａの厚さは約7400オング
ストロームで薄肉部分１１ｂはこれより約2000オ
ングストローム薄かつた。
対して一定の方向性のある花弁状のパターンとな
り、ガラス基板６上に次の条件でパターンを有す
るアムルフアスシリコンの薄膜１１のみを形成し
た場合、第３図の断面図に示すように、メツシユ
９の穴の直下の厚肉部分１１ａとメツシユ９の材
料の下方の薄肉部分１１ｂとを有する波状の断面
の薄膜１１になり、これを透して見ると第４図示
のような花弁状の濃淡の明瞭なパターンが観察さ
れた。この場合、真空容器１内を10-7Torr台に
排気し、基板６を250℃に加熱し、モノシランガ
スを該真空容器１内に供給して５×10-2Torrと
し、高周波電源１０から電極４に20Wの電力を供
給し、メツシユ９に200Vの直流電圧を加えた。
第４図に於て、鎖線はメツシユ９の位置を示し、
各厚肉部分１１ａの方向はメツシユ９の穴の配列
方向に対して90°ずつ回転した千鳥状のパターン
となる。該厚肉部分１１ａの厚さは約7400オング
ストロームで薄肉部分１１ｂはこれより約2000オ
ングストローム薄かつた。
プラズマ中では、成膜に直接寄与する中性ラジ
カル種以外には−電子、正イオン（中性ラジカル
種の電離したもの或はフラグメント）が主な存在
であり、負イオンは正イオンよりも４〜５桁小さ
い極微量しか存在しない。従つて、メツシユ９に
負電圧をかければ、正イオンがメツシユ９に収集
され、電界に影響を受けない中性ラジカル種はメ
ツシユ９の下方にある基板６上に四方から均一に
降つているため略均一な厚さの薄膜ができる。
カル種以外には−電子、正イオン（中性ラジカル
種の電離したもの或はフラグメント）が主な存在
であり、負イオンは正イオンよりも４〜５桁小さ
い極微量しか存在しない。従つて、メツシユ９に
負電圧をかければ、正イオンがメツシユ９に収集
され、電界に影響を受けない中性ラジカル種はメ
ツシユ９の下方にある基板６上に四方から均一に
降つているため略均一な厚さの薄膜ができる。
しかし、メツシユ９に正電圧をかければ、正イ
オンが排他されることになるが、200V未満では
基板６の表面に起状が出来る程ではない。200V
以上の正電圧がメツシユ９にかけられると、メツ
シユ９のワイヤーの直下は高濃度の正イオンによ
つて中性ラジカル種の濃度が減少し、ワイヤーの
通つていないメツシユ９の穴の直下に比べ中性ラ
ジカル種の濃度が下がるため、厚肉部分１１ａと
薄肉部分１１ｂとがある薄膜１１が形成されるも
のと考えられる。
オンが排他されることになるが、200V未満では
基板６の表面に起状が出来る程ではない。200V
以上の正電圧がメツシユ９にかけられると、メツ
シユ９のワイヤーの直下は高濃度の正イオンによ
つて中性ラジカル種の濃度が減少し、ワイヤーの
通つていないメツシユ９の穴の直下に比べ中性ラ
ジカル種の濃度が下がるため、厚肉部分１１ａと
薄肉部分１１ｂとがある薄膜１１が形成されるも
のと考えられる。
かかるパターンを有する薄膜は、例えバピジコ
ンターゲツト用として膜面に対して平行な方向へ
の微小電流の漏れ即ちクロストークがなく好都合
であり、画像のボケがない撮影管として有効に利
用できる。
ンターゲツト用として膜面に対して平行な方向へ
の微小電流の漏れ即ちクロストークがなく好都合
であり、画像のボケがない撮影管として有効に利
用できる。
以上のように、本発明によるときは、グロー放
電を利用して半導体薄膜を製造するに際し、基板
に対向させて金属製メツシユを設け、基板のホル
ダにアース電位を与えると共に該メツシユに負の
直流電位又は200V未満の正の直流電位を与える
か或は該メツシユをアース電位にして該基板に略
均一な厚さの半導体薄膜を形成したのち、該ホル
ダにアース電位を与えると共に該メツシユに
200V以上の正の直流電位を与えて該略均一な厚
さの半導体薄膜上に更に厚肉部分と肉薄部分とか
らなるパターンを有する半導体薄膜を形成するよ
うにしたので、メツシユに与える直流電位を、
200V以上の正の直流電位と、200V未満の正の直
流電位乃至負の直流電位とに交代させることによ
り、同一真空容器内でパターンを有する薄膜と均
一な厚さの薄膜とを多層に形成し得られ、不純物
の混入の少ないパターンを有する多層の半導体薄
膜を製造でき、マスク合わせその他の手段が不要
で製造が容易になる等の効果がある。
電を利用して半導体薄膜を製造するに際し、基板
に対向させて金属製メツシユを設け、基板のホル
ダにアース電位を与えると共に該メツシユに負の
直流電位又は200V未満の正の直流電位を与える
か或は該メツシユをアース電位にして該基板に略
均一な厚さの半導体薄膜を形成したのち、該ホル
ダにアース電位を与えると共に該メツシユに
200V以上の正の直流電位を与えて該略均一な厚
さの半導体薄膜上に更に厚肉部分と肉薄部分とか
らなるパターンを有する半導体薄膜を形成するよ
うにしたので、メツシユに与える直流電位を、
200V以上の正の直流電位と、200V未満の正の直
流電位乃至負の直流電位とに交代させることによ
り、同一真空容器内でパターンを有する薄膜と均
一な厚さの薄膜とを多層に形成し得られ、不純物
の混入の少ないパターンを有する多層の半導体薄
膜を製造でき、マスク合わせその他の手段が不要
で製造が容易になる等の効果がある。
第１図は本発明方法の実施に使用した装置の概
略截断側面図、第２図はメツシユの一部拡大平面
図、第３図は基板に形成された半導体薄膜の拡大
断面図、第４図は半導体薄膜のパターンの一例を
拡大平面図、第５図は本発明方法により形成した
多層薄膜の一例の拡大断面図である。 ５……ホルダ、６……基板、９……金属メツシ
ユ、１２，１３……均一な厚さの薄膜、１４……
パターンを有する薄膜。
略截断側面図、第２図はメツシユの一部拡大平面
図、第３図は基板に形成された半導体薄膜の拡大
断面図、第４図は半導体薄膜のパターンの一例を
拡大平面図、第５図は本発明方法により形成した
多層薄膜の一例の拡大断面図である。 ５……ホルダ、６……基板、９……金属メツシ
ユ、１２，１３……均一な厚さの薄膜、１４……
パターンを有する薄膜。
Claims (1)
- １ グロー放電を利用した半導体薄膜の製造法に
於て、半導体薄膜が形成されるべき基板を載置す
るホルダを設けると共に該基板に対向させて金属
製メツシユを設け、該ホルダにアース電位を与え
ると共に該メツシユに負の直流電位又は200V未
満の正の直流電位を与えるか或は該メツシユをア
ース電位にして該基板に略均一な厚さの半導体薄
膜を形成したのち、該ホルダにアース電位を与え
ると共に該メツシユに200V以上の正の直流電位
を与えて該基板上の前記略均一な厚さの半導体薄
膜上に更に厚肉部分と肉薄部分とからなるパター
ンを有する半導体薄膜を形成することを特徴とす
るパターンを有する半導体薄膜の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056782A JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056782A JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972126A JPS5972126A (ja) | 1984-04-24 |
| JPH0441489B2 true JPH0441489B2 (ja) | 1992-07-08 |
Family
ID=16085529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18056782A Granted JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972126A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19542366A1 (de) * | 1995-11-14 | 1997-05-15 | Philips Patentverwaltung | Verfahren zur Herstellung einer Diamantschicht mit homogenisiertem Schichtdickenprofil und daraus hergestellte Diamantfenster und -membranen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104226A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Plasma vapor phase growing apparatus |
| JPS57159016A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of amorphous silicon film |
-
1982
- 1982-10-16 JP JP18056782A patent/JPS5972126A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104226A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Plasma vapor phase growing apparatus |
| JPS57159016A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of amorphous silicon film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5972126A (ja) | 1984-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036223B2 (ja) | ||
| EP0659905A1 (en) | Plasma chemical vapor deposition device capable of suppressing generation of polysilane powder | |
| JPS5814507B2 (ja) | シリコンを選択的にイオン食刻する方法 | |
| JP3787410B2 (ja) | 堆積膜製造方法及び光起電力素子の製造方法 | |
| JPH0441489B2 (ja) | ||
| JP2564748B2 (ja) | プラズマ気相反応装置およびプラズマ気相反応方法 | |
| US5718769A (en) | Plasma processing apparatus | |
| JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6091645A (ja) | プラズマ気相成長によつて薄膜を堆積する方法 | |
| JPH0124866B2 (ja) | ||
| JP3574373B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPS58101429A (ja) | ドライエツチング方法 | |
| JP2002220662A (ja) | スパッタリング装置 | |
| JP3116390B2 (ja) | 半導体処理装置及び半導体処理方法 | |
| US20220020589A1 (en) | Dielectric coating for deposition chamber | |
| JP2506389B2 (ja) | マスク基板のドライエッチング方法 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP3272681B2 (ja) | 太陽電池の製造方法 | |
| JP2000022181A (ja) | 光電変換素子用透明電極基板及びその加工方法 | |
| JPH06291057A (ja) | プラズマ処理装置に用いる電極及びプラズマ処理装置 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPH06291056A (ja) | プラズマ処理装置に用いる電極及びプラズマ処理装置 | |
| JP2002069616A (ja) | アナターゼ型酸化チタン薄膜の製造方法 | |
| JP3139855B2 (ja) | 表面処理方法 | |
| JPH07111959B2 (ja) | 基板ホルダ及びプラズマ処理装置 |