JPS5972126A - パタ−ンを有する半導体薄膜の製造法 - Google Patents
パタ−ンを有する半導体薄膜の製造法Info
- Publication number
- JPS5972126A JPS5972126A JP18056782A JP18056782A JPS5972126A JP S5972126 A JPS5972126 A JP S5972126A JP 18056782 A JP18056782 A JP 18056782A JP 18056782 A JP18056782 A JP 18056782A JP S5972126 A JPS5972126 A JP S5972126A
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- substrate
- thin film
- semiconductor thin
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパターン含有する半導体薄膜の製造法に関する
。
。
従来半導体薄膜の製造法としてスパッタリング法、イオ
ンブレーティング法、プラズマＯＶＤ法、プラズマエツ
チング法等のグロー放電プラズマを利用する方法が知ら
れるが、これらの方法により製造される半導体の薄膜は
略均−の厚さのものである會一般とし、厚肉部分と薄肉
部分とからなるパターン含有する薄膜を形成する場合さ
らに写真蝕刻等の処理工程？必要とする。
ンブレーティング法、プラズマＯＶＤ法、プラズマエツ
チング法等のグロー放電プラズマを利用する方法が知ら
れるが、これらの方法により製造される半導体の薄膜は
略均−の厚さのものである會一般とし、厚肉部分と薄肉
部分とからなるパターン含有する薄膜を形成する場合さ
らに写真蝕刻等の処理工程？必要とする。
而してこのような処理工程は通常グロー族ｔによる処理
が行なわれる真空処理室の外部に於て行なわれるもので
、作巣工程が煩雑化するのみならず薄膜表面が大気に触
れて不純化する欠点を生じ勝ちである。
が行なわれる真空処理室の外部に於て行なわれるもので
、作巣工程が煩雑化するのみならず薄膜表面が大気に触
れて不純化する欠点を生じ勝ちである。
本発明はかかる欠点を解消することをその目的としたも
ので、その第１発明はり′ロー放電を利用した半導体薄
膜の製造法に於て、半導体薄膜が形成されるべき基板全
載置するホルダを設けると共に該基板に対向させて金属
メツシュを設け、該ホルダにアース電位を与えると共に
該メツシュに２００Ｖ以上の正の直流電位を与えて該基
板上の半導体薄膜に環内部分薄肉部分とから々るノ々タ
ーン全形成すること全特徴とし、その第２発明は該メツ
シュにさらに負の直流電位又は２ｏｏｖ未満の正の直流
電位舎与えるか戒は該メツシュをアース電位にして略均
−な半導体薄膜金も形成出来るようにしたことを特徴と
する。
ので、その第１発明はり′ロー放電を利用した半導体薄
膜の製造法に於て、半導体薄膜が形成されるべき基板全
載置するホルダを設けると共に該基板に対向させて金属
メツシュを設け、該ホルダにアース電位を与えると共に
該メツシュに２００Ｖ以上の正の直流電位を与えて該基
板上の半導体薄膜に環内部分薄肉部分とから々るノ々タ
ーン全形成すること全特徴とし、その第２発明は該メツ
シュにさらに負の直流電位又は２ｏｏｖ未満の正の直流
電位舎与えるか戒は該メツシュをアース電位にして略均
−な半導体薄膜金も形成出来るようにしたことを特徴と
する。
本発明の実施例ｔ−図ｆｆｉ＋ Ｋつき説明する。
第１図はアモルファスシリコン等の半導体薄膜の製造装
置の１例の線図でこれに於て（１）はシランガス等のガ
ス供給口（２）と主排気系及び粗排気系の２種の排気系
（＝方の排気系は図示せずンに連らなるガス排気口（３
）を（Ｉｌｉｌえた真空容器、（４）は該容器（１）内
の上方に設けた高周波電極、（５）は該電極（４）と対
向して設けたアース電位のホルダである。また（６ンは
該ホルダ（５）上に載置した伝導性或は絶縁性の基板、
（７）は該ホルダ（５）の下方に設けた基板（６）のカ
ロ熱用ヒータ、（８）は尚周波ｔ＋を極（４）に接続し
た例えは１３ 、５６Ｍ！（Ｚの高周波電源、（９）は
該基板（６）の例えば３關の間隔を存して前方に設けた
金属メツシュ全示し、該メツシュ（９）は１α流電源（
６）に接続され、２００Ｖ以上の比較的高い正のバイア
ス電圧と％ ２００Ｖ以下の比較的低い正のバイアス
電圧乃至負のバイアス′電圧に制御されるようにした。
置の１例の線図でこれに於て（１）はシランガス等のガ
ス供給口（２）と主排気系及び粗排気系の２種の排気系
（＝方の排気系は図示せずンに連らなるガス排気口（３
）を（Ｉｌｉｌえた真空容器、（４）は該容器（１）内
の上方に設けた高周波電極、（５）は該電極（４）と対
向して設けたアース電位のホルダである。また（６ンは
該ホルダ（５）上に載置した伝導性或は絶縁性の基板、
（７）は該ホルダ（５）の下方に設けた基板（６）のカ
ロ熱用ヒータ、（８）は尚周波ｔ＋を極（４）に接続し
た例えは１３ 、５６Ｍ！（Ｚの高周波電源、（９）は
該基板（６）の例えば３關の間隔を存して前方に設けた
金属メツシュ全示し、該メツシュ（９）は１α流電源（
６）に接続され、２００Ｖ以上の比較的高い正のバイア
ス電圧と％ ２００Ｖ以下の比較的低い正のバイアス
電圧乃至負のバイアス′電圧に制御されるようにした。
尚、金属メツシュ（９）として第２図示のような０．９
３ｍの格子状のす３゜のステンレスメツシュラ１更用し
た。
３ｍの格子状のす３゜のステンレスメツシュラ１更用し
た。
該製造装置を用いてパターンを有するアモルファスシリ
コンの薄膜ヲ與造する場合、先ずガス排気口（３）に連
らなる主排気系で真空容器（１）内金１０Ｔｏｒｒ台に
排気し、その間にガラスの基板（６）全ヒータ（７）に
よシ約２５０℃に加熱し、次いで主拮気系を閉じてガス
供給口（２〕からモノシランガス？該容器（１）内に供
給して圧力’ｅ５Ｘｌｏ”Ｔｏｒｒまで上げる。そして
ガス排気口（３）全粗引排気系に代え容器（１）内を標
準５ｑ−の流量のガスが流れるようにし、高周波電源（
８）から２ＱＷのｔ力をηＬ極（４）に供給すると容器
（１）内にり゛ロー放電が発生するので直流電源（ｌ［
−制御してメツシュ（９）に２００ｖの正の直流１．出
を加え乍ら基板（６）上にアモルファスシリコン金満膜
状に堆積させる。而して該ガラスの基板（６）に堆積す
る薄膜は約４時間程度経過すると第３図の断簡図に示す
ようにメツシュ（９）の穴の直下の厚内部分（ｌｌａ）
とメツシュ（９）の月相の下方の薄肉部分（ｌｌｂ）と
金山する波状の断面の肋膜（切になり、これ１透して見
ると第４図示のような花弁状の濃淡の明瞭なパターンが
観察された。
コンの薄膜ヲ與造する場合、先ずガス排気口（３）に連
らなる主排気系で真空容器（１）内金１０Ｔｏｒｒ台に
排気し、その間にガラスの基板（６）全ヒータ（７）に
よシ約２５０℃に加熱し、次いで主拮気系を閉じてガス
供給口（２〕からモノシランガス？該容器（１）内に供
給して圧力’ｅ５Ｘｌｏ”Ｔｏｒｒまで上げる。そして
ガス排気口（３）全粗引排気系に代え容器（１）内を標
準５ｑ−の流量のガスが流れるようにし、高周波電源（
８）から２ＱＷのｔ力をηＬ極（４）に供給すると容器
（１）内にり゛ロー放電が発生するので直流電源（ｌ［
−制御してメツシュ（９）に２００ｖの正の直流１．出
を加え乍ら基板（６）上にアモルファスシリコン金満膜
状に堆積させる。而して該ガラスの基板（６）に堆積す
る薄膜は約４時間程度経過すると第３図の断簡図に示す
ようにメツシュ（９）の穴の直下の厚内部分（ｌｌａ）
とメツシュ（９）の月相の下方の薄肉部分（ｌｌｂ）と
金山する波状の断面の肋膜（切になり、これ１透して見
ると第４図示のような花弁状の濃淡の明瞭なパターンが
観察された。
該厚肉部分（ｌｌａ）の厚さは約７４０ ＯＡで薄肉部
分（ｘｔｂ）はこれよシ約２００ＯＡ薄かった。
分（ｘｔｂ）はこれよシ約２００ＯＡ薄かった。
これと同様の条件で容器（１１内にタロー放ｉ’ｉ発生
させ、該メツシュ（９〕に供給される電圧’ｋ ２００
Ｖ未満の例えば１ｏｏｖの正電圧或は負電圧にスルと基
板（６）上に堆積するアモルファスシリコンの薄膜α漫
はメツシュ（９）の存在にも係わらす略均−の厚さのも
のが得られた。
させ、該メツシュ（９〕に供給される電圧’ｋ ２００
Ｖ未満の例えば１ｏｏｖの正電圧或は負電圧にスルと基
板（６）上に堆積するアモルファスシリコンの薄膜α漫
はメツシュ（９）の存在にも係わらす略均−の厚さのも
のが得られた。
また前記の実施例に於てガス供給口（２）から供給され
るガスをジボランガスに代えると共に直流電源◇Ｏのバ
イアス電圧ｖｚｏｏｖ未満のｔｏｏｖの正電土酸は適当
な負電圧とするか或はメツシュ（９）をアース電位とす
ると該基板（６）には第５図示のような略均−な厚さの
Ｐ型層＠が形成され、次いでガス供給口（２）から供給
されるガスをモノシランガスに代えると共に直流電源（
１０の電圧全２００Ｖ未満のｌ ００ Ｖの正電圧或は
適当な負電圧又はメツシュ（９）ヲアース電位とすると
ｉｉＰ型層□□□上にさらにｆ型１−ａｌが形成され、
そのおと７オスフインガスを供給すると共に直流電源α
（ｊｔ”２００Ｖ以上の正電圧とすると該Ｉ型層Ｑ汁上
にパターンを有するｊ型層Ｑ４を形成することが出来た
。
るガスをジボランガスに代えると共に直流電源◇Ｏのバ
イアス電圧ｖｚｏｏｖ未満のｔｏｏｖの正電土酸は適当
な負電圧とするか或はメツシュ（９）をアース電位とす
ると該基板（６）には第５図示のような略均−な厚さの
Ｐ型層＠が形成され、次いでガス供給口（２）から供給
されるガスをモノシランガスに代えると共に直流電源（
１０の電圧全２００Ｖ未満のｌ ００ Ｖの正電圧或は
適当な負電圧又はメツシュ（９）ヲアース電位とすると
ｉｉＰ型層□□□上にさらにｆ型１−ａｌが形成され、
そのおと７オスフインガスを供給すると共に直流電源α
（ｊｔ”２００Ｖ以上の正電圧とすると該Ｉ型層Ｑ汁上
にパターンを有するｊ型層Ｑ４を形成することが出来た
。
さらに供給ガス１に７０ンガスとし、該メツシュ（９）
に２００ｖ以上の正電圧を与えると、基板（６）の搬面
に形成した薄膜が該メツシュ（９）の形状に応じてエツ
チングされ、パターンを有する薄膜を形成出来る。
に２００ｖ以上の正電圧を与えると、基板（６）の搬面
に形成した薄膜が該メツシュ（９）の形状に応じてエツ
チングされ、パターンを有する薄膜を形成出来る。
かかるパターンを有する薄膜は例えにビデコンタ−ゲッ
ト用として膜面に対して平行な方向への微小電流の漏れ
即ちクロストークがなく好都合であシ、画像のボケがな
い撮像管として有効に使用出来る。
ト用として膜面に対して平行な方向への微小電流の漏れ
即ちクロストークがなく好都合であシ、画像のボケがな
い撮像管として有効に使用出来る。
以上のように本発明によるときはグロー族１１を利用し
て半導体薄膜を製造するに際しホルダをアース電位とす
ると共に基板の前面に設けたメツシュに２００■以上の
正の直流電位を与えるもので、これによれば厚肉部分と
薄肉部分とからなる・七ターンを有する半導体薄膜をマ
スク合せその他の手段音用いることなく真空容器内で形
成することが出来、その第２発明によれば該メツシュに
与える直流電位を前記２００ｖ以上の正の直流を位と２
００Ｖ未満の正の直流電位若しくは負の電位とに又代さ
せることによシ同−真空容器内でパターンを有する薄膜
と均一な厚さの薄膜とを多層に形成し得られ、不純物の
混入の少ない多層の半導体湧膜が得られる等の効果があ
る。
て半導体薄膜を製造するに際しホルダをアース電位とす
ると共に基板の前面に設けたメツシュに２００■以上の
正の直流電位を与えるもので、これによれば厚肉部分と
薄肉部分とからなる・七ターンを有する半導体薄膜をマ
スク合せその他の手段音用いることなく真空容器内で形
成することが出来、その第２発明によれば該メツシュに
与える直流電位を前記２００ｖ以上の正の直流を位と２
００Ｖ未満の正の直流電位若しくは負の電位とに又代さ
せることによシ同−真空容器内でパターンを有する薄膜
と均一な厚さの薄膜とを多層に形成し得られ、不純物の
混入の少ない多層の半導体湧膜が得られる等の効果があ
る。
第１図は本発明方法に使用される製造装置の截断側面線
図、第２図はメツシュの一部拡大平面図、第３図は形成
された半導体薄膜の拡大断面図、第４図は半導体薄膜の
パターンの１例の拡大平面図、第５図は多層昏て形成し
た薄膜の１例の拡大断面図である。 （５）・・・ホルダ、（６）・・・基板、（９）・・・
金属メツシュ。 特許出願人 工業技術院長石板誠− 外２名 手続前正答 昭和 瞳す、１１月７ 日 特許庁長官殿 １、事件の表示 昭和５７年特許願第１８０５６７号 ２、発明の名称 パターン金有する半導体薄膜の製造法 ３、補正をする者 事件との関係 特１１出願人 工梨技術院長 日本真空技術株式会社 ４、代 理 人（日本よに空技術株式会社の代理人
）東京都港１文新仏２丁目１６嘗１ ニュー新僑ビル７
０５東京都港区新橋２丁目１６香１ ニュー新橋ビル７
０３１［１１和 年 月 日明細書の「
発明の詳細な説明」の１：１４８、 補正の内容 ｉｌ＋ 明細書第６頁第７行目に［されるガスをジボ
ランガスに代える・・・・・・」とあるを「されるモノ
シランガスにジボランガスを加える・・・・・・」に訂
正する。 （２） 同第６頁第１５行目に「シランガスに代える
・・・・・・Ｊとあるを「シランガスのみに代える・・
・・・・」に訂正する。 １１４−
図、第２図はメツシュの一部拡大平面図、第３図は形成
された半導体薄膜の拡大断面図、第４図は半導体薄膜の
パターンの１例の拡大平面図、第５図は多層昏て形成し
た薄膜の１例の拡大断面図である。 （５）・・・ホルダ、（６）・・・基板、（９）・・・
金属メツシュ。 特許出願人 工業技術院長石板誠− 外２名 手続前正答 昭和 瞳す、１１月７ 日 特許庁長官殿 １、事件の表示 昭和５７年特許願第１８０５６７号 ２、発明の名称 パターン金有する半導体薄膜の製造法 ３、補正をする者 事件との関係 特１１出願人 工梨技術院長 日本真空技術株式会社 ４、代 理 人（日本よに空技術株式会社の代理人
）東京都港１文新仏２丁目１６嘗１ ニュー新僑ビル７
０５東京都港区新橋２丁目１６香１ ニュー新橋ビル７
０３１［１１和 年 月 日明細書の「
発明の詳細な説明」の１：１４８、 補正の内容 ｉｌ＋ 明細書第６頁第７行目に［されるガスをジボ
ランガスに代える・・・・・・」とあるを「されるモノ
シランガスにジボランガスを加える・・・・・・」に訂
正する。 （２） 同第６頁第１５行目に「シランガスに代える
・・・・・・Ｊとあるを「シランガスのみに代える・・
・・・・」に訂正する。 １１４−
Claims (1)
- 【特許請求の範囲】 ｌ グロー放電全利用した半導体薄膜の製造法に於て２
半導体殉膜が形成されるべき基板を載置するホルダを設
けると共に該基板に対向させて金属製メツシュを設け、
該ホルダにアースを位金与えると共に該メツシュに２１
ＪＯＶ以上の正の直流電位を与えて該基板上の半導体薄
膜に厚内部分と薄肉部分とからなるパターン會形成する
こと′ｔ′特徴とするパターンを有する半導体薄膜の製
造法。 ２ グロー放電ｔオＵ用し九半導体薄膜の製造法に於て
、半導体薄膜が形成されるべき基板を載置するホルダ上
膜けると共に該基板に対向させて金属製メック：Ｌを設
け、該ホルダにアース電位會与えると共に該メツシュに
負の直流１ｂ、位又ｉｔ２００ Ｖ未満の正の直流を位
を与える炉或は該メツシュ會アース電位にして該基板に
略均−な厚さの半導体薄膜全形成することと、該ホルダ
にアース電位を与えると共に該メツシュに２００■以上
の正の直流電位を与えて該基板上の半導体薄膜に厚肉部
分と薄肉部分とからなるパターン會形成すること全特徴
とするパターンを有する半導体薄膜の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056782A JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056782A JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972126A true JPS5972126A (ja) | 1984-04-24 |
| JPH0441489B2 JPH0441489B2 (ja) | 1992-07-08 |
Family
ID=16085529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18056782A Granted JPS5972126A (ja) | 1982-10-16 | 1982-10-16 | パタ−ンを有する半導体薄膜の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774532A3 (de) * | 1995-11-14 | 1998-06-17 | Philips Patentverwaltung GmbH | Verfahren zur Herstellung einer Diamantschicht mit homogenisiertem Schichtdickenprofil und daraus hergestellte Diamantfenster und -membranen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104226A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Plasma vapor phase growing apparatus |
| JPS57159016A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of amorphous silicon film |
-
1982
- 1982-10-16 JP JP18056782A patent/JPS5972126A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104226A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Plasma vapor phase growing apparatus |
| JPS57159016A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of amorphous silicon film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774532A3 (de) * | 1995-11-14 | 1998-06-17 | Philips Patentverwaltung GmbH | Verfahren zur Herstellung einer Diamantschicht mit homogenisiertem Schichtdickenprofil und daraus hergestellte Diamantfenster und -membranen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441489B2 (ja) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0478010B1 (en) | Process for producing a continuous web of an electrically insulated metallic substrate | |
| US4492716A (en) | Method of making non-crystalline semiconductor layer | |
| JPH06105691B2 (ja) | 炭素添加非晶質シリコン薄膜の製造方法 | |
| US4292343A (en) | Method of manufacturing semiconductor bodies composed of amorphous silicon | |
| JP2588388B2 (ja) | 被膜作製方法 | |
| US5487786A (en) | Plasma chemical vapor deposition device capable of suppressing generation of polysilane powder | |
| JPS5934421B2 (ja) | 薄膜製造法 | |
| JPS5972126A (ja) | パタ−ンを有する半導体薄膜の製造法 | |
| JPS58111380A (ja) | アモルフアスシリコン太陽電池の製造方法 | |
| JPS6037118A (ja) | プラズマ気相反応方法 | |
| JPS6062113A (ja) | プラズマｃｖｄ装置 | |
| JP2562686B2 (ja) | プラズマ処理装置 | |
| JPH079059B2 (ja) | 炭素薄膜の製造方法 | |
| JPH041730Y2 (ja) | ||
| JP2573970B2 (ja) | 半導体薄膜製造装置 | |
| JPS6299463A (ja) | 堆積膜形成法 | |
| JP2002069616A (ja) | アナターゼ型酸化チタン薄膜の製造方法 | |
| JPS5916326A (ja) | 薄膜の製造方法 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPH02134814A (ja) | プラズマｃｖｄ法による薄膜の製造方法及びその装置 | |
| JPS61110772A (ja) | 多層薄膜形成装置 | |
| JPS63274125A (ja) | 高周波印加電極体構造 | |
| JPS63274126A (ja) | 高周波印加電極構成体 | |
| JPH0160544B2 (ja) | ||
| JPS62158876A (ja) | 堆積膜形成方法 |