JPH0441403Y2 - - Google Patents
Info
- Publication number
- JPH0441403Y2 JPH0441403Y2 JP3132086U JP3132086U JPH0441403Y2 JP H0441403 Y2 JPH0441403 Y2 JP H0441403Y2 JP 3132086 U JP3132086 U JP 3132086U JP 3132086 U JP3132086 U JP 3132086U JP H0441403 Y2 JPH0441403 Y2 JP H0441403Y2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- data processing
- processing device
- line
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Description
[考案の技術分野]
本考案はメモリカードを着脱するメモリカード
インタフエースに関する。 [考案の技術的背景] 従来、データ処理装置は、メモリカードが差し
込まれると、このメモリカードに対してデータの
リード/ライトを行なつて各種のデータ処理を行
なう。しかし、メモリカードを間違つてデータ処
理装置に逆差ししてしまうと、電気的短絡等によ
りデータ処理装置もしくはメモリカードが破壊さ
れてしまう。そこで、従来は第3図にしめすよう
な機械的なメモリカード逆差し防止機構が設けら
れている。即ち、データ処理装置50側の雄型コ
ネクタ1,2,3…とメモリカード60側の破線
で示した雌型コネクタとを左右非対称に配列しメ
モリカード60を逆にして(表裏反対にして)デ
ータ処理装置50側の雄型コネクタに差し込もう
としても差し込めないようにしてある。 [背景技術の問題点] ところで、上記の如く、機械的逆差し防止機構
を設けると、コネクタを左右非対称に配列しなけ
ればならずコスト高となる欠点があると共に、メ
モリカード60等が薄いため、前記コネクタ部の
機械的強度をあまり大きくできないため、メモリ
カード60を逆差しして無理に押し込もうとする
と、データ処理装置50側の雄型コネクタが折れ
曲がつて(特に2ピースコネクタの場合)しま
い、コネクタ部を破壊してメモリカード60を使
用したデータ処理を不可能としてしまう欠点があ
つた。またデータ処理装置50側にメモリカード
60を無理やり押し込んでしまつた場合には、デ
ータ処理装置とメモリカードの出力信号同士が接
続される等によつて、どちらか一方あるいは両者
が電気的に破壊されてしまうという欠点もあつ
た。 [考案の目的] 本考案の目的は、上記の欠点に鑑み、メモリカ
ードをデータ処理装置に逆差ししても両者に機械
的及び電気的破損を与えることなく、且つ、メモ
リカードの逆差しを検出し得るメモリカードイン
タフエースを提供することにある。 [考案の概要] 本考案は、データ処理装置にメモリカードを逆
差しした場合、電気的破壊が生じないように例え
ば電源ラインVccと接地ラインGNDあるいは出
力信号線同士が接続されないようにすると共に、
メモリカードを選択するカードセレクト信号がイ
ネーブルとならないような左右対称なピン配列を
行なつて、機械的逆差し防止機構を取り除くこと
により、メモリカードをデータ処理装置に逆差し
しても両者に機械的及び電気的損傷を与えること
なく、且つ、メモリカードの逆差しを検出し得る
目的を達成するものである。 [考案の実施例] 以下本考案の一実施例を従来例と同一部には同
一符号を付して図面を参照して説明する。第1図
は本考案の一実施例を示した斜視図である。デー
タ処理装置50側に植設されている雄型コネクタ
(ピン)1〜20は左右対称に配置されており、
これに対するメモリカード60側に埋設されてい
る雌型コネクタ(図中破線で示す)も左右対称に
配置されている。従つて、データ処理装置50に
メモリカード60は正常に差し込む場合は勿論、
逆差しも容易にできるようになつている。 第2図は第1図に示した雄、雌型コネクタ部を
介して接続されるデータ処理装置50及びメモリ
カード60に搭載される入出力回路例を示した図
である。第2図Aはデータラインに接続される入
出力回路例で、31、34はC−MOS等で構成
されるトライステートのトランシーバで、32,
33は上記トランシーバの入出力レベルを安定さ
せるためのプルダウン抵抗である。第2図Bは制
御信号ラインによつて接続される入出力回路例
で、35はインバータ、37はレシーバで、36
は入出力レベルを安定させるプルダウン抵抗であ
る。第2図Cはメモリカードをデータ処理装置に
逆差しした場合の制御ラインの入出力回路例を示
したもので、データ処理装置側はオープンとなつ
ている。 次に本実施例の動作について説明する。第1図
に示す如くデータ処理装置50トメモリカード6
0のインタフエースのピン配列(雄、雌型コネク
タの配列に同じ)は左右対称となつているため、
機械的にはメモリカード60をデータ処理装置5
0に逆差し可能となつている。しかし、本例では
このような逆差しがなされてもデータ処理装置5
0及びメモリカード60に電気的な損傷が起こら
ないように、データ処理装置50に植設されてい
る各ピンに次表で示すような入出力ラインが割り
当てられている。
インタフエースに関する。 [考案の技術的背景] 従来、データ処理装置は、メモリカードが差し
込まれると、このメモリカードに対してデータの
リード/ライトを行なつて各種のデータ処理を行
なう。しかし、メモリカードを間違つてデータ処
理装置に逆差ししてしまうと、電気的短絡等によ
りデータ処理装置もしくはメモリカードが破壊さ
れてしまう。そこで、従来は第3図にしめすよう
な機械的なメモリカード逆差し防止機構が設けら
れている。即ち、データ処理装置50側の雄型コ
ネクタ1,2,3…とメモリカード60側の破線
で示した雌型コネクタとを左右非対称に配列しメ
モリカード60を逆にして(表裏反対にして)デ
ータ処理装置50側の雄型コネクタに差し込もう
としても差し込めないようにしてある。 [背景技術の問題点] ところで、上記の如く、機械的逆差し防止機構
を設けると、コネクタを左右非対称に配列しなけ
ればならずコスト高となる欠点があると共に、メ
モリカード60等が薄いため、前記コネクタ部の
機械的強度をあまり大きくできないため、メモリ
カード60を逆差しして無理に押し込もうとする
と、データ処理装置50側の雄型コネクタが折れ
曲がつて(特に2ピースコネクタの場合)しま
い、コネクタ部を破壊してメモリカード60を使
用したデータ処理を不可能としてしまう欠点があ
つた。またデータ処理装置50側にメモリカード
60を無理やり押し込んでしまつた場合には、デ
ータ処理装置とメモリカードの出力信号同士が接
続される等によつて、どちらか一方あるいは両者
が電気的に破壊されてしまうという欠点もあつ
た。 [考案の目的] 本考案の目的は、上記の欠点に鑑み、メモリカ
ードをデータ処理装置に逆差ししても両者に機械
的及び電気的破損を与えることなく、且つ、メモ
リカードの逆差しを検出し得るメモリカードイン
タフエースを提供することにある。 [考案の概要] 本考案は、データ処理装置にメモリカードを逆
差しした場合、電気的破壊が生じないように例え
ば電源ラインVccと接地ラインGNDあるいは出
力信号線同士が接続されないようにすると共に、
メモリカードを選択するカードセレクト信号がイ
ネーブルとならないような左右対称なピン配列を
行なつて、機械的逆差し防止機構を取り除くこと
により、メモリカードをデータ処理装置に逆差し
しても両者に機械的及び電気的損傷を与えること
なく、且つ、メモリカードの逆差しを検出し得る
目的を達成するものである。 [考案の実施例] 以下本考案の一実施例を従来例と同一部には同
一符号を付して図面を参照して説明する。第1図
は本考案の一実施例を示した斜視図である。デー
タ処理装置50側に植設されている雄型コネクタ
(ピン)1〜20は左右対称に配置されており、
これに対するメモリカード60側に埋設されてい
る雌型コネクタ(図中破線で示す)も左右対称に
配置されている。従つて、データ処理装置50に
メモリカード60は正常に差し込む場合は勿論、
逆差しも容易にできるようになつている。 第2図は第1図に示した雄、雌型コネクタ部を
介して接続されるデータ処理装置50及びメモリ
カード60に搭載される入出力回路例を示した図
である。第2図Aはデータラインに接続される入
出力回路例で、31、34はC−MOS等で構成
されるトライステートのトランシーバで、32,
33は上記トランシーバの入出力レベルを安定さ
せるためのプルダウン抵抗である。第2図Bは制
御信号ラインによつて接続される入出力回路例
で、35はインバータ、37はレシーバで、36
は入出力レベルを安定させるプルダウン抵抗であ
る。第2図Cはメモリカードをデータ処理装置に
逆差しした場合の制御ラインの入出力回路例を示
したもので、データ処理装置側はオープンとなつ
ている。 次に本実施例の動作について説明する。第1図
に示す如くデータ処理装置50トメモリカード6
0のインタフエースのピン配列(雄、雌型コネク
タの配列に同じ)は左右対称となつているため、
機械的にはメモリカード60をデータ処理装置5
0に逆差し可能となつている。しかし、本例では
このような逆差しがなされてもデータ処理装置5
0及びメモリカード60に電気的な損傷が起こら
ないように、データ処理装置50に植設されてい
る各ピンに次表で示すような入出力ラインが割り
当てられている。
【表】
ここで、表の第1欄のピン番号は第1図のデー
タ処理装置50に植設されたピンの番号と一致
し、第2欄I/Oは該当のピンが出力信号線Oに
接続されているかあるいは、入出力信号線I/O
に接続されているかを示している。第3欄の信号
名は該当するピン番号に割り当てられた信号ライ
ン名を示しており、GNDは接地ラインを、Vcc
は電源ラインを示しており、no connectionはど
のラインも接続されておらずオープンであること
を示している。今、データ処理装置50にメモリ
カード60を逆差しした場合、メモリカード60
の雌型コネクタには、本来ピン番号1のピン1が
挿入されるべき所にピン番号20のピン20が、
本来ピン番号2のピン2が挿入されるべき所にピ
ン番号19のピン19が挿入され、以下同様に正
常の場合と異なつたピンが挿入される。表はデー
タ処理装置50にメモリカード60を逆差しした
場合に、メモリカード60の雌型コネクタに本来
入るべきピン番号のピンの代わりにどのピン番号
のピンが挿入されてしまうかを対照して一覧表と
したものである。即ち、ピン番号1,2,3…1
0に対してピン番号20,19,18…11が逆
差しのためにメモリカード60の雌型コネクタに
挿入されてしまうことを示している。しかし、表
から明らかな如く、GNDラインにはGNDライン
が、read,write,lineにはaddres lineが、date
lineにはdate lineが、vcc lineにはvcc lineが代
わりに接続されるようになつており、メモリカー
ド60を逆差しした場合でも異種の信号線同士が
接触する例えば出力信号のラインに入力信号ライ
ンがつながることがないようになつている。特に
ピン番号3のピン3が挿入されるべき所にピン番
号18のピンが挿入されるため、第2図Cに示す
如くカードセレクト信号ラインがオープン状態と
なり、しかもメモリカード側のカードセレクト信
号を入力するバツフア37にはプルダウン抵抗3
6が接続されているため、バツフア37の入力側
は常にローレベルとなる。ところで、メモリカー
ド60をデータ処理装置50が選択するためのカ
ードセレクト信号はハイレベルでイネーブルとな
るため、第2図Cの状態ではバツフア37にハイ
レベルのカードセレクト信号が入力されず、メモ
リカード60がデータ処理装置50によつてセレ
クトされることがなく動作しない。一方、データ
処理装置50はメモリカード60の所定のアドレ
スにデータを書き込んですぐに読み出す動作を行
ない、書き込んだデータと読み出したデータを比
較することによつて、メモリカード60の逆差し
を検出することができる。即ち、データ処理装置
50にメモリカード60が逆差し状態になつてい
ると、上記の如くメモリカード60がデータ処理
装置50によつて選択されていないため、データ
の正常な書き込み読み出しができず、上記書き込
んだデータと読み出したデータが一致することが
ない。従つて、一致しない場合は、メモリカード
50が逆差し状態となつていると判断され、デー
タ処理装置50のCRT(図示せず)等にこれを表
示して使用者にメモリカード60が逆差し状態と
なつていることを知らせることもできる。なお、
メモリカード60の逆差しを判断する診断手段は
データ処理装置50の図示されないCPU等によ
つて構成される。 本実施例によれば、機械的な逆差し防止機構が
省略されているため、機械的構造が簡単となりコ
ストダウンを図ることができる。また、データ処
理装置50とメモリカード60を接続するコネク
タに両者を逆差しした時に、データ処理装置50
とメモリカード60の出力信号線同士あるいは電
源ラインと接地ライン等が接続されないように各
種ラインを適切に割り振ることにより、逆差し時
の両者あるいは一方の電気的破壊を防止すること
ができる。更に、上記逆差し時に、データ処理装
置50がメモリカード60を選択するメモリカー
ド選択信号がイネーブルとならないようにコネク
タ部に各ラインを割り振ることにより、逆差し時
にメモリカードを動作させないようにすることが
できると共に、これによりデータ処理装置50に
メモリカード60が正常に差し込まれているかど
うかを診断することができる。 [考案の効果] 以上記述した如く本考案のデータ処理装置とメ
モリカードのインタフエースによれば、データ処
理装置にメモリカードを逆差しした場合に電気的
破壊が生じないように前記インタフエースのコネ
クタ部に各種ラインを適切に割り振ることによ
り、前記逆差しが生じても両者に機械的及び電気
的損傷を与えることなく且つ、メモリカードの逆
差しを診断し得る効果がある。
タ処理装置50に植設されたピンの番号と一致
し、第2欄I/Oは該当のピンが出力信号線Oに
接続されているかあるいは、入出力信号線I/O
に接続されているかを示している。第3欄の信号
名は該当するピン番号に割り当てられた信号ライ
ン名を示しており、GNDは接地ラインを、Vcc
は電源ラインを示しており、no connectionはど
のラインも接続されておらずオープンであること
を示している。今、データ処理装置50にメモリ
カード60を逆差しした場合、メモリカード60
の雌型コネクタには、本来ピン番号1のピン1が
挿入されるべき所にピン番号20のピン20が、
本来ピン番号2のピン2が挿入されるべき所にピ
ン番号19のピン19が挿入され、以下同様に正
常の場合と異なつたピンが挿入される。表はデー
タ処理装置50にメモリカード60を逆差しした
場合に、メモリカード60の雌型コネクタに本来
入るべきピン番号のピンの代わりにどのピン番号
のピンが挿入されてしまうかを対照して一覧表と
したものである。即ち、ピン番号1,2,3…1
0に対してピン番号20,19,18…11が逆
差しのためにメモリカード60の雌型コネクタに
挿入されてしまうことを示している。しかし、表
から明らかな如く、GNDラインにはGNDライン
が、read,write,lineにはaddres lineが、date
lineにはdate lineが、vcc lineにはvcc lineが代
わりに接続されるようになつており、メモリカー
ド60を逆差しした場合でも異種の信号線同士が
接触する例えば出力信号のラインに入力信号ライ
ンがつながることがないようになつている。特に
ピン番号3のピン3が挿入されるべき所にピン番
号18のピンが挿入されるため、第2図Cに示す
如くカードセレクト信号ラインがオープン状態と
なり、しかもメモリカード側のカードセレクト信
号を入力するバツフア37にはプルダウン抵抗3
6が接続されているため、バツフア37の入力側
は常にローレベルとなる。ところで、メモリカー
ド60をデータ処理装置50が選択するためのカ
ードセレクト信号はハイレベルでイネーブルとな
るため、第2図Cの状態ではバツフア37にハイ
レベルのカードセレクト信号が入力されず、メモ
リカード60がデータ処理装置50によつてセレ
クトされることがなく動作しない。一方、データ
処理装置50はメモリカード60の所定のアドレ
スにデータを書き込んですぐに読み出す動作を行
ない、書き込んだデータと読み出したデータを比
較することによつて、メモリカード60の逆差し
を検出することができる。即ち、データ処理装置
50にメモリカード60が逆差し状態になつてい
ると、上記の如くメモリカード60がデータ処理
装置50によつて選択されていないため、データ
の正常な書き込み読み出しができず、上記書き込
んだデータと読み出したデータが一致することが
ない。従つて、一致しない場合は、メモリカード
50が逆差し状態となつていると判断され、デー
タ処理装置50のCRT(図示せず)等にこれを表
示して使用者にメモリカード60が逆差し状態と
なつていることを知らせることもできる。なお、
メモリカード60の逆差しを判断する診断手段は
データ処理装置50の図示されないCPU等によ
つて構成される。 本実施例によれば、機械的な逆差し防止機構が
省略されているため、機械的構造が簡単となりコ
ストダウンを図ることができる。また、データ処
理装置50とメモリカード60を接続するコネク
タに両者を逆差しした時に、データ処理装置50
とメモリカード60の出力信号線同士あるいは電
源ラインと接地ライン等が接続されないように各
種ラインを適切に割り振ることにより、逆差し時
の両者あるいは一方の電気的破壊を防止すること
ができる。更に、上記逆差し時に、データ処理装
置50がメモリカード60を選択するメモリカー
ド選択信号がイネーブルとならないようにコネク
タ部に各ラインを割り振ることにより、逆差し時
にメモリカードを動作させないようにすることが
できると共に、これによりデータ処理装置50に
メモリカード60が正常に差し込まれているかど
うかを診断することができる。 [考案の効果] 以上記述した如く本考案のデータ処理装置とメ
モリカードのインタフエースによれば、データ処
理装置にメモリカードを逆差しした場合に電気的
破壊が生じないように前記インタフエースのコネ
クタ部に各種ラインを適切に割り振ることによ
り、前記逆差しが生じても両者に機械的及び電気
的損傷を与えることなく且つ、メモリカードの逆
差しを診断し得る効果がある。
第1図は本考案の一実施例を示した斜視図、第
2図は第1図で示したコネクタ部を介して接続さ
れる入出力回路例を示した回路図、第3図は従来
のデータ処理装置とメモリカードのインタフエー
スを構成するコネクタ部の一例を示した斜視図で
ある。 1〜20……雄型コネクタ(ピン)、50……
データ処理装置、60……メモリカード。
2図は第1図で示したコネクタ部を介して接続さ
れる入出力回路例を示した回路図、第3図は従来
のデータ処理装置とメモリカードのインタフエー
スを構成するコネクタ部の一例を示した斜視図で
ある。 1〜20……雄型コネクタ(ピン)、50……
データ処理装置、60……メモリカード。
Claims (1)
- 【実用新案登録請求の範囲】 コネクタにより、メモリカードをデータ処理装
置に着脱するインタフエースにおいて、 上記コネクタはデータ処理装置にメモリカード
を逆差しした場合、データ処理装置側の信号線ラ
イン及び電源ラインが電気的破壊を惹起しないメ
モリカード側の信号線ライン及び電源ラインに接
続されるように前記信号線ライン及び電源ライン
が割振られたインタフエース信号配置とすること
を特徴とするメモリカードインタフエース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3132086U JPH0441403Y2 (ja) | 1986-03-06 | 1986-03-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3132086U JPH0441403Y2 (ja) | 1986-03-06 | 1986-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62147026U JPS62147026U (ja) | 1987-09-17 |
JPH0441403Y2 true JPH0441403Y2 (ja) | 1992-09-29 |
Family
ID=30836944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3132086U Expired JPH0441403Y2 (ja) | 1986-03-06 | 1986-03-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0441403Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7434114B2 (ja) * | 2020-08-31 | 2024-02-20 | キオクシア株式会社 | メモリシステム |
-
1986
- 1986-03-06 JP JP3132086U patent/JPH0441403Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62147026U (ja) | 1987-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6097883A (en) | Dual state memory card having combined and single circuit operation | |
US5680555A (en) | Host adapter providing automatic terminator configuration | |
US5612634A (en) | Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board | |
US5557741A (en) | Test apparatus and method for a computer parallel port | |
US6647436B1 (en) | Selection apparatus and method | |
US5404268A (en) | Interface allowing normal or inverted insertion of data communications card | |
US7094107B2 (en) | Structure of a memory card connector | |
JPH0441403Y2 (ja) | ||
JP2585683B2 (ja) | Icカード及びicカードを使用する装置 | |
US5436862A (en) | IC card including multiple connectors providing memory write production | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
JP2511950B2 (ja) | インタ−フエイス回路 | |
KR19990006984A (ko) | 블라인드 오토도크의 전기접속 장치 및 방법 | |
JP3085398B2 (ja) | 装置番号設定装置 | |
JPH04101373A (ja) | コネクタ誤挿入防止回路 | |
JP2941082B2 (ja) | Icメモリカード処理装置 | |
JP2856215B2 (ja) | ユニット間ケーブルの接続状態検出方法 | |
JP3388254B2 (ja) | ネスト | |
JPS6322386B2 (ja) | ||
KR100422248B1 (ko) | 컴퓨터 및 컴퓨터의 데이터 통신 제어 방법 | |
KR100444890B1 (ko) | 스마트미디어 삽입검출장치 및 그 방법 | |
JPH0325588A (ja) | 電子回路モジュール | |
JPH0643760U (ja) | カード状電子装置 | |
KR100198754B1 (ko) | 전자 카드의 삽입 검출방법 및 그 장치 | |
JPH09134232A (ja) | 複合機能型pcカード |