JPH0440457A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0440457A JPH0440457A JP2148062A JP14806290A JPH0440457A JP H0440457 A JPH0440457 A JP H0440457A JP 2148062 A JP2148062 A JP 2148062A JP 14806290 A JP14806290 A JP 14806290A JP H0440457 A JPH0440457 A JP H0440457A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- resist
- pattern
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000003287 optical effect Effects 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
半導体装置の製造方法に関する。
［従来の技術］
従来の半導体装置の製造方法は、−度の露光にて作り出
されるレジストのパターンは、平面的にも、立体的にも
ただ一種類のみであり、異ったレジストパターンを作り
出す為には、複数回の露光作業を繰り返すことが必要で
あった。
されるレジストのパターンは、平面的にも、立体的にも
ただ一種類のみであり、異ったレジストパターンを作り
出す為には、複数回の露光作業を繰り返すことが必要で
あった。
［発明が解決しようとする課題］
しかし、従来の複数回の露光を用いる技術では工程の増
加や、合せズレの問題、露光マスクの増加といったさま
ざまな問題があるために、なるべく露光作業を減らした
加工技術が望ましいと考えられた。本発明においては、
この露光作業の回数を減らすことを課題としている。
加や、合せズレの問題、露光マスクの増加といったさま
ざまな問題があるために、なるべく露光作業を減らした
加工技術が望ましいと考えられた。本発明においては、
この露光作業の回数を減らすことを課題としている。
［課題を解決するための手段］
このため、本発明では、フォトマスク上に光学的回折と
干渉を利用するための本来目的とするパターン以外の、
微細なパターンをもうけ、これによって、レジストの立
体的形状をコントロールしたり、半ば露光した状態のレ
ジストを一度の露光で作り出すことができる。
干渉を利用するための本来目的とするパターン以外の、
微細なパターンをもうけ、これによって、レジストの立
体的形状をコントロールしたり、半ば露光した状態のレ
ジストを一度の露光で作り出すことができる。
［実 施 例］
本発明の実施例を図面と共に説明する。第１図（ａ）は
、露光装置に用いられるフォトマスクのの例である。こ
こで１０１が本来のパターンであリ、１０２が解像限界
以下の微細パターンである。このフォトマスクで露光し
たポジレジストのレジストパターンの断面構造は、第１
図（ａ）のＡ−Ａ’ では第１図の（ｂ）の様ななだら
かな形状となり、第１図（ａ）のＢ−Ｂ′では第１図（
Ｃ）のような角の立った形状となる。これは、解像限界
以下の微細パターンによって、第１図（ａ）のＡ−Ａ′
の本パターンのコントラストが低下するためである。以
下、本発明による半導体装置の製造例を説明する。レジ
スト塗布を行う（第２図（ａ））。解像限界以下の微細
パターンをもつ露光装置にて露光を行い、現像をする（
第２図（ｂ））。
、露光装置に用いられるフォトマスクのの例である。こ
こで１０１が本来のパターンであリ、１０２が解像限界
以下の微細パターンである。このフォトマスクで露光し
たポジレジストのレジストパターンの断面構造は、第１
図（ａ）のＡ−Ａ’ では第１図の（ｂ）の様ななだら
かな形状となり、第１図（ａ）のＢ−Ｂ′では第１図（
Ｃ）のような角の立った形状となる。これは、解像限界
以下の微細パターンによって、第１図（ａ）のＡ−Ａ′
の本パターンのコントラストが低下するためである。以
下、本発明による半導体装置の製造例を説明する。レジ
スト塗布を行う（第２図（ａ））。解像限界以下の微細
パターンをもつ露光装置にて露光を行い、現像をする（
第２図（ｂ））。
レジスト、ＳｉＯ□のエツチング速度差の少いドライエ
ツチング装置によって、エツチングを行う（第２図（Ｃ
））。必要な配線を行なう（第２図（ｄ））。このよう
なテーパー形状をもったレジストパターンの形成は従来
技術では焦点をズラして何度か露光したり、レジストの
耐熱限界でのボストベークをしたりする以外にはなく、
本発明利用の一つの応用例である。
ツチング装置によって、エツチングを行う（第２図（Ｃ
））。必要な配線を行なう（第２図（ｄ））。このよう
なテーパー形状をもったレジストパターンの形成は従来
技術では焦点をズラして何度か露光したり、レジストの
耐熱限界でのボストベークをしたりする以外にはなく、
本発明利用の一つの応用例である。
又、不純物導入においても、第３図（ａ）の様に拡散層
の深さをコントロールしたり、第３図（ｂ）の様にレジ
ストを半ば露光して、厚さを変えることより二種類の拡
散層を、−度の露光、不純物導入によって、簡単に、又
位置精度よく得ることが可能である。
の深さをコントロールしたり、第３図（ｂ）の様にレジ
ストを半ば露光して、厚さを変えることより二種類の拡
散層を、−度の露光、不純物導入によって、簡単に、又
位置精度よく得ることが可能である。
［発明の効果］
本発明によって、前記の様に、−度の露光作業によって
、レジストの立体構造を自由に作成でき、それによって
、従来の露光作業回数の短縮や、位置精度の向上、さら
にレジストの形状を用いた加工方法が可能になる。
、レジストの立体構造を自由に作成でき、それによって
、従来の露光作業回数の短縮や、位置精度の向上、さら
にレジストの形状を用いた加工方法が可能になる。
第１図（ａ）は、解像限界以下の微細パターンを用いた
マスクの図である。第１図（ｂ）（ｃ）は第１図（ａ）
のマスクによって露光したレジストの断面図であり、第
１図（ｂ）が第１図（ａ）のＡ−Ａ’力方向第１図（ｃ
）が第１図（ａ）のＢ−Ｂ’力方向対応している。 第２図（ａ）〜（ｄ）は本発明を用いた半導体装置の加
工例を示す図である。 第３図（ａ）、（ｂ）はイオン打ち込みのマスクとして
利用した応用例を示す図である。 １０１ ・ １０３ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ・本パターン ・解像限界以下の微細パターン ポジ型フォトレジスト ・ポジ型フォトレジスト ・層間絶縁膜 フィールドＳｉＯ□ ・Ｓｉ基板 ・Ａ℃配線 ・第２層へ℃配線 ・ポジ型フォトレジスト ・拡散層 以 上 Ｂ 第１１カ （α） 箋 １幻 （Ｃ） （α） ［７７，１２０２ （Ｃ）
マスクの図である。第１図（ｂ）（ｃ）は第１図（ａ）
のマスクによって露光したレジストの断面図であり、第
１図（ｂ）が第１図（ａ）のＡ−Ａ’力方向第１図（ｃ
）が第１図（ａ）のＢ−Ｂ’力方向対応している。 第２図（ａ）〜（ｄ）は本発明を用いた半導体装置の加
工例を示す図である。 第３図（ａ）、（ｂ）はイオン打ち込みのマスクとして
利用した応用例を示す図である。 １０１ ・ １０３ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ・本パターン ・解像限界以下の微細パターン ポジ型フォトレジスト ・ポジ型フォトレジスト ・層間絶縁膜 フィールドＳｉＯ□ ・Ｓｉ基板 ・Ａ℃配線 ・第２層へ℃配線 ・ポジ型フォトレジスト ・拡散層 以 上 Ｂ 第１１カ （α） 箋 １幻 （Ｃ） （α） ［７７，１２０２ （Ｃ）
Claims (1)
- 半導体基板上に塗布されたフォトレジストに、露光す
る際、本来目的とするパターンの周囲もしくは半ばレジ
ストを感光させたい部分に、光学的回折と干渉を利用し
たスリットもしくはドット状のパターンを用いたマスク
を利用することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148062A JPH0440457A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148062A JPH0440457A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440457A true JPH0440457A (ja) | 1992-02-10 |
Family
ID=15444339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2148062A Pending JPH0440457A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750797A1 (fr) * | 1996-06-12 | 1998-01-09 | Lgelectronics | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide |
-
1990
- 1990-06-06 JP JP2148062A patent/JPH0440457A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750797A1 (fr) * | 1996-06-12 | 1998-01-09 | Lgelectronics | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide |
| US6043000A (en) * | 1996-06-12 | 2000-03-28 | Lg Electronics | Method for manufacturing a semiconductor device |
| US6395457B1 (en) | 1996-06-12 | 2002-05-28 | Lg Electronics, Inc. | Method for manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803999B2 (ja) | 半導体装置の微細パターン製造法 | |
| JPH04136854A (ja) | 半導体装置の製造方法 | |
| JP4817907B2 (ja) | レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法 | |
| JPH031522A (ja) | レジストパターン形成法 | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JP2719894B2 (ja) | 半導体素子の微細パターン形成用フォトマスク | |
| JPH0440457A (ja) | 半導体装置の製造方法 | |
| KR20030001986A (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| JPH0467613A (ja) | 微細コンタクトホールの形成方法 | |
| US20210263410A1 (en) | Maskless lithography method to fabricate topographic substrate | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPS6033505A (ja) | 回折格子の製造方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPH01147546A (ja) | 集積回路製造用ホトマスク | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPS5961929A (ja) | フオトレジスト工程を含む半導体素子等の製造方法 | |
| JPH0342660A (ja) | 光学マスク及びそれを使用した露光方法 | |
| KR19990065144A (ko) | 반도체 소자의 투과율 조절 마스크 제조 방법 | |
| JPS63289817A (ja) | パタ−ンの形成方法 | |
| JPS63308316A (ja) | 半導体装置の製造方法 | |
| JPS5975627A (ja) | 半導体装置の製造方法 | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPH06138642A (ja) | ホトマスク | |
| JPS5825234A (ja) | レジストパタ−ンの形成方法 | |
| KR20000015169A (ko) | 노광용 마스크 |