JPH0439991A - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JPH0439991A
JPH0439991A JP14710090A JP14710090A JPH0439991A JP H0439991 A JPH0439991 A JP H0439991A JP 14710090 A JP14710090 A JP 14710090A JP 14710090 A JP14710090 A JP 14710090A JP H0439991 A JPH0439991 A JP H0439991A
Authority
JP
Japan
Prior art keywords
pattern
conductor pattern
conductor
multilayer printed
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14710090A
Other languages
English (en)
Inventor
Takayoshi Numao
宇俶 沼尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14710090A priority Critical patent/JPH0439991A/ja
Publication of JPH0439991A publication Critical patent/JPH0439991A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、電子部品が取付けられる複数の導体パターン
が積層されてなる多層プリント基板に関する。
80発明の概要 本発明は、少なくとも3層の導体パターン層を備えた多
層プリント基板において、両側面側に絶縁層が接合され
る導体パターン層の導体パターンを略全面に亘る一定の
繰り返し連続パターンとなすことにより、この繰り返し
連続パターンをなした導体パターンについてはパターン
設計やエツチング処理を行うことな(電源用パターンや
グランド用パターン等として用いられるようにして、回
路パターンの設計の前に各導体パターン層同士の接合が
行えるようにしたものである。
C1従来の技術 従来、複数の電子部品を用いて電子回路を構成するにあ
たっては、これら電子部品の端子が半田付けによって取
付けられるプリント基板が用いられている。
このプリント基板は、絶縁材料からなる基板と、この基
板の一側面上に被着形成される導体薄膜からなる導体パ
ターンとを有している。上記導体パターンは、銅の如き
導体の薄膜が上記各電子部品により構成される電子回路
に応じた所定のパターンとなされて形成されている。そ
して、この導体パターンは、所定の位置に上記各電子部
品の端子が半田付けされるようになされている。
そして、このようなプリント基板においては、上記各電
子部品の実装密度の向上を図るため、複数の導体パター
ンが面方向に積層配設されてなる多層プリント基板が提
案されている。
この多層プリント基板は、複数の導体パターンと、これ
ら各導体パターン間に介在接合されてこれら各導体パタ
ーンを保持する絶縁層とを有してなる。これら各導体パ
ターン及び各絶縁層は、それぞれ互いに鍍金処理や接着
材等を用いた手段により接合されている。
そして、この多層プリント基板においては、上記各導体
パターンに応して、上記電子部品の端子が挿入されるた
めのいわゆるスルーホールが設けられている。このスル
ーホールは、積層された上記各導体パターン及び上記絶
縁層を貫通するように設けられている。このスルーホー
ルの内周壁は、いわゆる半田鍍金処理が施される。した
がって、このスルーホールが設けられた部分の各導体パ
ターンは、このスルーホールの内周壁の半田鍍金層を介
して互いに導通状態となされている。
このように構成された多層プリント基板においては、上
記各電子部品のそれぞれの端子が、複数の導体パターン
に選択的に接続され、これら電子部品の高密度実装が可
能となされている。
D0発明が解決しようとする課題 ところで、上述のような多層プリント基板において、両
側面側に上記絶縁層が接合される導体パターン、すなわ
ち、n層の導体パターンを有する多層プリント基板装置
における第2層乃至第(n−1)層の導体パターンは、
この導体パターン上に上記絶縁層を接合する前に、この
多層プリント基板を用いて構成される電子回路に応じた
所定のパターンに形成しておく必要がある。この導体パ
ターンは、例えば、上記絶縁層の全面に亘って銅箔を鍍
金処理等により被着させ、次いで、いわゆるエツチング
処理等によって上記銅箔を所定のパターンとなすことに
より形成されるからである。
すなわち、このような多層プリント基板は、製造するに
あたって、上記各導体パターンをエツチング処理等によ
り所定のパターンとなす工程が各導体パターン毎に必要
であるため、工程が煩雑である。また、この多層プリン
ト基板においては、すべての導体パターンを所定のパタ
ーンに形成した後でなければ、各導体パターン及び各絶
縁層の接合を行うことがない。したがって、この多層プ
リント基板は、上記各導体パターン及び各絶縁層の接合
を完了した状態で種々の電子回路の構成に適用できる汎
用性がなく、大量に製造することが困難である。
そこで、本発明は、上述の実情に鑑みて提案されるもの
であって、製造が容易化されるとともに、各導体パター
ン及び各絶縁層の接合が完了された状態で種々の電子回
路の構成に適用できる汎用性を有する多層プリント基板
を提供すること要目的とする。
81課題を解決するための手段 上述の課題を解決し上記目的を達成するため、本発明に
係る多層プリント基板は、少なくとも3層の導体パター
ン層と、これら導体パターン層間に介在接合される絶縁
層とを備え、両側面側に上記絶縁層が接合される導体パ
ターン層は、略全面に亘って一定の繰り返し連続パター
ンをなす導体パターンを有してなるものである。
F1作用 本発明に係る多層プリント基板においては、両側面側に
絶縁層が接合される導体パターン層は、略全面に亘って
一定の繰り返し連続パターンをなす導体パターンを有し
ているので、この導体パターンのなす繰り返し連続パタ
ーンに対応して設定される位置にスルーホールを設ける
ことにより、繰り返し連続パターンをなす導体パターン
に導通するスルーホールと、この導体パターンに導通し
ないスルーホールとを形成することができる。
G、実施例 以下、本発明の具体的な実施例を図面を参照しながら説
明する。
本発明に係る多層プリント基板は、電子回路を構成する
電子部品が取付けられて用いられるものであって、少な
くとも3層の導体パターン層とこれら導体パターン層同
士の間に介在配設される絶縁層とが積層され互いに接合
されて構成されている。
すなわち、この多層プリント基板は、第1図に示すよう
に、第1乃至第3の絶縁層となる第1乃至第3の絶縁基
板1,3.5を有している。これら絶縁基板1,3.5
は、エポキシ樹脂やイミド樹脂の如き適度の耐熱性を有
する絶縁材料により板状に形成されている。
上記第1の絶縁基板lの第1図中上面側となる一側面側
には、第1の導体パターン層となる第1の導体パターン
6が被着形成されている。この第1の導体パターン6は
、上記第1の絶縁基板1の一側面側に略全面に亘って銅
の如き導電材料からなる導体箔を鍍金処理等により被着
形成した後、エツチング等の手段により上記導体箔を所
定のパターンとなすことにより形成されている。この第
1の導体パターン6は、この多層プリント基板を用いて
構成される電子回路に応じたパターンをなしている。
そして、上記第2の絶縁基板3の一側面側及び他側面側
には、第2の導体パターン層2及び第3の導体パターン
層3がそれぞれ被着形成されている。
上記第2の導体パターン層2は、上記第2の絶縁基板3
の一側面側に被着形成される第2の導体パターン7と、
この第2の絶縁基板3の一側面と上記第1の絶縁基板l
の他側面とを接着するための接着剤とからなる。上記第
2の導体パターン7は、上記第1の導体パターン6と同
様に、上記第2の絶縁基板3の一側面側に略全面に亘っ
て導体箔が被着された後、この導体箔が所定のパターン
となされることにより形成されている。この第2の導体
パターン7は、一定の繰り返し連続パターンとして、一
定のピッチを有する格子形状、すなわち、正方形の開口
部が縦横に配列されてなる綱目状のパターンをなして形
成されている。
上記第3の導体パターン層4は、上記第2の絶縁基板3
の他側面側に被着形成される第3の導体パターン8と、
この第2の絶縁基板3の他側面と後述する第3の絶縁基
板5の第1図中上面側となる一側面とを接着するための
接着剤とからなる。
上記第3の導体パターン8は、上記第2の導体パターン
7と同様に、上記第2の絶縁基板3の他側面側に略全面
に亘って導体箔が被着された後、この導体箔が所定のパ
ターンとなされることにより形成されている。この第3
の導体パターン8は、上記第2の導体パターン7のなす
パターンと路間−の格子形状のパターンをなして形成さ
れている。
上記第2の導体パターン7と上記第3の導体パターン8
とは、第2図に示すように、一方のパターンのなす格子
形状の交差部が、他方のパターンのなす格子形状の開口
部の略中心位置に、上記第2の絶縁基板3を介して対向
するように形成さ4tている。また、これら各導体パタ
ーン7.8は、各導体パターン7.8のなす格子形状の
交差部間に、いずれの導体パターンにも対応しない領域
が形成されるような格子形状となされている。
上記第3の絶縁基板lの第1図中下面側となる他側面側
には、第4の導体パターン層となる第4の導体パターン
9が被着形成されている。この第4の導体パターン9は
、上記第1の導体パターン6と同様に、上記第3の絶縁
基If11の他側面側に略全面に亘って導体箔が被着さ
れた後、この導体箔が所定のパターンとなされることに
より形成されている。この第4の導体パターン9は、こ
の多層プリント基板を用いて構成される電子回路に応じ
たパターンをなしている。
このように、それぞれ対応する導体パターンが被着形成
された上記第1乃至第3の絶縁基板l。
3.5は、順次積層されて、上記第2及び第3の導体パ
ターン層2.4を構成する接着剤によって接合されてい
る。
そして、この多層プリント基板には、複数のスルーホー
ルが穿設されている。これらスルーホールは、上記各導
体パターン層及び絶縁層を厚み方向に貫通して設けられ
ている。また、これらスルーホールの内周壁部は、いわ
ゆる半田鍍金等の処理が施されることにより、導電性を
有している。
第1のスルーホールh1は、第1図乃至第3図に示すよ
うに、上記第1及び/又は第4の導体パターン6.9上
の所定位置であるとともに、上記第2の導体パターン7
のなす格子形状の交差部に対応して設けられている。す
なわち、この第1のスルーホールh+ は、上記第1及
び/又は第4の導体パターン6.9と上記第2の導体パ
ターン7とを導通させている。
第2のスルーホールh、は、上記第1及び/又は第4の
導体パターン6.9上の所定位置であるとともに、上記
第3の導体パターン8のなす格子形状の交差部に対応し
て設けられている。すなわち、この第2のスルーホール
h2は、上記第1及び/又は第4の導体パターン6.9
と上記第3の導体パターン8とを導通させている。
そして、第3のスルーホールh、は、上記第1及び第4
の導体パターン6.9上の所定位置であるとともに、上
記第2及び第3の導体パターン7゜8のいずれにも対応
しないように、上記第2の導体パターン7のなす格子形
状の交差部と上記第3の導体パターン8のなす格子形状
の交差部との間の位置に対応して設けられている。すな
わち、この第3のスルーホールh、は、上記第1の導体
パターン6と上記第4の導体パターン9とを導通させて
いる。
なお、上記各スルーホール+1+ 、hz、hsは、こ
の多層プリント基板に、図示しない電子部品を取付ける
際に、この電子部品の端子を挿入してこの端子を保持さ
せるために用いることができる。
また、この多層プリント基板におけるスルーホールは、
上記各導体パターン層及び絶縁基板を貫通させることな
く、この多層プリント基板の一側面側あるいは他側面側
より上記第2または第3の導体パターンに至るまでの深
さに形成してもよい。
すなわち、第3図に示すように、第4のスルーホールh
4は、上記第1の導体パターン6より上記第2の導体パ
ターン7に至る深さに設けられ、これら各導体パターン
6.7を導通させている。また、第5のスルーホールh
、は、上記第1の導体パターン6より、上記第2の導体
パターン7に導通ずることなく、上記第3の導体パター
ン8に至る深さに設けられ、これら第1及び第3の導体
パターン6.8を導通させている。
ところで、この多層プリント基板を構成するには、まず
、上記第1及び第4の導体パターン6゜9となる導体箔
を上記第1の絶縁基板1の一側面側及び上記第3の絶縁
基板5の他側面側にそれぞれ略全面に亘って被着形成し
、また、上記第2及び第3の導体パターン7.8を上記
第2の絶縁基板3に被着形成して格子形状となす0次い
で、上記第1乃至第3の絶縁基板1.3.5を、順次積
層させて接合する。
この多層プリント基板は、このように上記各絶縁基板1
,3.5の接合が完了された状態で、種々の電子回路の
構成に適用できる汎用性を有している。すなわち、上記
各絶縁基板1,3.5の接合が完了された多層プリント
基板は、エンチング等の手段により上記第1及び第4の
導体パターン6.9を所定のパターンとなし、所定の位
置にスルーホールを設けることにより、種々の電子回路
を構成する電子部品が取付けられる状態となる。
したがって、この多層プリント基板は、上記各絶縁基板
1.3.5の接合工程までは、この多層プリント基板を
用いて構成しようとする電子回路の構成に係わりなく同
一の構成を有しているため、同一の製造工程によって容
易に大量に製造することができる。
そして、この多層プリント基板において、上記第1及び
第4の導体パターン6.9を所定のパターンとなすとと
もに、上記スルーホールを設けた後には、上記第2及び
第3の導体パターン7.8は、それぞれ電源パターン及
びグランドパターンとして用いて有用である。すなわち
、上記第2の導体パターン7は、電源用接続線loを介
して、図示しない電源装置に接続される。この電源用接
続線10は、上記第2の導体パターン7の端部に接続さ
れる。また、上記第3の導体パターン8は、接地用接続
線11を介して接地される。この接地用接続線11は、
上記第3の導体パターン8の端部に接続される。
この多層プリント基板において、上記第2または第3の
導体パターン7.8をグランドパターンとして用いると
、これら導体パターン7.8が上記第2の絶縁基板3の
略全面を覆うように綱目状に形成されているため、外方
よりの電磁ノイズをシールドする効果が得られ、この多
層プリント基板を用いて構成される電子回路の動作を良
好となすことができる。
なお、本発明に係る多層プリント基板において、両側面
側に絶縁層が接合される導体パターン層の導体パターン
である上記第2及び第3の導体パターン7.8は、上述
の実施例中に示したような格子形状パターンをなしたも
のに限定されない。
すなわち、この多層プリント基板においては、両側面側
に絶縁層が接合される導体パターン層の導体パターンと
して、第4図に示すように、上記第2または第3の導体
パターン7.8に代えて、一定の繰り返し連続パターン
として複数の平行状部からなる櫛歯形状パターンを有す
る第1の櫛歯形状導体パターン12を用いることができ
る。この第1の櫛歯形状導体パターン12において、上
記複数の平行状部は、一端側で互いに連結されており、
パターン全体として導通されている。
この多層プリント基板においては、上記第1の櫛歯形状
導体パターン12は、この第1の櫛歯形状導体パターン
12のパターンをなす平行状部が、上記第2または第3
の導体パターン7.8のパターンのなす格子形状の開口
部に対応する位置に上記第2の絶縁基板3を介して対向
するように形成されている。また、この第1の櫛歯形状
導体パターン12と上記第2または第3の導体パターン
7゜8とは、いずれの導体パターンにも対応しない領域
が形成されるような形状となされている。したがって、
この多層プリント基板においても、上記第1乃至第3の
スルーホールh+ 、hz、hzを設けることができる
また、本発明に係る多層プリント基板は、両側面側に絶
縁層が接合される導体パターン層の導体パターンとして
、上記第2及び第3の導体パターン7.8に代えて、第
5図に示すように、第1及び第2の櫛歯形状導体パター
ン12.13を用いることができる。この第2の櫛歯形
状導体パターン13は、上述した第1の櫛歯形状導体パ
ターン12と同様に形成されている。また、上記第1及
び第2の櫛歯形状導体パターン12.13は、これら櫛
歯形状導体パターン12.13のパターンをなす平行状
部が、上記第2の絶縁基板3を介して対向しない部分を
有するように形成されている。
そして、これら各櫛歯形状導体パターン12.13は、
いずれの導体パターンにも対応しない領域が形成される
ような形状となされている。したがって、この多層プリ
ント基板においても、上記第1乃至第3のスルーホール
h+ 、ht、hxを設けることができる。
さらに、本発明に係る多層プリント基板は、上述した各
実施例の如く、4層の導体パターン層を有してなる構成
に限定されず、第6図に示すように、3層の導体パター
ン層を有してなる構成としてもよい、すなわち、この多
層プリント基板は、第1及び第2の絶縁層として上記第
1及び第3の絶縁基板1.5を有している。そして、こ
の多層プリント基板は、第1乃至第3の導体パターン層
として上記第1の導体パターン6、上記第2の導体パタ
ーン層2及び上記第4の導体パターン9を有している。
そして、この多層プリント基板は、上記第1の導体パタ
ーン6、上記第1の絶縁基板l、上記第2の導体パター
ン層2、上記第3の絶縁基板5、そして、上記第4の導
体パターン9の順に順次積層され接合されて構成されて
いる。
この多層プリント基板においては、上記第1及び/又は
第4の導体パターン6.9と上記第2の導体パターン層
2の導体パターン7とを導通させる第7のスルーホール
htを設けることができる。
また、この多層プリント基板においては、上記第1及び
第4の導体パターン6.9を互いに導通させる第8のス
ルーホールh、を設けることができる。
また、本発明に係る多層プリント基板は、上述したよう
な3層または4層の導体パターン層を有してなる構成に
限定されず、5層以上の導体パターン層を有してなる構
成としてもよい。
H0発明の効果 上述のように、本発明に係る多層プリント基板において
は、両側面側に絶縁層が接合される導体パターン層は、
略全面に亘って一定の繰り返し連続パターンをなす導体
パターンを有している。したがって、この多層プリント
基板においては、両側面側に絶縁層が接合される導体パ
ターン層については、導体パターンをこの多層プリント
基板を用いて構成される電子回路に応じたパターンとな
すための設計及び加工を行う必要がない。
また、この多層プリント基板においては、上記導体パタ
ーンのなす繰り返し連続パターンに対応して設定される
位置にスルーホールを設けることにより、繰り返し連続
パターンをなす導体パターンに導通するスルーホールと
、この導体パターンに導通しないスルーホールとを形成
することができる。したがって、この多層プリント基板
は、各導体パターン及び各絶縁層の接合を完了した状態
で種々の電子回路の構成に適用することができる。
すなわち、本発明は、製造が容易化されるとともに、各
導体パターン及び各絶縁層の接合が完了された状態で種
々の電子回路の構成に適用できる汎用性を有する多層プ
リント基板を提供することができるものである。
【図面の簡単な説明】
第1図は本発明に係る多層プリント基板であって4層の
導体パターンを有する多層プリント基板の構成の要部を
一部を破断するとともに一部を分解して示す斜視図であ
る。第2図は上記多層プリント基板の構成の要部を示す
平面図である。第3図は上記多層プリント基板の構成を
示す断面図である。 第4図は上記多層プリント基板の構成の他の例の要部を
示す平面図である。 第5図は上記多層プリント基板の構成のさらに他の例の
要部を示す平面図である。 第6図は本発明に係る多層プリント基板であって3層の
導体パターンを有する多層プリント基板の構成の要部を
一部を破断するとともに一部を分解して示す斜視図であ
る。

Claims (1)

  1. 【特許請求の範囲】  少なくとも3層の導体パターン層と、 上記各導体パターン層間に介在接合される絶縁層とを備
    え、 両側面側に上記絶縁層が接合される導体パターン層は、
    略全面に亘って一定の繰り返し連続パターンをなす導体
    パターンを有してなる多層プリント基板。
JP14710090A 1990-06-05 1990-06-05 多層プリント基板 Pending JPH0439991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14710090A JPH0439991A (ja) 1990-06-05 1990-06-05 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14710090A JPH0439991A (ja) 1990-06-05 1990-06-05 多層プリント基板

Publications (1)

Publication Number Publication Date
JPH0439991A true JPH0439991A (ja) 1992-02-10

Family

ID=15422501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14710090A Pending JPH0439991A (ja) 1990-06-05 1990-06-05 多層プリント基板

Country Status (1)

Country Link
JP (1) JPH0439991A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080295327A1 (en) * 2007-06-01 2008-12-04 3M Innovative Properties Company Flexible circuit
JP2009500830A (ja) * 2005-06-30 2009-01-08 サンディスク コーポレイション 封止された集積回路パッケージにおける歪みを減らす方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009500830A (ja) * 2005-06-30 2009-01-08 サンディスク コーポレイション 封止された集積回路パッケージにおける歪みを減らす方法
US20080295327A1 (en) * 2007-06-01 2008-12-04 3M Innovative Properties Company Flexible circuit

Similar Documents

Publication Publication Date Title
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JPH03257893A (ja) 多層配線基板の製造方法
JPWO2011102134A1 (ja) 部品内蔵基板
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
JP2008071963A (ja) 多層配線基板
JPH071821B2 (ja) 配線基板
JPH05327211A (ja) 多層フレキシブルプリント基板およびその製法
JPH0439991A (ja) 多層プリント基板
JPS6124295A (ja) 配線基板
JPH0528918B2 (ja)
JPH06223805A (ja) 電池一体型プリント基板及びその製造方法
JP3978369B2 (ja) 高周波モジュールの取付構造
JPH07111371A (ja) フレキシブルプリント基板
JPH04306507A (ja) フラットケーブル
JP3057766B2 (ja) 厚膜多層回路基板及びその製造方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPS5998597A (ja) 多層プリント配線板
JPH04148591A (ja) 多目的ビア
US20230023144A1 (en) Embedded circuit board, electronic device, and fabrication method therefor
JP7095739B2 (ja) 電気素子の製造方法
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP2003060324A (ja) プリント配線板
JP4043242B2 (ja) 面実装型の電子回路ユニット
JPH06326428A (ja) 大電流回路基板とそれを用いた立体型回路
JPH05218228A (ja) 電子部品搭載用基板