JPH04372788A - メモリサーチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルオーディオな
どの分野で編集点決めやリハーサル再生に用いられるメ
モリサーチ装置に関する。

【０００２】

【従来の技術】デジタルオーディオなどにおいて、光磁
気ディスクなどのデータソース部のデータを可変速でサ
ーチする従来の手法としては、一度データを半導体メモ
リに書き込んだ後に、そのメモリをサーチすることによ
って行われている。

【０００３】この従来技術では、メモリに対するアドレ
ス制御を行うために、パルス発生手段とカウンタ手段が
各々ハード的に設けられている。そして、パルス発生手
段で所望の速度に対応した周波数のパルスを発生すると
ともに、このパルスをカウンタ手段でカウントし、その
カウント値をメモリに対するアクセスアドレスとして用
いている。

【０００４】

【発明が解決しようとする課題】しかしながら、以上の
ような従来技術では、カウンタ手段を必要とするなど装
置構成の簡略化を図ることができないという不都合があ
る。また、メモリのバンクが複数ある場合には、それら
のアドレスの管理が複雑となるという不都合もある。

【０００５】本発明は、この点に着目したもので、複数
バンクのメモリに対しても簡便な構成で良好にサーチを
行うことができるメモリサーチ装置を提供することを、
その目的とする。

【０００６】

【課題を解決するための手段】本発明は、データソース
部のデータを少なくとも１つのメモリを利用してサーチ
するメモリサーチ装置において、前記データベース部か
らのデータ入力及び外部へのデータ出力の管理を行う第
１信号処理部と、前記メモリに対するデータ授受の管理
をアドレスポインタを利用して各メモリ毎にソフト的に
行う少なくとも１つの第２信号処理部とを備えたことを
特徴とする。他の発明は、データソース部のデータを少
なくとも１つのメモリを利用してサーチするメモリサー
チ装置において、前記データソース部，メモリ，及び外
部出力間におけるデータ授受の管理を、データに制御コ
マンドをパッキングするとともに、アドレスポインタを
利用して各メモリ毎にソフト的に行う少なくとも１つの
信号処理部を備えたことを特徴とする。

【０００７】

【作用】本発明によれば、データソース部，メモリ，外
部出力間のデータ授受は、第１及び第２の信号処理部に
各々分担されて管理される。第２信号処理部では、アド
レスポインタを利用してソフト的にメモリのアドレス管
理が行われる。第２信号処理部は、メモリのバンク数に
応じて複数設けられる。また、他の発明によれば、デー
タに制御コマンドがパッキングされて信号処理部による
データ授受管理が行われる。

【０００８】

【実施例】以下、本発明によるメモリサーチ装置の実施
例について、添付図面を参照しながら説明する。 ＜実施例１＞最初に、図１乃至図５を参照しながら、本
発明の実施例１について説明する。図１には、実施例１
にかかるメモリサーチ装置１０の構成が示されている。 同図において、外部よりデータが入力される端子１２は
、入力インターフェース１４を介してデータソース部１
６の入力側に接続されている。データソース部１６のデ
ータ出力側は、第１信号処理部１８のデータ入力側に接
続されている。この第１信号処理部１８は、一方におい
てデータ出力側が出力インターフェース２０を介して端
子２２に接続されている。また、他方において、第２信
号処理部２４と相互にデータ授受可能に接続されている
。この第２信号処理部２４には、相互にデータ授受可能
にメモリ２６が接続されている。

【０００９】次に、入力インターフェース１４，データ
ソース部１６，第１信号処理部１８，出力インターフェ
ース２０の各制御入力側には、入力情報指示部２８の出
力側が各々接続されており、第１及び第２信号処理部１
８，２４，入力情報指示部２８などの必要部分には、同
期信号発生部３０から同期信号が供給されるようになっ
ている。

【００１０】以上の各部のうち、データソース部１６は
、たとえば光磁気記録再生装置で構成されており、入力
インターフェース１４から供給されたデータが記録され
るとともに、その記録データの読出しが入力情報指示部
２８からの指示に基づいて行われるようになっている。

【００１１】第１信号処理部１８は、ＤＳＰ（Ｄｉｇｉ
ｔａｌ　ＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）によって構
成されており、所定のプログラムに従って入力情報指示
部２８からの指示に基づいてデータソース部１６からデ
ータの供給を受けるとともに、信号処理を行うものであ
る。その概略の動作手順は図４に示されており、この動
作が１サンプリング周期毎に繰り返される。第２信号処
理部２４も、同様にＤＳＰによって構成されており、所
定のプログラムに従って第１信号処理部１８やメモリ２
６との間のデータ授受を制御するとともに、対応する信
号処理を行うものである。その概略の動作手順は図５に
示されており、１サンプリング周期毎に繰り返される。 なお、第２信号処理部２４は、外部メモリインターフェ
ースを有しており、これによって直接メモリ２６とイン
ターフェースされている。

【００１２】入力情報指示部２８は、制御情報を入力す
るためのもので、再生モード，メモリサーチモード，ク
ロスフェードモードなどの動作モードの指示も行われる
ようになっている。再生モードでは、データソース部１
６から読み出されたデータがメモリ２６に書き込まれる
とともに、その出力が行われる。

【００１３】メモリサーチモードでは、第２信号処理部
２４内のアドレスポインタを参照してメモリ２６からデ
ータが読み出されて端子２２から出力される。また、ク
ロスフェードモードでは、データソース部１６又はメモ
リ２６から読み出されたデータに対し、クロスフェード
処理が行なわれる。再生モードからメモリサーチモード
に移行した場合には、メモリ２６に対するデータの書換
えが停止されるとともに、第２信号処理部２４における
アドレスポインタが書き換えられるようになっている。

【００１４】次に、同期信号発生部３０は、各部に動作
の基準となる同期信号（図３（Ａ）参照）を供給するた
めのものである。なお、第１信号処理部１８では、その
倍の周波数の同期信号で動作し、同図（Ｃ）に示す左右
各チャンネルの信号を同図（Ｂ）の同期信号のタイミン
グで各々取り込むようになっている。

【００１５】次に、本実施例では図２（Ａ）に示すよう
に、第１信号処理部１８から第２信号処理部２４に対す
るデータの供給は、データソース部１６からのデータに
制御コマンドＭ，Ｓ，Ｅ，Ａなどがパッキングされて同
時に送られるようになっている。理想的には、入力情報
指示部２８からの制御信号が、第１，第２信号処理部１
８，２４に対して同時に送られ、同時に指示が実行され
ることである。しかし、第１信号処理部１８，第２信号
処理部２４に別々に制御信号が送られ、また第１，第２
信号処理部１８，２４に別々の制御信号受信手段がある
場合、指示の実行に時間差が生じてメモリ２６に対する
正確なアドレス管理を行うことができない。そこで、本
実施例では、上述した制御コマンドを用いることとして
いる。

【００１６】これらの制御コマンドは、第１信号処理部
１８が入力情報指示部２８からの制御信号に基づいて信
号処理を実行したときに生成され（図４のステップＳＥ
，ＳＧ，ＳＩ，ＳＪ）、その信号出力時（同ステップＳ
Ｋ）に付加されるようになっている。これらを受け取っ
た第２信号処理部２４では、それらの制御コマンドを利
用して対応する動作が行われるようになっている（図５
のステップＳＰ，ＳＲ，ＳＴ，ＳＵ）。

【００１７】なお、制御コマンドＭ，Ｓ，Ｅは、それぞ
れステップＳＯ，ＳＱ，ＳＳで各々用いられる。また、
制御コマンドＡは、ステップＳＲにおいてアドレスの増
減の修飾に用いられる。これにより、データ処理に対す
る指示のズレが生ずることなく、いわゆるワード単位で
良好にアドレス管理を行うことが可能となる。また、本
実施例では、第１信号処理部１８では、左右の各チャン
ネルの信号が交互に処理されるのに対し、第２信号処理
部２４ではそれらが同時に処理されるように構成されて
いる。

【００１８】次に、以上のように構成された実施例１の
動作について、図４及び図５を参照しながら各動作モー
ド毎に説明する。なお、図４，図５は概略の動作手順を
示すもので、フローチャートのような厳密なものではな
い。また、図５中の破線で示した部分は、後述する実施
例３において説明する。

【００１９】ａ，データの入力 入力情報指示部２８においてデータ入力が指示されると
、その旨の情報が入力インターフェース１４，データソ
ース部１６に各々供給され、端子１２に入力されたデー
タがデータソース部１６において記録される。

【００２０】ｂ，再生モードの動作 次に、再生モードの場合の動作について説明する。入力
情報指示部２８では、再生モードの動作指示が各部に対
して行われる。これにより、まずデータソース部１６で
は、再生動作が行われて記録されたデータが読み出され
る。読み出されたデータは、第１信号処理部１８に供給
される。

【００２１】第１信号処理部１８では、図４にステップ
ＳＡ，ＳＢ，ＳＣで示すように、サンプリング周期の前
半，後半（図３参照）において各々Ｒ，Ｌのチャンネル
の信号がデータソース部１６から取り込まれる。そして
、取り込まれたいずれかの信号に対し、図４にステップ
ＳＦ，ＳＧで示すように、メモリ書込み用の信号処理が
実行される。処理後の信号は、出力インターフェース２
０を介して端子２２に出力される（同図ステップＳＫ）
。

【００２２】第２信号処理部２４では、第１信号処理部
１８からの信号入力がサンプリング周波数に同期して行
われる（図５ステップＳＬ）。この信号取込みに対し、
その結果を示す信号を返送するとともに（同図ステップ
ＳＭ）、アドレスポインタがインクリメントされる（同
図ステップＳＮ）。そして、取り込まれた信号に対し、
同図にステップＳＯ，ＳＰで示すように、メモリ書込み
用の信号処理が実行される。すなわち、メモリ２６に対
するデータの書込みと読出しが行われ、読み出された信
号は、非フィルタ処理されて内部出力レジスタに出力さ
れる（同図ステップＳＶ）。

【００２３】出力された信号は、第１信号処理部１８か
ら出力インターフェース２０に供給されて外部に再生出
力される（図４ステップＳＫ）。このようにして、デー
タベース部１６の信号がメモリ２６に格納されるととも
に、その再生が行われることになる。

【００２４】更に、第２信号処理部２４では、最後のデ
ータについて再生処理が行われたときのアドレスポイン
タの内容が他のアドレスポインタに書き込まれ、保存さ
れる（同図ステップＳＳ，ＳＴ）。そして、次の再生モ
ードにおけるデータ書込みに利用される。なお、第１，
第２信号処理部１８，２４のいずれにおいても、動作終
了後は次の同期を待つための準備が行われる（以下の動
作モードにおいても同様）。

【００２５】ｃ，メモリサーチモードの動作この編集点
決めなどのためのメモリサーチの動作は、通常上述した
再生動作に続いて行われる。まず、入力情報指示部２８
によって、各部にメモリサーチモードの動作指示が行わ
れる。第２信号処理部２４では、図５のステップＳＬ，
ＳＭ，ＳＮ，ＳＯの各処理の後、ステップＳＱ，ＳＲに
示すように、メモリサーチ用の信号処理が実行され、読
み出された信号は更にその後ステップＳＶでのフィルタ
処理が実行される。これによって、メモリ２６内に格納
されていたデータが出力される。

【００２６】第１信号処理部１８では、このデータがス
テップＳＡ，ＳＢ，ＳＣで各々示すように各チャンネル
毎に入力され、更にステップＳＨ，ＳＩで示すようにメ
モリサーチ用の信号処理が実行される。処理後の信号は
、出力インターフェース２０から出力端子２２に出力さ
れる。このようにして、メモリ２６に格納されたデータ
が出力されることになる。

【００２７】ｄ，クロスフェードモードの動作次に、ク
ロスフェードモードの場合の動作について説明する。こ
のクロスフェードは、編集点をつなぐときに実行される
。本発明のメモリサーチとは直接関係ないが、一連の信
号操作モードとしてこの装置内に設けられていることが
望ましい。

【００２８】第１信号処理部１８では、ステップＳＤ，
ＳＥに示すように、ステップＳＢ，ＳＣでデータソース
部１６から取り込まれたデータに対し、クロスフェード
の信号処理が実行される。処理後の信号は、出力インタ
ーフェース２０を介して端子２２に出力される（ステッ
プＳＫ）。

【００２９】ｅ，待ち状態の動作 なお、いずれの動作モードも指示されない待ち状態の場
合には、待ち状態の信号処理が第１，第２信号処理部２
４で各々実行される（ステップＳＪ，ＳＵ）。このよう
に、実施例１によれば、メモリ２６におけるアドレス管
理が第２信号処理部２４のアドレスポインタによってソ
フト的に行われるので、アドレスカウンタなどによる従
来構成と比較して、複数バンクのメモリに対する拡張性
が高く、簡便な構成で良好にメモリサーチを行うことが
できる。

【００３０】＜実施例２＞次に、図６を参照しながら本
発明の実施例２について説明する。なお、上述した実施
例と同様又は相当する構成部分には、同一の符号を用い
る（以下の実施例についても同様である）。本実施例で
は、メモリが複数設けられている。

【００３１】同図において、実施例１における第２信号
処理部２４は、本実施例では第２信号処理部２４Ｌ，２
４Ｒとなっており、実施例１におけるメモリ２６は、本
実施例ではメモリ２６Ｌ，２６Ｒとなっている。すなわ
ち、メモリ２６Ｌ，２６Ｒに対するデータの書込み，読
出し制御が第２信号処理部２４Ｌ，２４Ｒによって各々
行われるようになっている。基本的な構成と作用は前記
実施例１と同様であるが、左チャンネルのデータは第２
信号処理部２４Ｌ，メモリ２６Ｌで扱われ、右チャンネ
ルのデータは第２信号処理部２４Ｒ，メモリ２６Ｒで扱
われる。

【００３２】再生モードにおいては、メモリ２６Ｌ，２
６Ｒがデータソース部１６から出力された左右チャンネ
ルの各データによって各々書き換えられ、再生モードか
らメモリサーチモードに移行した場合にはその書換動作
が停止されるとともに、アドレスポインタの書換えが行
われる。そして、メモリサーチモードでそのアドレスポ
インタを参照してメモリ２６Ｌ，２６Ｒからそれぞれデ
ータが読み出され、第１信号処理部１８，出力インター
フェース２０を各々介して端子２２から出力される。こ
の実施例によっても、前記実施例と同様の効果が得られ
る。

【００３３】＜実施例３＞次に、図７を参照しながら、
実施例３について説明する。この実施例では、上述した
実施例と比較して更に多数のメモリが設けられている。 同図において、第１信号処理部１８には、多数の第２信
号処理部５０Ａ，５０Ｂ，……，５０Ｎが各々接続され
ており、それらの第２信号処理部５０Ａ〜５０Ｎには、
メモリ５２Ａ，５２Ｂ，……，５２Ｎが各々接続されて
いる。すなわち、本実施例では、メモリと第２信号処理
部がＮ系統設けられている。

【００３４】第２信号処理部５０Ａ〜５０Ｎの各信号出
力側は、たとえばＯＲゲートによって構成された信号選
択部５４の入力側に各々接続されており、この信号選択
部５４の出力側が第１信号処理部１８の入力側に接続さ
れている。次に、上述した実施例１では、図２（Ａ）に
示したように制御コマンドＭ，Ｓ，Ｅ，Ａが用いられた
。しかし、本実施例では、同図（Ｂ）に示すようにイネ
ーブルコマンドＪが更に用いられる。このコマンドＪは
、上述したＮ系統のいずれかを示すものである。

【００３５】次に、本実施例の動作について説明すると
、基本的には前記実施例と同様である。しかし、第２信
号処理部５０Ａ〜５０Ｎでは、図５に示すステップＳＷ
の処理が行われる。すなわち、イネーブルコマンドＪが
指定されているかどうかが各々判断される。その結果、
自己が指定されていると判断されたときは、ステップＳ
Ｏ以下の処理が行われ、自己が指定されていないときは
待ち状態の処理が実行される（ステップＳＵ）。

【００３６】すなわち、本実施例では、イネーブルコマ
ンドＪによって指定された系統のみが動作し、他は待ち
状態となる。従って、イネーブルコマンドＪを適宜設定
することによって、多数のソースのうちの所望のものを
選択して編集を行うことができる。

【００３７】＜実施例４＞次に、図７を参照しながら、
実施例４について説明する。この実施例は、図６に示し
た実施例２に対応するもので、実施例３におけるＮ個の
系統を左右各チャンネル毎に設けたものである。同図中
、第２信号処理部５０ＡＬ，５０ＢＬ，……，５０ＮＬ
，メモリ５２ＡＬ，５２ＢＬ，……，５２ＮＬは左チャ
ンネル用の系統であり、第２信号処理部５０ＡＲ，５０
ＢＲ，……，５０ＮＲ，メモリ５２ＡＲ，５２ＢＲ，…
…，５２ＮＲは右チャンネル用の系統である。これらの
系統は、左右対で動作する。たとえば、Ｊ＝２の場合に
は、メモリ５２ＢＬ，５２ＢＲに対して左右各チャンネ
ルのデータに関する処理が各々行われる。

【００３８】以上説明したように、本発明の実施例によ
れば、メモリへのデータの書込み，読出しなどの多彩な
処理を第１，第２信号処理部に分散して行うこととした
ので、小規模なローコストのＤＳＰを使用して構成する
ことができるとともに、拡張性にも優れている。

【００３９】また、第２信号処理部では、外部メモリイ
ンターフェースによって直接メモリとインターフェース
されるとともに、メモリのアドレス管理がアドレスポイ
ンタによってＤＳＰ内でソフト的に行われているので、
装置構成が簡略化される。更に、第１信号処理部から第
２信号処理部へのデータ転送を、データソース部からの
データに制御コマンドを同時パッキングして行うように
したので、データ処理の指示ズレが生ずることなく、ワ
ード単位で高精度にアドレス管理が実現できる。

【００４０】＜他の実施例＞なお、本発明は、何ら上記
実施例に限定されるものではなく、たとえばメモリのバ
ンク数は必要に応じて適宜設定してよい。また、上記実
施例では第２信号処理部２４，５０の出力を第１信号処
理部１８を介して出力インターフェース２０に供給する
ようにしたが、第２信号処理部２４，５０の出力を第１
信号処理部１８を介することなく直接出力インターフェ
ース２０に供給するようにしてもよい。更に、上記実施
例において、たとえば第２信号処理部２４，５０を更に
複数のＤＳＰで構成してもよい。この場合には、図２に
示した制御コマンドのパッキングの手法を利用して各Ｄ
ＳＰ間の動作制御を行うようにすればよい。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
データソース部，メモリ，外部出力間におけるデータ授
受を、メモリに対するものとそれ以外のものとに区別し
てソフト的に行うこととしたので、複数バンクのメモリ
に対しても簡便な構成で良好にサーチを行うことができ
るという効果がある。また、各部間で授受されるデータ
に所望の制御コマンドをパッキングすることとしたので
、動作制御が良好に行われるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかるメモリサーチ装置の実施例１を
示す構成図である。

【図２】実施例におけるデータ構造を示す説明図である
。

【図３】本発明の実施例１における動作タイミングを示
すタイムチャートである。

【図４】第１信号処理部の概略の動作手順を示す説明図
である。

【図５】第２信号処理部の概略の動作手順を示す説明図
である。

【図６】本発明の実施例２を示す構成図である。

【図７】本発明の実施例３を示す構成図である。

【図８】本発明の実施例４を示す構成図である。

【符号の説明】

１０…メモリサーチ装置、１２，２２…端子、１４…入
力インターフェース、１６…データソース部、１８…第
１信号処理部、２０…出力インターフェース、２４，２
４Ｌ，２４Ｒ，５０Ａ〜５０Ｎ，５０ＡＬ〜５０ＮＬ，
５０ＡＲ〜５０ＮＲ…第２信号処理部、２６，２６Ｌ，
２６Ｒ，５２Ａ〜５２Ｎ，５２ＡＬ〜５２ＮＬ，５２Ａ
Ｒ〜５２ＮＲ…メモリ、２８…入力情報指示部、３０…
同期信号発生部、５４，５４Ｌ，５４Ｒ…信号選択部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　データソース部のデータを少なくとも
   １つのメモリを利用してサーチするメモリサーチ装置に
   おいて、前記データベース部からのデータ入力及び外部
   へのデータ出力の管理を行う第１信号処理部と、前記メ
   モリに対するデータ授受の管理をアドレスポインタを利
   用して各メモリ毎にソフト的に行う少なくとも１つの第
   ２信号処理部とを備えたことを特徴とするメモリサーチ
   装置。
2. 【請求項２】　　データソース部のデータを少なくとも
   １つのメモリを利用してサーチするメモリサーチ装置に
   おいて、前記データソース部，メモリ，及び外部出力間
   におけるデータ授受の管理を、データに制御コマンドを
   パッキングするとともに、アドレスポインタを利用して
   各メモリ毎にソフト的に行う少なくとも１つの信号処理
   部を備えたことを特徴とするメモリサーチ装置。