JPH04372138A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、特
に二種あるいは数種の半導体層のヘテロ結合から高移動
度のキャリアを動作層に供給し、この高移動度のキャリ
アを主なキャリアとする半導体装置に関する。

【０００２】

【従来の技術】社会の情報化が急速に進展する中で、大
量の情報を伝達する手段として十数ＧＨｚ以上のマイク
ロ波を用いた通信方式が実用化されている。さらにこの
マイクロ波通信システムの小型化、高信頼化を目的とし
て同システムの固体化が進められている。このシステム
の固体化に用いられるマイクロ波半導体装置では、高利
得、高効率、高出力、低雑音な素子が求められる。

【０００３】現在、この要求を満たす素子として高い移
動度を有した半導体例えばＩｎＧａＡｓ層を動作層に用
いた高移動度電界効果トランジスタ（以下ＨＥＭＴと略
称）が注目されている。ＩｎＧａＡｓ層を動作層に用い
たＨＥＭＴには、ＧａＡｓ基板上にＧａＡｓと格子定数
の異なったＩｎＧａＡｓ層、その上部にキャリア供給層
であるＮ型ＡｌＧａＡｓ層を順次成長させたいわゆる歪
み格子構造ＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ　　
ＨＥＭＴ　　図７）と、ＩｎＰ基板上にＩｎＰと格子整
合をとったＩｎＧａＡｓ層、その上部にキャリア供給層
であるＮ型ＩｎＡｌＡｓ層を順次成長させた格子整合構
造ＨＥＭＴ（ｌａｔｔｉｃｅ　　ｍａｔｃｈｅｄ　　Ｈ
ＥＭＴ　　図８）がある。動作層にＩｎＧａＡｓ層を用
いたＨＥＭＴは、利得が高く、雑音特性に優れている。 さらに最近では、電力素子としてもその高利得、高効率
な特性が周波数３０ＧＨｚ以上のミリ波帯域での増幅用
素子として注目されている。電力用ＨＥＭＴとしては、
電流密度増大化のために動作層となるＩｎＧａＡｓ層を
キャリア供給層であるＡｌＧａＡｓで上下から挟んだい
わゆるダブルヘテロ構造が多く用いられる（図９）。し
かし、これら動作層にＩｎＧａＡｓ層を用いたＨＥＭＴ
では、ソース・ドレイン間に高電界がかかると、急激に
ソース・ドレイン間電流が増加するいわゆる“キンク”
という現象が起こる。図１０に動作層にＩｎＧａＡｓ層
を用いたＨＥＭＴの“キンク”のある静特性例を示す。 この様な“キンク”の発生している領域では、相互コン
ダクタンス、ドレインコンダクタンスが変化するために
に素子のインピーダンスが著しく変化し、安定した高周
波特性は得られない。

【０００４】例えば、素子の大電力動作を行うために、
“キンク”を含む領域で負荷線を定めた場合、“キンク
”付近で相互コンダクタンス、ドレインコンダクタンス
が変化するために素子のインピーダンスが変化し、入出
力特性の線形性の悪化が起こる。そこで、実際の動作で
は、静特性上“キンク”の起こらない領域での負荷線を
定め、バイアス点を決定しなければならず、大きい電圧
振幅は得られない。このため、“キンク”の存在は、高
出力動作からも問題であった。

【０００５】“キンク”現象を説明づけるものとしてバ
ッファ層−動作層界面の準位がある。低電界領域では、
準位にトラップされているキャリアの注入速度と注入さ
れたキャリアが動作層内を移動しドレイン電極に到達す
る前にこのキャリアをトラップする速度が等しく動作層
内のキャリアのみによる振る舞いとなり、飽和状態とな
るが、さらに電界を加えていった場合、準位にトラップ
されているキャリアの注入速度が急激に増加し、あるい
は、このキャリアをトラップする速度が低下し、これが
急激なソース・ドレイン間電流の増加となり、いわゆる
“キンク”が起こる。（参照Ａｐｒｉｌ　　Ｓ　　Ｂｒ
ｏｗｎ　　ｅｔ　　ａｌ．　　“ＡｌＩｎＡｓ−ＧａＩ
ｎＡｓ　　ＨＥＭＴ’ｓ　　Ｕｔｉｌｉｚｉｎｇ　　Ｌ
ｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ　　ＡｌＩｎＡｓ　　Ｂ
ｕｆｆｅｒｓ　　Ｇｒｏｗｎ　　ｂｙ　　ＭＢＥ”，Ｉ
ＥＥＥＥＤＬ　　ｖｏｌ．１０，ｎｏ．１２，１９８９
）つまり、“キンク”現象をなくすためには、ソース・
ドレイン間の電界を緩和させるか、あるいは、バッファ
層と動作層間の界面の準位の少ない結晶成長を行う事が
効果的である。しかし、界面の準位のないバッファ層−
動作層界面を得ることは難しい。

【０００６】そこで従来、ソース・ドレイン間の電界を
緩和させて“キンク”をなくすためにソース・ドレイン
間隔を広くする方法が取られていた。図１１（ａ）、（
ｂ）にソース・ドレイン間隔の違うＨＥＭＴの電位分布
例を示した。基板厚は１００μｍである。ソース・ドレ
イン間隔を広げることで電界は緩和され、“キンク”が
起き難くなっているのが分かる。しかし、この方法では
、ソース抵抗の増大を招き、相互コンダクタンスの低下
による利得低下、雑音特性の劣化が起こる。また、ソー
ス抵抗の増大は最大電流密度の低下を招き、出力電力が
低下し、高周波特性の低下を招く。

【０００７】

【発明が解決しようとする課題】以上述べたように従来
の動作層にＩｎＧａＡｓ層を用いたＨＥＭＴでは、静特
性においてソース・ドレイン間に高電圧がかかると、急
激にソース・ドレイン間電流が増加するいわゆる“キン
ク”が起こる。この様な“キンク”の発生している領域
では、相互コンダクタンス、ドレインコンダクタンスが
変化するために素子のインピーダンスが著しく変化し、
安定した高周波特性は得られない。また、高出力動作に
おいては大きい電圧振幅は得られないことから高出力化
が期待できない。

【０００８】本発明は上記欠点を除去すべくなされたも
のでソース・ドレイン間隔を広げることなくソース・ド
レイン間印加される電界を緩和し、“キンク”の発生し
難い優れたＩｎＧａＡｓ層を動作層に用いたＨＥＭＴを
提供するものである。

【０００９】

【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板の一方の主面に形成された第一の半導体
層と、前記第一の半導体層に積層して形成されこれより
もバンドギャップの小さい材料でなる第二の半導体層と
、前記第二の半導体層に積層して形成されこれよりもバ
ンドギャップの大きい材料でなる第三の半導体層と、前
記第三の半導体層の基板主面側から基板方向１〜５０μ
ｍの位置に形成され前記第一の半導体層よりも電子濃度
の高い第四の半導体層と、前記第四の半導体層に電気的
に接続されたソース電極を具備したものである。また、
半導体基板の一方の主面に形成された第一の半導体層と
、前記第一の半導体層に積層して形成されこれよりもバ
ンドギャップの小さい材料でなる第二の半導体層と、前
記第二の半導体層に積層して形成されこれよりもバンド
ギャップの大きい材料でなる第三の半導体層と、前記第
三の半導体層の基板主面側から基板方向１〜５０μｍの
位置に形成された金属の層と、前記金属の層に電気的に
接続されたソース電極を具備したものである。

【００１０】

【作用】上記構造になる本発明の半導体装置は、ゲート
・ドレイン間の電界を緩和できるため、“キンク”の発
生電圧を高くすることできる。これにより、ドレイン電
圧を高く設定することが可能となり、高出力動作に必要
な大きな電圧振幅が得られ、高出力化が図れる。また、
ゲート・ドレイン間隔を広げることなくゲート・ドレイ
ン間の電界を緩和できるため、これに伴う利得低下、雑
音特性の劣化、出力電力の低下を伴わない。

【００１１】

【実施例】 （実施例１）まず、図１〜図４を用いて二次元電子供給
のためのヘテロ結合が１つの歪み格子構造ＨＥＭＴに適
用した本発明の実施例を説明する。

【００１２】はじめに、半絶縁性ＧａＡｓ基板１にＭＢ
Ｅ法（分子線結晶成長法）により第四の半導体層として
例えば、電子濃度Ｎ＝１．７×１０１７ｃｍ−３のＧａ
Ａｓ層２を厚さ０．１μｍで成長させる（図１（ａ））
。次に、第一の半導体層としてバッファ層であるアンド
ープＧａＡｓ層３を厚さ３μｍ成長させた後、第二の半
導体層として動作層となるアンドープＩｎＧａＡｓ層４
を１５ｎｍ、第三の半導体層としてキャリア供給層とな
るＡｌＧａＡｓ層５を電子濃度Ｎ＝２．０×１０１８ｃ
ｍ−３、厚さ３０ｎｍ、最後にオーミックコンタクト層
となるＧａＡｓ層６を電子濃度Ｎ＝２．０×１０１８ｃ
ｍ−３、厚さ５０ｎｍで順次成長させる（図１（ｂ））
。　　次に、メサエッチングにより素子間を電気的に分
離する（図１（ｃ））。

【００１３】次に、ソース、ドレイン電極となるのをオ
ーム性電極を形成する。ただし、ソース電極となるオー
ム性電極７は、メサエッチングにより露出した前記第四
の半導体層ＧａＡｓ層を含む領域で形成する。これによ
り、ソース電極と前記第四の半導体層のＧａＡｓ層とは
電気的に接続する。（図２（ａ））。

【００１４】次に、ゲート電極形成領域にリセスを施し
、前記オーミックコンタント層となるＧａＡｓ層を除去
した後にゲート電極８を形成する（図２（ｂ））。これ
で歪み格子構造ＨＥＭＴの表面電極工程が終了する。

【００１５】図３に本発明の実施例に示した歪み格子構
造ＨＥＭＴの電位分布を示した。図より明らかなように
高電界となるゲート・ドレイン間の等電位面は、プラス
領域ではドレイン側にマイナス領域ではゲート側へと曲
げられ、電界はソース・ドレイン方向に対して垂直方向
の成分が大きくなる。つまりソース・ドレイン方向の電
界が弱められることになる。このように本発明によるＨ
ＥＭＴでは、ソース・ドレイン間に同じ電圧を印加した
状態でもソース・ドレイン方向の電界が緩和され“キン
ク”の発生を抑えることができる。

【００１６】また、図４に前記第四の半導体層２と第三
の半導体層５との距離ｄとキンクの発生時のソース・ド
レイン間電圧の関係を示した。通常、動作層にＩｎＧａ
Ａｓを用いたＨＥＭＴでは基板厚１００〜１２０μｍで
ある。図４より明らかなようにゲートドレイン間の等電
位面をプラス領域ではドレイン側に、マイナス領域では
ゲート側へと曲げ、“キンク”の発生を抑え得るに十分
なソース・ドレイン方向の電界緩和を起こすには、少な
くとも第四の半導体層２と第三の半導体層５との距離ｄ
を少なくとも５０μｍ以下にする必要がある。

【００１７】また、前記第四の半導体層２と第三の半導
体層５との距離がゲート・ドレイン間隔よりも短くなっ
た場合には、ドレイン電極９−前記第四の半導体層２間
の電界がゲート・ドレイン間隔よりも高くなり、ドレイ
ン電極９−前記第四の半導体層２間での静電破壊を起こ
すことが懸念されるため、前記第四の半導体層２と第三
の半導体層５との距離は少なくともゲート・ドレイン間
隔以上が必要である。通常、動作層にＩｎＧａＡｓを用
いたＨＥＭＴではソース・ドレイン間隔が２μｍ程度、
ゲート・ドレイン間隔が１μｍ程度であることから、前
記第四の半導体層２と第三の半導体５との距離は１μｍ
以上が必要である。

【００１８】（実施例２）次に、図５、図６（ａ），（
ｂ）を用い、二次元電子供給のためのヘテロ結合が１つ
の歪み格子構造ＨＥＭＴに適用した本発明の請求項２に
かかる前記第四の半導体層の代わりに金属層を用いた例
を示す。

【００１９】半絶縁性ＧａＡｓ基板１にＭＢＥ法（分子
線結晶成長法）により第一の半導体層としてバッファ層
であるアンドープＧａＡｓ層３を厚さ３μｍ、第二の半
導体層として動作層となるアンドープＩｎＧａＡｓ層４
を１５ｎｍ、第三の半導体層としてキャリア供給層とな
るＡｌＧａＡｓ層５を電子濃度Ｎ＝２．０×１０１８ｃ
ｍ−３、厚さ３０ｎｍ、最後にオーミックコンタクト層
となるＧａＡｓ層６を電子濃度Ｎ＝２．０×１０１８ｃ
ｍ−３厚さ５０ｎｍで順次成長させた後、メサエッチン
グにより素子間を電気的に分離し、ソース電極７、ドレ
イン電極９、ゲート電極８を形成する。これで歪み格子
構造ＨＥＭＴの表面電極工程が終了する（図５）。

【００２０】次に、前記半絶縁性ＧａＡｓ基板１を裏面
から４０μｍまで薄層化した後、金属層としてＡｕ層１
２を厚さ８０μｍで形成する（図６（ａ））。

【００２１】次に、前記ソース電極７と、前記金属層１
２を電気的に接続すべくＡｕ層１１を形成する（図６（
ｂ））。これで歪み格子構造ＨＥＭＴの製造工程が終了
する。

【００２２】この構造によれば、前記第四の半導体層を
用いた構造と同様にソース・ドレイン方向の電界が緩和
され“キンク”と呼ばれるドレイン電流の急激な増加を
抑えることができる。さらに、半絶縁性ＧａＡｓ基板１
を４０μｍまで薄層化した後に金属層としてＡｕ層１２
を形成することから、歪み格子構造ＨＥＭＴの動作時に
起こる熱を放射しやすくなり、半導体装置の信頼性向上
、動作の安定化が図れる。

【００２３】

【発明の効果】以上のべたように本発明によれば、ゲー
ト・ドレイン間の電界を緩和できることから、通常動作
層にＩｎＧａＡｓを用いたＨＥＭＴの静特性にあった“
キンク”と呼ばれるドレイン電流の急激な増加を抑える
ことができる。また、これにより、動作層にＩｎＧａＡ
ｓを用いたＨＥＭＴのより安定した高電界・高周波動作
が可能となる。また、高出力動作においては、大きな電
圧振幅を得ることが可能となり高出力化が期待できる。 なお、本発明の実施例として二次元電子供給のためのヘ
テロ結合が１つの歪み格子構造ＨＥＭＴについてのみ述
べたが、二次元電子供給のためへテロ結合を２つ以上持
つ歪み格子構造ＨＥＭＴ、あるいは格子整合構造ＨＥＭ
Ｔについても適用できることはいうまでもない。また、
本発明の実施例として本発明に係る第四の半導体層を半
導体基板内部に形成する場合について述べたが、この第
四の半導体層が半導体基板の最下部に位置していても第
三の半導体層との距離を満たしていれば同様な効果が得
られるとは言うまでもない。

【００２４】次に、第四の半導体層の代わりに金属層を
用いても同金属層がソース電極と電気的に接続されてい
ればソース・ドレイン間に同じ電圧を印加した状態でも
ソース・ドレイン方向の電界が緩和され“キンク”と呼
ばれるドレイン電流の急激な増加を抑えることができる
。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は本発明に係る請求項１の半導
体装置を説明するために一部の製造工程を示すいずれも
断面図。

【図２】（ａ）、（ｂ）は本発明に係る請求項１の半導
体装置を説明するために一部の製造工程を示すいずれも
断面図。

【図３】本発明に係る半導体装置の電位分布を示す断面
図。

【図４】第四の半導体層と第三の半導体層５との距離ｄ
とキンク発生時のソース・ドレイン間電圧の関係を示す
線図。

【図５】本発明に係る請求項２の半導体装置を説明する
ために一部の製造工程を示す断面図。

【図６】（ａ）、（ｂ）は本発明に係る請求項２の半導
体装置を説明するために一部の製造工程を示す断面図。

【図７】歪み格子構造ＨＥＭＴの構造例を示す断面図。

【図８】格子整合構造ＨＥＭＴの構造例を示す断面図。

【図９】ダブルヘテロ構造になる歪み格子構造ＨＥＭＴ
の構造例を示す断面図。

【図１０】動作層にＩｎＧａＡｓ層を用いたＨＥＭＴの
“キンク”のある静特性例を示す線図。

【図１１】（ａ）、（ｂ）は、ソース・ドレイン間隔の
違うＨＥＭＴの電位分布例を示す線図。

【符号の説明】

１　　半導体基板（半絶縁性ＧａＡｓ基板）２　　第四
の半導体層 ３　　第一の半導体層（バッファ層） ４　　第二の半導体層（アンドープＩｎＧａＡｓ層）５
　　第三の半導体層（キャリア供給層）６　　オーミッ
クコンタクト層 ７　　ソース電極 ８　　ゲート電極 ９　　ドレイン電極 １２　　金属層

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体基板の一方の主面に形成された
   第一の半導体層と、前記第一の半導体層に積層して形成
   されこれよりもバンドギャップの小さい材料でなる第二
   の半導体層と、前記第二の半導体層に積層して形成され
   これよりもバンドギャップの大きい材料でなる第三の半
   導体層と、前記第三の半導体層の基板主面側から基板方
   向１〜５０μｍの位置に形成され前記第一の半導体層よ
   りも電子濃度の高い第四の半導体層と、前記第四の半導
   体層に電気的に接続されたソース電極を具備してなる半
   導体装置。
2. 【請求項２】　　半導体基板の一方の主面に形成された
   第一の半導体層と、前記第一の半導体層に積層して形成
   されこれよりもバンドギャップの小さい材料でなる第二
   の半導体層と、前記第二の半導体層に積層して形成され
   これよりもバンドギャップの大きい材料でなる第三の半
   導体層と、前記第三の半導体層の基板主面側から基板方
   向１〜５０μｍの位置に形成された金属の層と、前記金
   属の層に電気的に接続されたソース電極を具備してなる
   半導体装置。