JPH0437054A - 半田層の形成方法 - Google Patents
半田層の形成方法Info
- Publication number
- JPH0437054A JPH0437054A JP2143352A JP14335290A JPH0437054A JP H0437054 A JPH0437054 A JP H0437054A JP 2143352 A JP2143352 A JP 2143352A JP 14335290 A JP14335290 A JP 14335290A JP H0437054 A JPH0437054 A JP H0437054A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- toublet
- pellet
- layer
- tablet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 7
- 239000008188 pellet Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレームの放熱板に半導体ベレットを
固着するための半田層の形成方法に関し、詳しくは、半
田の原形である半田タブレットの表面に酸化膜が形成さ
れていても、酸化膜を除去して、半田タブレットが放熱
板上のペレットマウント部と確実に接合するようにした
半田層の形成方法に関する。
固着するための半田層の形成方法に関し、詳しくは、半
田の原形である半田タブレットの表面に酸化膜が形成さ
れていても、酸化膜を除去して、半田タブレットが放熱
板上のペレットマウント部と確実に接合するようにした
半田層の形成方法に関する。
半導体装置は、第6図に示すように、リードフレーム(
1)の放熱板(2)上面中央のペレットマウント部(3
)に、半導体ベレット(4)が半田(5)によって固着
されて製造される。
1)の放熱板(2)上面中央のペレットマウント部(3
)に、半導体ベレット(4)が半田(5)によって固着
されて製造される。
放熱板(2)上のペレットマウント部(3)に、所望の
厚さの半田(5)を積層するため、第7図に示すように
、ペレットマウント部(3)の端部に突起(3a)を突
設したり、又は、第8図に示すように、ペレットマウン
ト部(3)を凹陥部(3b)としている。このような突
起(3a)の間、又は、凹陥部(3b)内に半田タブレ
フト(6)を供給し、半田タブレット(6)を加熱、熔
融することによって、ペレットマウント部(3)上に、
一定の厚さの半田(5)が積層される。このような半田
(5)上に半導体ベレット(4)を供給し、半田(5)
を加熱した後、凝固させると半導体ベレット(4)がペ
レットマウント! (4)上に固着される。
厚さの半田(5)を積層するため、第7図に示すように
、ペレットマウント部(3)の端部に突起(3a)を突
設したり、又は、第8図に示すように、ペレットマウン
ト部(3)を凹陥部(3b)としている。このような突
起(3a)の間、又は、凹陥部(3b)内に半田タブレ
フト(6)を供給し、半田タブレット(6)を加熱、熔
融することによって、ペレットマウント部(3)上に、
一定の厚さの半田(5)が積層される。このような半田
(5)上に半導体ベレット(4)を供給し、半田(5)
を加熱した後、凝固させると半導体ベレット(4)がペ
レットマウント! (4)上に固着される。
〔発明が解決しようとするXIl!題]放熱板(2)上
のペレットマウント部(3)へは、半田タブレット(6
)が供給された後、加熱、溶融することによって半田(
5)が積層される。
のペレットマウント部(3)へは、半田タブレット(6
)が供給された後、加熱、溶融することによって半田(
5)が積層される。
しかし、半田タブレフト(6)は長期間大気中に保管さ
れており、その表面が酸化されているから、半田タブレ
ット(6)を加熱、溶融して、平田(5)をベレットマ
ウント5(3)上に積層すると、半田(5)とペレット
マウント部(3)との間に一種の断熱層〔図示せず〕が
形成され、半導体ベレ7)(4)で発生した熱を放熱板
(2)へ、伝熱できないといった不具合があった。
れており、その表面が酸化されているから、半田タブレ
ット(6)を加熱、溶融して、平田(5)をベレットマ
ウント5(3)上に積層すると、半田(5)とペレット
マウント部(3)との間に一種の断熱層〔図示せず〕が
形成され、半導体ベレ7)(4)で発生した熱を放熱板
(2)へ、伝熱できないといった不具合があった。
そこで本発明は、半田と放熱板との間に断熱層が形成さ
れないようにした半田層の形成方法を提供することを目
的とする。
れないようにした半田層の形成方法を提供することを目
的とする。
本発明上記目的を達成するため、放熱板を兼ねるペレッ
トマウント部にプレスにより少くとも側面に金属露出部
を有する凹凸を形成し、この凹凸に半田タブレフトを圧
着してペレットマウント部に半田素地を密着させて半田
層を形成することを特徴とする半田層の形成方法を提供
する。
トマウント部にプレスにより少くとも側面に金属露出部
を有する凹凸を形成し、この凹凸に半田タブレフトを圧
着してペレットマウント部に半田素地を密着させて半田
層を形成することを特徴とする半田層の形成方法を提供
する。
C作用〕
半田タブレットの表面に酸化膜が形成されていても、こ
の酸化膜は、半田タブレットがペレットマウント部に形
成した角張った凹凸に圧入校合される際に、角部で削り
取られ、半田タブレフトの素地と、放熱板上のベレット
マウント部素地とが直接に接合する。
の酸化膜は、半田タブレットがペレットマウント部に形
成した角張った凹凸に圧入校合される際に、角部で削り
取られ、半田タブレフトの素地と、放熱板上のベレット
マウント部素地とが直接に接合する。
本発明に係る一実施例を第1図乃至第4図を参照して説
明する。但し、従来と同一部分は同一符号を附して、そ
の説明を省略する。
明する。但し、従来と同一部分は同一符号を附して、そ
の説明を省略する。
本発明を実施するためには、リードフレーム1))の放
熱板(12)上面中央のペレットマウント部(13)に
、プレス成形により角部(14)と凹部(15)とから
なる凹凸(10)を形成する。凹部(15)の側面は、
少なくとも金H露出部(15a)を有する。
熱板(12)上面中央のペレットマウント部(13)に
、プレス成形により角部(14)と凹部(15)とから
なる凹凸(10)を形成する。凹部(15)の側面は、
少なくとも金H露出部(15a)を有する。
このようなベレットマウント部(工3)に、第1図に示
すように、半田タブレフト(6)を供給する。
すように、半田タブレフト(6)を供給する。
そして、第2図に示すように、圧着機構(]6)によっ
て、ペレットマウント部(13)上の半田タブレット(
6)を押圧する。すると、半田タブレフト(6)が凹部
(15)内に圧入楔合し、充填、圧着される。このとき
、半田タブレット(6)の表面に酸化膜が形成されてい
ても、この酸化膜は半田タブレフ1−(6)が凹部(1
5)内に圧入校合する際に、角部(工4)で削られ、半
田タブレフト(6)の素地が露出する。この露出した半
田タブレット(6)の素地が、四部(15)の側壁面と
接合し、半田(5)と放熱板(2)との間に断熱層が介
在することなく、半田層が形成される。
て、ペレットマウント部(13)上の半田タブレット(
6)を押圧する。すると、半田タブレフト(6)が凹部
(15)内に圧入楔合し、充填、圧着される。このとき
、半田タブレット(6)の表面に酸化膜が形成されてい
ても、この酸化膜は半田タブレフ1−(6)が凹部(1
5)内に圧入校合する際に、角部(工4)で削られ、半
田タブレフト(6)の素地が露出する。この露出した半
田タブレット(6)の素地が、四部(15)の側壁面と
接合し、半田(5)と放熱板(2)との間に断熱層が介
在することなく、半田層が形成される。
半田タブレフト(6ンの上面は、第3図に示すように、
粗面なパンチ(17)を押圧することにょフて、酸化膜
を除去する、 そして、酸化膜が除去された半田タブレフ)(6)を加
熱溶融し、第4図に示すように、半導体ベレット(4)
を半田(5)によって、ペレットマウント部(13)に
固着する。
粗面なパンチ(17)を押圧することにょフて、酸化膜
を除去する、 そして、酸化膜が除去された半田タブレフ)(6)を加
熱溶融し、第4図に示すように、半導体ベレット(4)
を半田(5)によって、ペレットマウント部(13)に
固着する。
半導体ベレット(4)で発生した熱は、半田(5)と放
熱板(12)との間に断熱層が介在していないため、確
実に放熱板(12)へ伝熱される。
熱板(12)との間に断熱層が介在していないため、確
実に放熱板(12)へ伝熱される。
尚、ペレットマウント部(13)に形成する凹部(15
)及び半田タブレフト(6)は、形状を限定するもので
はない。例えば、第5図に示すように、ペレットマウン
ト部(13)に円形の窪状の凹部(15)を形成し、そ
の凹部(15)の内径よりも若干大きな直径の軸部(6
a)を有するリベット状の半田タブレット(6)を、そ
のペレットマウント部(13)に、充填、圧着してもよ
い。凹部(15)の側面は金属露出部(i5a)であり
、半田タブレフト(6)の細部(6a)をペレットマウ
ント部(13)の凹部(15)内に圧入校合する際に、
軸部(6a)に形成された酸化膜がペレットマウント部
(13)の凹部(15)の金aX出部(15a)で削ら
れ、半田(5)と放熱板(12)との間に断熱層が介在
しなくなる。
)及び半田タブレフト(6)は、形状を限定するもので
はない。例えば、第5図に示すように、ペレットマウン
ト部(13)に円形の窪状の凹部(15)を形成し、そ
の凹部(15)の内径よりも若干大きな直径の軸部(6
a)を有するリベット状の半田タブレット(6)を、そ
のペレットマウント部(13)に、充填、圧着してもよ
い。凹部(15)の側面は金属露出部(i5a)であり
、半田タブレフト(6)の細部(6a)をペレットマウ
ント部(13)の凹部(15)内に圧入校合する際に、
軸部(6a)に形成された酸化膜がペレットマウント部
(13)の凹部(15)の金aX出部(15a)で削ら
れ、半田(5)と放熱板(12)との間に断熱層が介在
しなくなる。
本発明によれば、半田と放熱板との間に断熱層が形成さ
れず、半田に固着される半導体ベレットで発生した熱が
確実に放熱板へ伝熱されるため、半導体ベレットの発熱
に起因する半導体装置の故障を解消することができる。
れず、半田に固着される半導体ベレットで発生した熱が
確実に放熱板へ伝熱されるため、半導体ベレットの発熱
に起因する半導体装置の故障を解消することができる。
第1図及びgNz図は本発明に係る半田層形成方法を説
明する断面図、第3図は半田タブレフトの上面に形成さ
れた酸化膜を除去する際の断面図、第4図は、半導体ベ
レットを固着した際の断面図、第5図は変形例を示す断
面図である。 j86図はリードフレームに半導体ベレットを固着した
際の斜視図、第7図及び第8図は従来のリードフレーム
の断面図である。 (6)−半田タブレット、 1))・−リードフレーム、 (12)−・・放熱板、 (13) −ベレットマウント部、 (15) −凹部、 (152L−−・金属露出部。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾故P伍1
2 15 [!l]叩
明する断面図、第3図は半田タブレフトの上面に形成さ
れた酸化膜を除去する際の断面図、第4図は、半導体ベ
レットを固着した際の断面図、第5図は変形例を示す断
面図である。 j86図はリードフレームに半導体ベレットを固着した
際の斜視図、第7図及び第8図は従来のリードフレーム
の断面図である。 (6)−半田タブレット、 1))・−リードフレーム、 (12)−・・放熱板、 (13) −ベレットマウント部、 (15) −凹部、 (152L−−・金属露出部。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾故P伍1
2 15 [!l]叩
Claims (1)
- 1)放熱板を兼ねるペレットマウント部にプレスにより
少くとも側面に金属露出部を有する凹凸を形成し、この
凹凸に半田タブレットを圧着してペレットマウント部に
半田素地を密着させて半田層を形成することを特徴とす
る半田層の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2143352A JPH0437054A (ja) | 1990-05-31 | 1990-05-31 | 半田層の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2143352A JPH0437054A (ja) | 1990-05-31 | 1990-05-31 | 半田層の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0437054A true JPH0437054A (ja) | 1992-02-07 |
Family
ID=15336793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2143352A Pending JPH0437054A (ja) | 1990-05-31 | 1990-05-31 | 半田層の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0437054A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386081B1 (ko) * | 2000-01-05 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그 제조 방법 |
WO2010047010A1 (ja) * | 2008-10-22 | 2010-04-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068060A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPS5115855B2 (ja) * | 1971-12-22 | 1976-05-20 |
-
1990
- 1990-05-31 JP JP2143352A patent/JPH0437054A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5115855B2 (ja) * | 1971-12-22 | 1976-05-20 | ||
JPS5068060A (ja) * | 1973-10-17 | 1975-06-07 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386081B1 (ko) * | 2000-01-05 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그 제조 방법 |
WO2010047010A1 (ja) * | 2008-10-22 | 2010-04-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10303252A (ja) | 半導体装置 | |
JP2003258166A (ja) | 半導体装置 | |
JP2003086737A5 (ja) | ||
TW459317B (en) | Joint structure between film substrate semiconductor chip and manufacturing method | |
JPH03230552A (ja) | 半導体素子実装用接合材 | |
JP2006100752A (ja) | 回路装置およびその製造方法 | |
JP2007035865A (ja) | 半導体パッケージとその製造方法 | |
JP2007013073A (ja) | 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板 | |
JP4430523B2 (ja) | 熱拡散シート | |
JPH0437054A (ja) | 半田層の形成方法 | |
JP2007140179A (ja) | 光モジュールおよびその製造方法 | |
JP2013206965A (ja) | プリント基板の製造方法 | |
JP6597056B2 (ja) | 半導体実装装置の加熱ヘッダ及び半導体の接合方法 | |
JPS63317668A (ja) | スパッタリング用タ−ゲット | |
JP2698259B2 (ja) | ヒートシンクの製造方法 | |
JPH0438859A (ja) | 電子部品組立構造及びその組立方法 | |
JP2004006935A (ja) | 封止部材の製造方法、およびその封止部材を用いた半導体装置の製造方法 | |
JPH0969618A (ja) | Ccd固体撮像素子パッケージ及びその封止方法 | |
TWI720653B (zh) | 薄型均溫板 | |
JP3558498B2 (ja) | 半導体装置の製造方法 | |
JPS6259887B2 (ja) | ||
JP2830824B2 (ja) | バンプ付きワークの実装方法および実装構造 | |
JPS5853838A (ja) | 半導体装置 | |
WO2005057986A1 (ja) | 面発光体及びその製造方法 | |
JP2680766B2 (ja) | ヒートシンク、ヒートシンクの製造方法及び混成集積回路 |