JPH04364756A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04364756A JPH04364756A JP14027991A JP14027991A JPH04364756A JP H04364756 A JPH04364756 A JP H04364756A JP 14027991 A JP14027991 A JP 14027991A JP 14027991 A JP14027991 A JP 14027991A JP H04364756 A JPH04364756 A JP H04364756A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- opening
- trench
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 125000006850 spacer group Chemical group 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板へのトレンチ形成方法に関する。
関し、特に半導体基板へのトレンチ形成方法に関する。
【０００２】
【従来の技術】従来、半導体基板にキャパシタの形成や
基板上の素子間分離等を行うためにトレンチ（溝）の利
用が行われている。トレンチ形成の方法を図２を参照し
て説明する。シリコン等の半導体基板に、例えばトレン
チ型キャパシタを形成すると、トレンチの深さが数μｍ
にも達する。このような深いトレンチを形成するには、
まず、シリコン酸化膜等の酸化膜による絶縁膜１を５０
００オングストローム程度の膜厚で半導体基板２上に形
成し、フォトリソグラフィ法によってレジストパターン
を形成し、例えばＲＩＥ（Ｒａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）法による異方性エッチングにより、図２
（Ａ）に示すように酸化膜１に開口部を形成し、その後
レジストを除去する。
基板上の素子間分離等を行うためにトレンチ（溝）の利
用が行われている。トレンチ形成の方法を図２を参照し
て説明する。シリコン等の半導体基板に、例えばトレン
チ型キャパシタを形成すると、トレンチの深さが数μｍ
にも達する。このような深いトレンチを形成するには、
まず、シリコン酸化膜等の酸化膜による絶縁膜１を５０
００オングストローム程度の膜厚で半導体基板２上に形
成し、フォトリソグラフィ法によってレジストパターン
を形成し、例えばＲＩＥ（Ｒａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）法による異方性エッチングにより、図２
（Ａ）に示すように酸化膜１に開口部を形成し、その後
レジストを除去する。
【０００３】次に、この酸化膜１をマスク材としてＲＩ
Ｅを行い、酸化膜開口部の半導体基板に、例えば深さ３
ミクロンミリのトレンチを形成する。こうして形成され
るトレンチの最小開口径は、フォトリソグラフィ法にお
ける解像力によって制限される。
Ｅを行い、酸化膜開口部の半導体基板に、例えば深さ３
ミクロンミリのトレンチを形成する。こうして形成され
るトレンチの最小開口径は、フォトリソグラフィ法にお
ける解像力によって制限される。
【０００４】しかし、集積回路の微細化に伴い、フォト
リソグラフィ法における解像力の限界値を超えた、より
微細な開口径のトレンチを形成する必要がある。
リソグラフィ法における解像力の限界値を超えた、より
微細な開口径のトレンチを形成する必要がある。
【０００５】このため、より微細な径のトレンチを形成
するべく図２（Ｂ）に示すように開口部を含む酸化膜１
上の全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法により、例えばシリコン窒化膜
を第２絶縁膜３として、例えば１５００オングストロー
ム堆積させる。
するべく図２（Ｂ）に示すように開口部を含む酸化膜１
上の全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法により、例えばシリコン窒化膜
を第２絶縁膜３として、例えば１５００オングストロー
ム堆積させる。
【０００６】次に、図２（Ｃ）に示すようにＲＩＥ法に
よって酸化膜１上に堆積されたシリコン窒化膜３をエッ
チングして除去する。このＲＩＥは異方性エッチングで
あり、酸化膜開口部の内壁全体にシリコン窒化膜３が残
る。このシリコン窒化膜３は、いわばスペーサを形成し
、酸化膜１の開口径を狭くする。
よって酸化膜１上に堆積されたシリコン窒化膜３をエッ
チングして除去する。このＲＩＥは異方性エッチングで
あり、酸化膜開口部の内壁全体にシリコン窒化膜３が残
る。このシリコン窒化膜３は、いわばスペーサを形成し
、酸化膜１の開口径を狭くする。
【０００７】この場合のＲＩＥの条件は、開口部の底面
のシリコン窒化膜３を貫通し、酸化膜１上に堆積したシ
リコン窒化膜３を除去するものであるからシリコン窒化
膜に対するエッチングレートが高く、他のシリコン等に
対するエッチングレートが低くなるように選定する。こ
のため、例えばＣＨ４ 、ＣＨＦ３ を５０〜１００［
ｓｃｃｍ］、Ａｒを５００〜１０００［ｓｃｃｍ］、圧
力を５００〜１０００［ｍＴｏｒｒ］、パワーを５００
〜１０００［Ｗ］ とする。こうすると、エッチングレ
ートは、ＳｉＯ２ 、ＳｉＮに対して２０００〜５００
０［オングストローム／ｍｉｎ］、Ｓｉに対して１００
〜５００［オングストローム／ｍｉｎ］となり、シリコ
ン窒化膜を効率良く除去できる。
のシリコン窒化膜３を貫通し、酸化膜１上に堆積したシ
リコン窒化膜３を除去するものであるからシリコン窒化
膜に対するエッチングレートが高く、他のシリコン等に
対するエッチングレートが低くなるように選定する。こ
のため、例えばＣＨ４ 、ＣＨＦ３ を５０〜１００［
ｓｃｃｍ］、Ａｒを５００〜１０００［ｓｃｃｍ］、圧
力を５００〜１０００［ｍＴｏｒｒ］、パワーを５００
〜１０００［Ｗ］ とする。こうすると、エッチングレ
ートは、ＳｉＯ２ 、ＳｉＮに対して２０００〜５００
０［オングストローム／ｍｉｎ］、Ｓｉに対して１００
〜５００［オングストローム／ｍｉｎ］となり、シリコ
ン窒化膜を効率良く除去できる。
【０００８】更に、図２（Ｄ）に示すようにＲＩＥ法に
よって開口部内の半導体基板２をエッチングし、トレン
チ４を形成する。
よって開口部内の半導体基板２をエッチングし、トレン
チ４を形成する。
【０００９】この場合のＲＩＥの条件は、半導体基板を
掘り下げることを目的とするから、スペーサたるシリコ
ン窒化膜３に対するエッチングレートが低く、シリコン
基板２に対するエッチングレートが高くなるように選定
する。例えば、ＨＢｒを２０〜５０［ｓｃｃｍ］、Ｓｉ
Ｆ４ を３〜１０［ｓｃｃｍ］、圧力を１００〜２００
［ｍＴｏｒｒ］、パワーを５００〜１０００［Ｗ］に設
定する。こうすると、エッチングレートは、ＳｉＯ２
、ＳｉＮに対して２００〜５００［オングストローム／
ｍｉｎ］であるのに対し、Ｓｉに対して５０００〜１０
０００［オングストローム／ｍｉｎ］となり、シリコン
基板に効率良くトレンチを掘ることが可能となる。
掘り下げることを目的とするから、スペーサたるシリコ
ン窒化膜３に対するエッチングレートが低く、シリコン
基板２に対するエッチングレートが高くなるように選定
する。例えば、ＨＢｒを２０〜５０［ｓｃｃｍ］、Ｓｉ
Ｆ４ を３〜１０［ｓｃｃｍ］、圧力を１００〜２００
［ｍＴｏｒｒ］、パワーを５００〜１０００［Ｗ］に設
定する。こうすると、エッチングレートは、ＳｉＯ２
、ＳｉＮに対して２００〜５００［オングストローム／
ｍｉｎ］であるのに対し、Ｓｉに対して５０００〜１０
０００［オングストローム／ｍｉｎ］となり、シリコン
基板に効率良くトレンチを掘ることが可能となる。
【００１０】このようにして、開口部内壁のスペーサに
よりリソグラフィ法の限界値よりも更に半径が１５００
オングストローム程小さいトレンチを形成することが可
能となる。
よりリソグラフィ法の限界値よりも更に半径が１５００
オングストローム程小さいトレンチを形成することが可
能となる。
【００１１】
【発明が解決しようとする課題】しかしながら、シリコ
ン窒化膜３によって形成されたスペーサの形状制御が難
しく、スペーサ底部で裾を引いた形状になり易い。こう
なると、スペーサ形成に続く半導体基板へのトレンチ形
成のためのＲＩＥでは、スペーサの裾引き部分でのイオ
ンの反射に起因すると考えられる図２（Ｄ）に示すよう
なトレンチ４の壁面に弓なり状の窪みが発生する。
ン窒化膜３によって形成されたスペーサの形状制御が難
しく、スペーサ底部で裾を引いた形状になり易い。こう
なると、スペーサ形成に続く半導体基板へのトレンチ形
成のためのＲＩＥでは、スペーサの裾引き部分でのイオ
ンの反射に起因すると考えられる図２（Ｄ）に示すよう
なトレンチ４の壁面に弓なり状の窪みが発生する。
【００１２】また、トレンチ形成までに３回のＲＩＥ工
程が必要である。反応性イオンエッチング（ＲＩＥ）は
、エッチング対象物が（イ）Ｓｉ／シリサイド、（ロ）
ＳｉＯ２ ／ＳｉＮ、（ハ）金属に大別される。通常、
Ｓｉ／シリサイドのエッチングを行うとき、ＳｉＯ２
／ＳｉＮのエッチングレートが低くなるように条件を選
定し、逆に、ＳｉＯ２ ／ＳｉＮのエッチングを行うと
き、Ｓｉ／シリサイドのエッチングレートが低くなるよ
うに条件を選定する。これら異なる条件を同一のＲＩＥ
装置に設定することはプロセスの安定性、生産性等の面
から困難であり、夫々専用の装置を用いているので工程
が複雑になっている。
程が必要である。反応性イオンエッチング（ＲＩＥ）は
、エッチング対象物が（イ）Ｓｉ／シリサイド、（ロ）
ＳｉＯ２ ／ＳｉＮ、（ハ）金属に大別される。通常、
Ｓｉ／シリサイドのエッチングを行うとき、ＳｉＯ２
／ＳｉＮのエッチングレートが低くなるように条件を選
定し、逆に、ＳｉＯ２ ／ＳｉＮのエッチングを行うと
き、Ｓｉ／シリサイドのエッチングレートが低くなるよ
うに条件を選定する。これら異なる条件を同一のＲＩＥ
装置に設定することはプロセスの安定性、生産性等の面
から困難であり、夫々専用の装置を用いているので工程
が複雑になっている。
【００１３】よって、本発明はより簡単な工程で真直ぐ
なトレンチを半導体装置に形成する方法を提供すること
を目的とする。
なトレンチを半導体装置に形成する方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
本発明は、半導体基板上に第１絶縁膜を形成する工程と
、上記第１絶縁膜に開口部を形成する工程と、上記第１
絶縁膜上と上記開口部の壁面及び底面とに第２絶縁膜を
形成して上記開口部の開口径を狭める工程と、上記半導
体基板の材質に対応したエッチング条件によって上記第
２絶縁膜上から異方性エッチングを行い、上記開口部の
底面の上記第２絶縁膜を貫通して上記半導体基板に至る
トレンチを形成する工程とを含むことを特徴とする。
本発明は、半導体基板上に第１絶縁膜を形成する工程と
、上記第１絶縁膜に開口部を形成する工程と、上記第１
絶縁膜上と上記開口部の壁面及び底面とに第２絶縁膜を
形成して上記開口部の開口径を狭める工程と、上記半導
体基板の材質に対応したエッチング条件によって上記第
２絶縁膜上から異方性エッチングを行い、上記開口部の
底面の上記第２絶縁膜を貫通して上記半導体基板に至る
トレンチを形成する工程とを含むことを特徴とする。
【００１５】
【作用】半導体基板の材質に対応したエッチング条件に
よって第２酸化膜から異方性エッチを行うことにより、
半導体基板に真直なトレンチが形成される。
よって第２酸化膜から異方性エッチを行うことにより、
半導体基板に真直なトレンチが形成される。
【００１６】
【実施例】以下、本発明の実施例について図１を参照し
て説明する。まず、シリコン等の半導体基板に、例えば
直径５０００オングストローム以下の極めて小さな開口
径を有するトレンチ型キャパシタを形成する場合につい
て考える。最初に第１絶縁膜としてシリコン酸化膜１を
ＣＶＤ法によって半導体基板２上に５０００オングスト
ローム堆積させる。このシリコン酸化膜上にリソグラフ
ィ法によって直径８０００オングストロームの開口部を
有する図示しないレジストパターンを形成する。開口部
のシリコン酸化膜１をエッチングにより除去し、残った
レジストを除去して図１（Ａ）の如きシリコン酸化膜１
の一部が開口されて半導体基板上２が露出した構造を得
る。
て説明する。まず、シリコン等の半導体基板に、例えば
直径５０００オングストローム以下の極めて小さな開口
径を有するトレンチ型キャパシタを形成する場合につい
て考える。最初に第１絶縁膜としてシリコン酸化膜１を
ＣＶＤ法によって半導体基板２上に５０００オングスト
ローム堆積させる。このシリコン酸化膜上にリソグラフ
ィ法によって直径８０００オングストロームの開口部を
有する図示しないレジストパターンを形成する。開口部
のシリコン酸化膜１をエッチングにより除去し、残った
レジストを除去して図１（Ａ）の如きシリコン酸化膜１
の一部が開口されて半導体基板上２が露出した構造を得
る。
【００１７】次に、図１（Ｂ）に示すようにシリコン酸
化膜１の開口部分を含む基板上全面にシリコン窒化膜３
をＣＶＤ法により１５００オングストローム堆積させる
。こうすると、上記開口部の内径はシリコン窒化膜３に
より片側１５００オングストロームずつ狭められるので
、上記開口部の直径は５０００オングストロームとなる
。
化膜１の開口部分を含む基板上全面にシリコン窒化膜３
をＣＶＤ法により１５００オングストローム堆積させる
。こうすると、上記開口部の内径はシリコン窒化膜３に
より片側１５００オングストロームずつ狭められるので
、上記開口部の直径は５０００オングストロームとなる
。
【００１８】次に、ＲＩＥ法により、開口部に堆積され
たシリコン窒化膜３及び半導体基板２の両方に対し、同
一のＲＩＥ装置及び同一のエッチング条件で連続的にエ
ッチングを行う。この場合、エッチング条件は半導体基
板２に対するエッチング条件、すなわち、ＨＢｒを２０
〜５０［ｓｃｃｍ］、ＳｉＦ４ を３〜１０［ｓｃｃｍ
］、圧力を１００〜２００［ｍＴｏｒｒ］、パワーを５
００〜１０００［Ｗ］に設定する。こうすると、エッチ
ングレートは、ＳｉＯ２ 、ＳｉＮに対して２００〜５
００［オングストローム／ｍｉｎ］、Ｓｉに対して５０
００〜１００００［オングストローム／ｍｉｎ］となる
。
たシリコン窒化膜３及び半導体基板２の両方に対し、同
一のＲＩＥ装置及び同一のエッチング条件で連続的にエ
ッチングを行う。この場合、エッチング条件は半導体基
板２に対するエッチング条件、すなわち、ＨＢｒを２０
〜５０［ｓｃｃｍ］、ＳｉＦ４ を３〜１０［ｓｃｃｍ
］、圧力を１００〜２００［ｍＴｏｒｒ］、パワーを５
００〜１０００［Ｗ］に設定する。こうすると、エッチ
ングレートは、ＳｉＯ２ 、ＳｉＮに対して２００〜５
００［オングストローム／ｍｉｎ］、Ｓｉに対して５０
００〜１００００［オングストローム／ｍｉｎ］となる
。
【００１９】この結果、上記開口部の底部にはシリコン
窒化膜３を貫通し、半導体基板２に至る図１（Ｃ）に示
されるような、例えば３ミクロンミリの深さで壁面の真
直ぐなトレンチ４が形成される。シリコン窒化膜３はシ
リコン酸化膜１の内壁部分に残存し、上記開口部の直径
を狭めるスペーサとして機能するため、トレンチの開口
径は直径５０００オングストロームに維持される。
窒化膜３を貫通し、半導体基板２に至る図１（Ｃ）に示
されるような、例えば３ミクロンミリの深さで壁面の真
直ぐなトレンチ４が形成される。シリコン窒化膜３はシ
リコン酸化膜１の内壁部分に残存し、上記開口部の直径
を狭めるスペーサとして機能するため、トレンチの開口
径は直径５０００オングストロームに維持される。
【００２０】このように、ＲＩＥの回数を減しかつトレ
ンチ形状を真直ぐに形成することが可能になる。
ンチ形状を真直ぐに形成することが可能になる。
【００２１】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、トレンチを掘るための異方性エッ
チングの条件を半導体基板に合せて設定し、スペーサと
なる第２絶縁膜及びトレンチが形成される半導体基板を
連続的にエッチングするので、壁面形状が真直ぐなトレ
ンチが形成される。また、エッチング工程数を減らすこ
とが可能となる。
の製造方法によれば、トレンチを掘るための異方性エッ
チングの条件を半導体基板に合せて設定し、スペーサと
なる第２絶縁膜及びトレンチが形成される半導体基板を
連続的にエッチングするので、壁面形状が真直ぐなトレ
ンチが形成される。また、エッチング工程数を減らすこ
とが可能となる。
【図１】本発明の半導体装置のトレンチ形成工程を示す
工程図。
工程図。
【図２】従来の半導体装置のトレンチ形成工程を示す工
程図。
程図。
１ 第１絶縁膜
２ 半導体基板
３ 第２絶縁膜
４ トレンチ
Claims (2)
- 【請求項１】半導体基板上に第１絶縁膜を形成する工程
と、前記第１絶縁膜に開口部を形成する工程と、前記第
１絶縁膜上と前記開口部の壁面及び底面とに第２絶縁膜
を形成して前記開口部の開口径を狭める工程と、前記半
導体基板の材質に対応したエッチング条件によって前記
第２絶縁膜上から異方性エッチングを行い、前記開口部
の底面の前記第２絶縁膜を貫通して前記半導体基板に至
るトレンチを形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】前記第１及び第２絶縁膜は夫々シリコン酸
化膜及びシリコン窒化膜であり、前記異方向性エッチン
グは反応性イオンエッチングであることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027991A JPH04364756A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027991A JPH04364756A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364756A true JPH04364756A (ja) | 1992-12-17 |
Family
ID=15265085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14027991A Pending JPH04364756A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364756A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| JP2014112655A (ja) * | 2012-10-30 | 2014-06-19 | Dainippon Printing Co Ltd | ナノインプリントモールドおよびその製造方法 |
-
1991
- 1991-06-12 JP JP14027991A patent/JPH04364756A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| JP4540058B2 (ja) * | 2005-06-13 | 2010-09-08 | 芝浦メカトロニクス株式会社 | エッチング方法及びデバイスの製造方法 |
| JP2014112655A (ja) * | 2012-10-30 | 2014-06-19 | Dainippon Printing Co Ltd | ナノインプリントモールドおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5330879A (en) | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US7105442B2 (en) | Ashable layers for reducing critical dimensions of integrated circuit features | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| US6458710B1 (en) | Process for forming uniform multiple contact holes | |
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JPH05259269A (ja) | 素子分離領域の形成方法 | |
| JPH04364756A (ja) | 半導体装置の製造方法 | |
| US5620930A (en) | Trench etching in an integrated-circuit semiconductor device | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| JP2944185B2 (ja) | コンタクトエッチング方法 | |
| JP2006261281A (ja) | 半導体装置の製造方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US7001692B2 (en) | Method of forming a mask having nitride film | |
| JPH05283407A (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| US5858874A (en) | Method of fabricating semiconductor device having step of forming plug in contact hole | |
| JPH07135198A (ja) | エッチング方法 |