JPH04363675A

JPH04363675A - Ｉｃテスト装置

Info

Publication number: JPH04363675A
Application number: JP3165036A
Authority: JP
Inventors: Norihiro Tarumoto; 憲寛樽本; Takuji Watanabe; 卓司渡辺
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1991-06-10
Filing date: 1991-06-10
Publication date: 1992-12-16
Anticipated expiration: 2015-07-31
Also published as: JP3071875B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣテスト装置、特に、
テスト対象となるＩＣに対して、所定の入力信号を与え
たときに、この入力信号に応じた出力信号レベルの変化
が所定の割合に到達するまでに要する過渡応答時間Ｔを
測定するためのＩＣテスト装置に関する。

【０００２】

【従来の技術】マイクロコンピュータ、メモリ、論理回
路など、ＩＣを用いた電子回路では、入力信号を与えた
ときに、期待どおりの出力信号が得られることが要求さ
れる。このような要求を満たしているか否かをテストす
るＩＣテスト装置では、通常、所定の周期的なテストパ
ターンを入力信号として与え、このときに得られる出力
信号の波形パターンを解析することによりテストを行っ
ている。特に、テスト対象となるＩＣに対して、ステッ
プ状の入力信号を与えたときに、これに応じた出力信号
の変化の過渡特性を解析することは重要である。たとえ
ば、０Ｖ〜５Ｖにステップ状に立ち上がる入力信号を与
えたとき、同じく０Ｖ〜５Ｖに立ち上がる出力信号が得
られるようなＩＣについて、過渡特性の解析を行うこと
を考える。この場合の過渡特性は、たとえば、入力信号
が立ち上がった時点から、出力信号が５０％まで立ち上
がる時点まで、どの程度の時間がかかったか、というデ
ータに基づいて定量的に判断される。すなわち、入力信
号に応じた出力信号レベルの変化が所定の割合（この場
合５０％）に到達するまでに要する過渡応答時間Ｔを測
定することにより、過渡特性の定量的な解析が可能にな
る。

【０００３】

【発明が解決しようとする課題】従来のＩＣテスト装置
において、上述のような過渡応答時間Ｔを測定するため
には、予め目標となる出力信号レベルを設定しておき、
出力信号がこの目標レベルに到達するまでの時間を求め
る必要がある。たとえば、上述の例では、出力信号が５
０％まで立ち上がる場合の目標レベルは２．５Ｖである
。したがって、オペレータは、予め目標レベルを２．５
Ｖとする設定作業を行わねばならない。しかも、出力信
号が０Ｖ〜３Ｖに立ち上がるような出力信号が得られる
ＩＣについてのテストを行うためには、目標レベルを１
．５Ｖに変更する作業が必要になる。このため、種々の
ＩＣについてのテストを行う場合、オペレータの作業負
担が重いという問題があった。また、出力信号が本来は
０Ｖ〜５Ｖに変化するべきものであるのに、電源電圧の
変動などの原因により、実際には０．１Ｖ〜５．２Ｖに
変化したような場合、目標レベルを２．５Ｖに設定した
のでは正しい過渡応答時間Ｔを得ることはできない。

【０００４】そこで本発明は、簡単な操作で正確な過渡
応答時間Ｔを得ることのできるＩＣテスト装置を提供す
ることを目的とする。

【０００５】

【課題を解決するための手段】本発明は、テスト対象と
なるＩＣに対して、所定の入力信号を与えたときに、こ
の入力信号に応じた出力信号レベルの変化が所定の割合
に到達するまでに要する過渡応答時間Ｔを測定するため
のＩＣテスト装置において、ＩＣに与える所定の入力信
号を発生させる入力信号発生手段と、ＩＣから出力され
る出力信号の波形を取り込む出力波形取込手段と、所定
の基準時刻ｔ０に対して、所定の時刻ｔ１およびｔ２を
設定する時刻設定手段と、測定すべき過渡応答時間を規
定する出力信号レベルの変化割合ｘを設定する割合設定
手段と、出力波形取込手段によって取り込んだ出力波形
について、時刻ｔ１におけるレベルＬ１と、時刻ｔ２に
おけるレベルＬ２と、を求め、出力レベルＬ１とＬ２と
の間を、前記変化割合ｘで按分することにより、目標レ
ベルＬを求める目標レベル演算手段と、出力波形取込手
段によって取り込んだ出力波形について、目標レベルＬ
に到達する時刻ｔを求め、基準時刻ｔ０から時刻ｔに至
るまでの時間を、測定すべき過渡応答時間Ｔとして求め
る過渡応答時間演算手段と、を設けたものである。

【０００６】

【作　　用】本発明によるＩＣテスト装置では、時刻設
定手段に、所定の時刻ｔ１およびｔ２が設定されている
。ここで、時刻ｔ１は、入力信号を与えた後、出力信号が
まだ変化をみせる前の期間中と予想される任意の時刻で
あり、時刻ｔ２は、入力信号を与えたことにより出力信
号が変化し、その変化が十分に安定したと予想される任
意の時刻である。別言すれば、時刻ｔ１における出力信
号の変化は０％であり、時刻ｔ２における出力信号の変
化は１００％であると予想されることになる。目標レベ
ル演算手段は、この２つの時刻において実際に測定され
た出力信号のレベル値Ｌ１，Ｌ２を用い、目標レベルを
自動的に演算する機能を果たす。したがって、従来のＩ
Ｃテスト装置のように、オペレータが目標レベルを設定
する必要はない。また、出力信号の０％に相当する電圧
値および１００％に相当する電圧値が変わった場合であ
っても、常に実際に測定された出力信号のレベルに基づ
いて目標レベルの演算がなされるので、どのような場合
にも正確な目標レベルの設定が可能になる。

【０００７】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は本発明に係るＩＣテスト装置の基本構成
を示すブロック図である。この装置は、テスト対象とな
るＩＣ１０について、過渡応答時間Ｔを求める機能をも
つ。このＩＣテスト装置の基本的な構成要素は、テスト
対象となるＩＣ１０に与えるステップ状の入力信号を発
生させる入力信号発生手段２０と、ＩＣ１０から出力さ
れる出力信号の波形を取り込む出力波形取込手段３０と
、この出力信号の波形を解析するコンピュータ４０であ
る。入力信号発生手段２０は、所定の入力信号を発生で
きる装置であれば、どのようなものを用いてもかまわな
い。また、出力波形取込手段３０は、ＩＣ１０が出力す
るアナログ信号を、デジタル信号に変換するＡ／Ｄ変換
器を備え、この変換後のデジタル信号をコンピュータ４
０に入力させる機能をもった装置であれば、どのような
構成の装置でもかまわない。

【０００８】図では、コンピュータ４０の構成を４つの
機能ブロックで示してある。すなわち、入力信号のステ
ップ状の変化時点を基準時刻ｔ０として、所定の時刻ｔ
１およびｔ２を設定する時刻設定手段４１と、測定すべ
き過渡応答時間を規定する出力信号レベルの変化割合ｘ
を設定する割合設定手段４２と、出力波形取込手段３０
によって取り込んだ出力波形について、時刻ｔ１におけ
るレベルＬ１と、時刻ｔ２におけるレベルＬ２と、を求
め、出力レベルＬ１とＬ２との間を、変化割合ｘで按分
することにより、目標レベルＬを求める目標レベル演算
手段４３と、出力波形取込手段３０によって取り込んだ
出力波形について、目標レベルＬに到達する時刻ｔを求
め、基準時刻ｔ０から時刻ｔに至るまでの時間を、測定
すべき過渡応答時間Ｔとして求める過渡応答時間演算手
段４４である。実際には、これらの各ブロックは、コン
ピュータを構成するハードウエアおよびこれを動作させ
るためのソフトウエアによって実現される。

【０００９】続いて、この装置の動作を、より具体的な
実施例に基づいて説明する。いま、たとえば、入力信号
発生手段２０によって、図２に示すようなステップ状に
変化する入力信号Ａを発生し、これをテスト対象となる
ＩＣ１０に与えた場合を考える。この入力信号Ａは、時
刻ｔ０において０Ｖ〜５Ｖに瞬間的に立ち上がるステッ
プ信号である（実際の回路では、このような信号を発生
させることは不可能であるが、ここでは便宜上、このよ
うな理想的なステップ信号を発生させたものとして説明
する）。このような入力信号Ａを与えると、ＩＣ１０か
らは、たとえば、図２に示すような出力信号Ｂが得られ
る。このように、ＩＣ１０から出力される信号は、入力
信号がなまった形のものとなる。本発明によるＩＣテス
ト装置の目的は、この出力信号Ｂのレベルの変化が所定
の割合に到達するまでに要する過渡応答時間Ｔを測定す
ることである。たとえば、所定の割合として５０％を設
定したとする。この場合、出力信号Ｂのレベルは、０Ｖ
〜５Ｖに変化しているので、この変化を０％〜１００％
の変化と考えれば、５０％の２．５Ｖに到達する時刻は
、図の時刻ｔということになり、求める過渡応答時間Ｔ
は、時刻ｔ０〜時刻ｔに至るまでの時間ということにな
る。

【００１０】ここで、参考のために、従来のＩＣテスト
装置においては、どのようにして過渡応答時間Ｔが測定
されていたかを簡単に述べておく。まず、オペレータは
、出力信号のレベル変化が５０％となる目標レベルを、
電圧値として設定する。すなわち、出力信号が０Ｖ〜５
Ｖに変化すると予想し、目標レベルとして２．５Ｖなる
電圧値を設定する。そして、コンピュータ４０は、取り
込んだ出力波形Ｂを解析し、電圧値が２．５Ｖとなる時
刻ｔを求める。こうして、過渡応答時間Ｔを求めること
ができる。ところが、このような従来装置では、オペレ
ータによる目標レベルの設定作業が必要になり、異なる
電圧レベルを用いた測定を行う場合、その都度、目標レ
ベルを設定する必要がある。また、電源電圧が変動した
ときに、正確な測定ができなくなるという問題がある点
は前述したとおりである。たとえば、出力信号が０Ｖ〜
３Ｖに変化するＩＣについてのテストでは、目標レベル
を１．５Ｖに修正しなければならない。また、出力信号
が０Ｖ〜５Ｖに変化すると予想されたＩＣについてのテ
ストで、実際には、０．１Ｖ〜５．２Ｖに変化した場合
などは、目標レベルを２．５Ｖに設定したのでは、正確
な測定はできなくなる。

【００１１】本発明によるＩＣテスト装置では、正確な
目標レベルが自動的に設定されるのである。以下、その
動作を説明する。まず、オペレータは、時刻設定手段４
１に、入力信号のステップ状の変化時点を基準時刻ｔ０
として、所定の時刻ｔ１およびｔ２を設定する。ここで
、時刻ｔ１は、入力信号を与えた後、出力信号がまだ変
化をみせる前の期間中と予想される任意の時刻であり、
時刻ｔ２は、入力信号を与えたことにより出力信号が変
化し、その変化が十分に安定したと予想される任意の時
刻である。別言すれば、時刻ｔ１における出力信号の変
化は０％であり、時刻ｔ２における出力信号の変化は１
００％であると予想されることになる。具体的には、図
２に示すように、基準時刻ｔ０のすぐ近傍に時刻ｔ１を
設定し、そこから十分な時間が経過した位置に時刻ｔ２
を設定するようにすればよい。時刻ｔ１は、出力信号Ｂ
が立ち上がる時点よりも十分に前であり、時刻ｔ２は、
出力信号Ｂが完全に立ち上がった後である。また、オペ
レータは、割合設定手段４２に、測定すべき過渡応答時
間Ｔを規定する出力信号レベルの変化割合ｘを設定する
。たとえば、出力信号レベルの変化が５０％に到達する
までに要する過渡応答時間Ｔを測定するには、変化割合
ｘ＝５０％を設定しておけばよい。このように、このＩ
Ｃテスト装置では、オペレータは時刻ｔ１，ｔ２と変化
割合ｘを設定する作業を行うだけでよく、これらの設定
値は一度設定しておけば、たとえ入出力信号の電圧値が
変わっても、変える必要はない。

【００１２】さて、出力波形取込手段３０から、図２に
示すような出力信号Ｂが取り込まれると、目標レベル演
算手段４３は、次のような方法により、目標レベルを自
動的に演算する。まず、この出力波形Ｂについて、設定
時刻ｔ１におけるレベルＬ１と、時刻ｔ２におけるレベ
ルＬ２と、を求める。図２に示す例では、Ｌ１＝０Ｖ、
Ｌ２＝５Ｖとなる。そして、この出力レベルＬ１とＬ２
との間を、変化割合ｘで按分することにより、目標レベ
ルＬを求める。すなわち、Ｌ　　＝　　Ｌ１　　＋　　（Ｌ２−Ｌ１）　　・　　
ｘなる演算により、目標レベルＬが求まる。図２に示す
例では、０Ｖと５Ｖの間を変化割合５０％で按分するこ
とにより、目標レベルＬ＝２．５Ｖを得る。こうして、
目標レベルＬが求まると、過渡応答時間演算手段４４は
、出力信号Ｂを解析して、電圧値が目標レベルＬに等し
くなる時刻ｔを求め、時刻ｔ０〜時刻ｔまでの時間を、
過渡応答時間Ｔとして出力する。

【００１３】このような方法で、過渡応答時間Ｔを求め
るようにすると、出力信号Ｂの電圧値がどのようなレン
ジをとる場合であっても支障は生じない。たとえば、出
力信号Ｂが０Ｖ〜３Ｖのレンジをとる場合では、Ｌ１＝
０Ｖ、Ｌ２＝３Ｖという測定結果が得られ、目標レベル
はＬ＝１．５Ｖと適切な値になる。また、電源電圧が変
動するなどの原因で、出力信号Ｂが０．１Ｖ〜５．２Ｖ
のレンジをとる場合では、Ｌ１＝０．１Ｖ，Ｌ２＝５．
２Ｖという測定結果が得られ、目標レベルはＬ＝２．６
５Ｖと正確な値になる。

【００１４】前述のように、出力波形取込手段３０は、
出力信号をデジタル化してコンピュータ４０に入力する
。そこで、目標レベル演算手段４３および過渡応答時間
演算手段４４における演算処理は、このデジタル化され
たデータに基づいて行われる。したがって、図２に示す
出力信号Ｂは、サンプリングされたとびとびの値でしか
定義されていないことになる。そこで、たとえば、時刻
ｔ１に対応する電圧値Ｌ１や時刻ｔ２に対応する電圧値
Ｌ２を求める場合、あるいは、目標レベルＬに対応する
時刻ｔを求める場合、いわゆるバイナリサーチ法を用い
るようにするとよい。このバイナリサーチ法は、公知の
技術であるが、ここでは簡単に原理だけを述べておく。

【００１５】いま、図３に示すような、時間と電圧値と
の関係を示すグラフＣが与えられているときに、所定の
時刻ｔｘに対応する電圧値Ｖｘをバイナリサーチ法で求
めることを考える。この電圧値Ｖｘをバイナリサーチ法
で求める手順の流れ図を図４に示す。まず、図３に示す
ように、所定の時刻ｔｘを境界として、時間軸の一方を
パス領域、他方をフェイル領域と定義する。そして、ス
テップＳ１において、対応する時刻ｔＰが、十分にパス
領域内に存在するであろうと期待される電圧値ＶＰを設
定する。同様に、ステップＳ２において、対応する時刻
ｔＦが、十分にパス領域内に存在するであろうと期待さ
れる電圧値ＶＦを設定する。そして、ステップＳ３にお
いて、ＶＭ＝（ＶＰ＋ＶＦ）／２なる式によって、中間
値ＶＭを求める。図３では、このようにして求められた
中間値ＶＭを、１回目の中間値という意味でＶＭ１と示
してある。続いてステップＳ４において、｜ＶＰ−ＶＭ
｜が、所定の分解能よりも小さくなったか否かを判断す
る。ここで否定的な判断がなされたら、ステップＳ５に
おいて、ＶＭがパス領域にあるか否かが判断される。図
３の例では、ＶＭ１に対応する時刻ｔＭ１はパス領域に
あると判断できる。この場合は、ステップＳ６において
、今までの中間値ＶＭを新たなＶＰとして、ステップＳ
３へ戻る。逆に、フェイル領域にあった場合には、ステ
ップＳ７において、今までの中間値ＶＭを新たなＶＦと
して、ステップＳ３へ戻る。結局、図３の例では、ＶＭ
１を新たなＶＰとして、ステップＳ３へ戻ることになる
。そして、ステップＳ３において、このＶＭ１（新たな
ＶＰ）とＶＦとの中間値ＶＭ２が求められ、ステップＳ
４で否定的な判断がなされると、ステップＳ５において
、ＶＭ２に対応する時刻ｔＭ２がパス領域にあるか否か
が判断される。図３の例では、時刻ｔＭ２はフェイル領
域にあるため、ステップＳ７において、今までの中間値
ＶＭ２を新たなＶＰとして、ステップＳ３に戻ることに
なる。こうして、ＶＰおよびＶＦの位置が順次更新され
、両者の間隔は徐々に縮まってくる。最終的に、ステッ
プＳ４において、｜ＶＰ−ＶＭ｜が、所定の分解能より
も小さくなったと判断されれば、ステップＳ８において
、そのときのＶＰの値を求めるＶｘとし、バイナリサー
チ法は完了する。なお、所定の電圧値Ｖｘに対応する時
刻ｔｘを求める場合も、上述と同様の手順によってバイ
ナリサーチ法を用いることができる。

【００１６】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、入力信号としてステップ状
に立ち上がる信号を用いているが、逆にステップ状に立
ち下がる信号を用いてもかまわない。あるいは、よりゆ
るやかに変化する信号を用いてもよい。また、上述の実
施例では、デジタルデータに対する演算をバイナリサー
チ法によって行う例を示したが、この他の方法によって
演算を行ってもかまわない。

【００１７】

【発明の効果】以上のとおり本発明によるＩＣテスト装
置では、目標レベル演算手段が、実際に測定された出力
信号のレベル値Ｌ１，Ｌ２を用いて目標レベルを自動的
に演算するため、目標レベルの設定作業が不要になり、
簡単な操作で正確な過渡応答時間Ｔを得ることができる
ようになる。

【図面の簡単な説明】

【図１】本発明に係るＩＣテスト装置の基本構成を示す
ブロック図である。

【図２】図１に示す装置において用いられる入力信号お
よび出力信号を示すグラフである。

【図３】図１に示す装置で行われるバイナリサーチ法を
説明するグラフである。

【図４】図１に示す装置で行われるバイナリサーチ法の
手順を示す流れ図である。

【符号の説明】

１０…テスト対象となるＩＣ２０…入力信号発生手段３０…出力波形取込手段４０…コンピュータ４１…時刻設定手段４２…割合設定手段４３…目標レベル演算手段４４…過渡応答時間演算手段Ａ…入力信号Ｂ…出力信号Ｃ…時間と電圧値との関係を示すグラフＴ…過渡応答時
間

Claims

【特許請求の範囲】

【請求項１】　　テスト対象となるＩＣに対して、所定
の入力信号を与えたときに、この入力信号に応じた出力
信号レベルの変化が所定の割合に到達するまでに要する
過渡応答時間Ｔを測定するためのＩＣテスト装置であっ
て、ＩＣに与える所定の入力信号を発生させる入力信号
発生手段と、ＩＣから出力される出力信号の波形を取り
込む出力波形取込手段と、所定の基準時刻ｔ０に対して
、所定の時刻ｔ１およびｔ２を設定する時刻設定手段と
、測定すべき過渡応答時間を規定する出力信号レベルの
変化割合ｘを設定する割合設定手段と、前記出力波形取
込手段によって取り込んだ出力波形について、前記時刻
ｔ１におけるレベルＬ１と、時刻ｔ２におけるレベルＬ
２と、を求め、出力レベルＬ１とＬ２との間を、前記変
化割合ｘで按分することにより、目標レベルＬを求める
目標レベル演算手段と、前記出力波形取込手段によって
取り込んだ出力波形について、前記目標レベルＬに到達
する時刻ｔを求め、前記基準時刻ｔ０から時刻ｔに至る
までの時間を、測定すべき過渡応答時間Ｔとして求める
過渡応答時間演算手段と、を備えることを特徴とするＩ
Ｃテスト装置。