JP2021044604A - 光ｍｏｓｆｅｔリレー駆動電流制御装置 - Google Patents

Abstract

【課題】光ＭＯＳＦＥＴリレーを適用している装置の運用中においても、光ＭＯＳＦＥＴリレーの駆動電流の調整を行うことができる光ＭＯＳＦＥＴリレー駆動電流制御装置を提供することを目的としている。【解決手段】デジタルポテンショメータの抵抗値を調整することによって光ＭＯＳＦＥＴリレーの駆動電流を制御する駆動電流制御部と、光ＭＯＳＦＥＴリレーのオン及びオフを制御する光ＭＯＳＦＥＴリレー制御部と、光ＭＯＳＦＥＴリレー制御部からのオン開始制御信号に基づき、設定された時刻に光ＭＯＳＦＥＴリレーの出力電圧を測定し、出力電圧がオン動作時の基準電圧に達すると推定される時刻をオン時刻として、オン時刻が目標とするオン時刻に対して遅延した時間を検出するオン時刻遅延検出部と、で構成され、遅延した時間に基づいて抵抗値を調整することによってオン時刻の遅延を解消する。【選択図】図１

Description

本願は、光ＭＯＳＦＥＴリレーを制御するための駆動電流を制御する光ＭＯＳＦＥＴリレー駆動電流制御装置に関するものである。

光ＭＯＳＦＥＴリレーは、大電流のスイッチングが可能であり、また、その出力特性は入力電流値に依存しないので、電子スイッチとして広く用いられている。光ＭＯＳＦＥＴリレーは、ＬＥＤ、光電素子とその制御回路及びＭＯＳＦＥＴで構成され、ＬＥＤは一定以上の電流が流れると発光し、それ以下では発光しない。したがって、この発光した光は、光電素子により検出され、ＭＯＳＦＥＴのゲート電圧を制御する。これによりＬＥＤからの光を検出した場合には、ＭＯＳＦＥＴはオン動作となり、ＬＥＤからの光を検出しない場合には、ＭＯＳＦＥＴはオフ動作となる。ＬＥＤに流す電流を制御することで、出力接点をオン、オフすることができる。
しかしながら、光ＭＯＳＦＥＴリレーは、駆動電流の大きさ、素子のばらつき、使用環境温度、素子の経年変化などによって、そのオン時刻、オフ時刻が変化するという課題があった。

そこで、光ＭＯＳＦＥＴリレーに所定の電圧を印加し、光ＭＯＳＦＥＴリレーの出力電圧を規定のタイミングで比較することで、オン時刻及びオフ時刻を測定し、それに基づいて、定期的に光ＭＯＳＦＥＴリレーの駆動電流を調整することで、オン時刻、オフ時刻のばらつきを少なくすることが提案されている(例えば、特許文献１参照。)。

特開２００８−２０５６８５号公報

しかしながら、特許文献１の従来の光ＭＯＳＦＥＴリレー駆動回路は、光ＭＯＳＦＥＴリレーに電圧を与える電圧発生部と、光ＭＯＳＦＥＴリレーの出力電圧を所定値と比較する比較部と、比較部に比較タイミングを規定するストローブ信号を出力し、このストローブ信号をずらしながら比較部の出力を参照することにより、光ＭＯＳＦＥＴリレーのオン時刻及び／またはオフ時刻を測定するタイミング信号発生部と、光ＭＯＳＦＥＴリレーに駆動電流を出力し、タイミング信号発生部が測定したオン時刻及び／またはオフ時刻に基づいて駆動電流が調整される可変電流駆動部とで構成されており、ストローブ信号を少しずつずらしながら、光ＭＯＳＦＥＴリレーの出力電圧を比較して、オン時刻及びオフ時刻を検出するようにしているので、光ＭＯＳＦＥＴリレーのオン時刻を測定するためには、複数回、光ＭＯＳＦＥＴリレーをオン、オフする必要があり、光ＭＯＳＦＥＴリレーを適用している装置の運用中にオン時刻を測定することはできず、装置の運用開始前、あるいは装置の運用停止時に、光ＭＯＳＦＥＴリレーのオン時刻およびオフ時刻の測定と、光ＭＯＳＦＥＴリレーの駆動電流の調整を行う必要があるという課題があった。

本願は、上記の課題を解決するためになされたものであり、光ＭＯＳＦＥＴリレーを適用している装置の運用中においても、光ＭＯＳＦＥＴリレーが経年劣化等により、オン時刻が遅延した場合に、光ＭＯＳＦＥＴリレーの駆動電流の調整を行うことができる光ＭＯＳＦＥＴリレー駆動電流制御装置を提供することを目的としている。

上記課題を解決するために、本願に開示される光ＭＯＳＦＥＴリレー駆動電流制御装置は、デジタルポテンショメータの抵抗値を調整することによって光ＭＯＳＦＥＴリレーの駆動電流を制御する駆動電流制御部と、前記光ＭＯＳＦＥＴリレーのオン及びオフを制御する光ＭＯＳＦＥＴリレー制御部と、前記光ＭＯＳＦＥＴリレー制御部からのオン開始制御信号に基づき、設定された時刻に前記光ＭＯＳＦＥＴリレーの出力電圧を測定し、前記出力電圧がオン動作時の基準電圧に達すると推定される時刻をオン時刻として、前記オン時刻が目標とするオン時刻に対して遅延した時間を検出するオン時刻遅延検出部と、を備え、前記遅延した時間に基づいて前記抵抗値を調整することによって前記オン時刻の遅延を解消することを特徴とするものである。

本願に開示される光ＭＯＳＦＥＴリレー駆動電流制御装置によれば、設定された時刻で光ＭＯＳＦＥＴリレーの出力電圧を測定し、出力電圧がオン動作時の基準電圧に達すると推定されるオン時刻が目標とするオン時刻に対して遅延した時間を検出して調整することで、光ＭＯＳＦＥＴリレーを使用している装置の運用中においても、オン時刻の遅延を解消し、光ＭＯＳＦＥＴリレーのオン時刻を一定に保つことができるという効果がある。

実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。 実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置の概略構成図である。 実施の形態１における光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を示す図である。 実施の形態２に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。 実施の形態２における光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を示す図である。 実施の形態３に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。 実施の形態４に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。 実施の形態４における複数の光ＭＯＳＦＥＴリレーの各チャネルの出力電圧Ｖの時間変化を示す図である。 実施の形態４における複数の光ＭＯＳＦＥＴリレーの出力をラッチする時刻を説明するための図である。

実施の形態１．
図１は、実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。図２は、実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置の概略構成図である。図３は、実施の形態１における光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を示す図である。

次に、図１を用いて、実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成について説明する。光ＭＯＳＦＥＴリレーシステム１は、本実施の形態１における制御対象である光ＭＯＳＦＥＴリレー２と、光ＭＯＳＦＥＴリレー２の駆動電流を制御するデジタルポテンショメータ３と、光ＭＯＳＦＥＴリレー２にアナログ信号を出力するアナログ信号出力装置４と、アナログ信号をデジタル信号に変換して光ＭＯＳＦＥＴリレー駆動電流制御装置５に出力するＡＤコンバータ６と、必要に応じて光ＭＯＳＦＥＴリレー駆動電流制御装置５からの出力を受け取る外部制御装置７と、で構成されている。

また、光ＭＯＳＦＥＴリレー駆動電流制御装置５は、デジタルポテンショメータ３の抵抗値制御を行う駆動電流制御部５１と、光ＭＯＳＦＥＴリレー２のオン、オフを制御する光ＭＯＳＦＥＴリレー制御部５２と、ＡＤコンバータ６からの出力電圧を測定し、出力電圧がオン動作時の基準電圧に達すると推定される時刻をオン時刻として、オン時刻が目標とするオン時刻に対して遅延した時間を検出するオン時刻遅延検出部５３と、必要に応じて外部制御装置７にデータを出力するデータ処理部５４と、で構成されている。

ここで、光ＭＯＳＦＥＴリレー制御部５２は、上述した機能以外に光ＭＯＳＦＥＴリレー駆動電流制御装置５の全体の制御を統括している。

図２に示すように、光ＭＯＳＦＥＴリレー駆動電流制御装置５が備える各機能部５１から５４等は、処理装置８０、記憶装置８１、入力装置８２、出力装置８３、及び表示装置８４により実現される。

ここで、処理装置８０は、専用のハードウェアであっても、記憶装置８１に格納されるプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰともいう）であってもよい。

処理装置８０が専用のハードウェアである場合、処理装置８０は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、またはこれらを組み合わせたものが該当する。駆動電流制御部５１、光ＭＯＳＦＥＴリレー制御部５２、オン時刻遅延検出部５３及びデータ処理部５４の各部の機能それぞれを処理装置８０で実現してもよいし、各部の機能をまとめて処理装置８０で実現してもよい。

処理装置８０がＣＰＵの場合、駆動電流制御部５１、光ＭＯＳＦＥＴリレー制御部５２、オン時刻遅延検出部５３及びデータ処理部５４の各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェア及びファームウェアは処理プログラムとして記述され、記憶装置８１に格納される。処理装置８０は、記憶装置８１に記憶された処理プログラムを読み出して実行することにより、各部の機能を実現する。すなわち、光ＭＯＳＦＥＴリレー駆動電流制御装置５は、処理装置８０により実行されるときに、光ＭＯＳＦＥＴリレー２からのアナログ信号をデジタル信号に変換するＡＤコンバータ６からデジタル信号を取り込むための処理工程、取得されたデジタル信号により光ＭＯＳＦＥＴリレー２のオン時刻の遅延を検出する処理工程、検出されたオン時刻の遅延結果に基づいて光ＭＯＳＦＥＴリレー２のＬＥＤに流す駆動電流を調整する処理工程、及び外部制御装置７にデータ処理結果を出力する処理工程が結果的に実行されることになる処理プログラムを格納するための記憶装置８１を備える。また、これらの処理プログラムは、駆動電流制御部５１、光ＭＯＳＦＥＴリレー制御部５２、オン時刻遅延検出部５３及びデータ処理部５４の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、記憶装置８１とは、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等が該当する。

なお、オン時刻遅延検出部５３の機能については、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、オン時刻遅延検出部５３については専用のハードウェアとしての処理装置８０でその機能を実現し、駆動電流制御部５１については処理装置８０が記憶装置８１に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。

このように、処理装置８０は、ハードウェア、ソフトウェア、ファームウェア、または、これらの組み合わせによって、上述の各機能を実現することができる。

記憶装置８１は、上述の処理工程を実行するプログラムを格納するほか、ＡＤコンバータ６から取得したデジタル信号データ（光ＭＯＳＦＥＴリレーの出力電圧）、オン時刻遅延検出部５３においてデジタル信号データを用いて、基準電圧と比較することで推定されたオン時刻、駆動電流制御部５１の指令により調整された抵抗値等を格納する。

また、入力装置８２は、ＡＤコンバータ６から出力された光ＭＯＳＦＥＴリレー２からの出力電圧（デジタル信号データ）を予め決められた時刻に定期的に取得する。出力装置８３は、駆動電流制御部５１及びデータ処理部５４に相当し、光ＭＯＳＦＥＴリレー制御部５２の制御指令に基づき駆動電流制御部５１はデジタルポテンショメータ３の抵抗値の調整の実行あるいは停止を指令する。表示装置８４は、処理装置８０において実行される状況等を適宜表示する。

次に、図３の光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を参照して、実施の形態１に係る光ＭＯＳＦＥＴリレー駆動電流制御装置における光ＭＯＳＦＥＴリレーのオン時刻を調整する方法について説明する。

Ｔｏｎは、光ＭＯＳＦＥＴリレー制御部５２により光ＭＯＳＦＥＴリレー２をオンにする開始時刻を示す。また、設定時刻Ｔ１，Ｔ２は、オン時刻遅延検出部５３が、ＡＤコンバータ６によりデジタル変換された光ＭＯＳＦＥＴリレー２の出力電圧Ｖを測定する時刻を示す。ＴＬは、測定された出力電圧Ｖがデータ処理部５４によって外部制御装置７に出力される設定時刻を示す。ここで、ＴＬは、光ＭＯＳＦＥＴリレー２の駆動電流調整後で、オン動作が安定する時刻とするため、ＴＬ≧Ｔ１，Ｔ２を満足させる必要がある。

まず、光ＭＯＳＦＥＴリレー制御部５２は、時刻Ｔｏｎに光ＭＯＳＦＥＴリレー２をオンにするよう駆動電流制御部５１に指令を出す。駆動電流制御部５１は、デジタルポテンショメータ３を介して光ＭＯＳＦＥＴリレー２のＬＥＤに駆動電流を流すことで、光ＭＯＳＦＥＴリレー２のオン動作を開始させるが、実際には立ち上がりに時間を要する。

そこで、オン時刻遅延検出部５３は、まず、第一の設定時刻Ｔ１において光ＭＯＳＦＥＴリレー２の出力電圧Ｖ１を測定し（図３の破線は、駆動電流調整前を示す。）、続いて、第二の設定時刻Ｔ２（＞Ｔ１）において光ＭＯＳＦＥＴリレー２のオン動作時の基準電圧となる出力電圧Ｖ２を測定する。ここで、設定時刻Ｔ２は、光ＭＯＳＦＥＴリレー２が安定したオン動作となる時刻を設定する。その後、オン時刻遅延検出部５３は、出力電圧Ｖ１が、基準電圧Ｖ２に達すると推定される時刻であるオン時刻Ｔｍを算出する（図３の例では、オン時刻Ｔｍは、Ｔ１とＴ２の間にある。）。その結果、Ｖ１＜Ｖ２である場合には、算出されたオン時刻Ｔｍが目標とするオン時刻Ｔｔ（ここでは、Ｔｔ＝Ｔ１である。）より遅延していると判定し、オン時刻遅延検出部５３は、光ＭＯＳＦＥＴリレー制御部５２にその旨通知する。

駆動電流制御部５１は、光ＭＯＳＦＥＴリレー制御部５２からの指令に基づき、デジタルポテンショメータ３の抵抗値を一段下げる調整を行い、光ＭＯＳＦＥＴリレー２のＬＥＤに流す駆動電流を増加させて、光ＭＯＳＦＥＴリレー２のオン時刻を早める。設定時刻Ｔ１での出力電圧Ｖ１が基準電圧Ｖ２に対して許容範囲内に収まるように、光ＭＯＳＦＥＴリレー２をオンにする度に、この作業を繰り返し、駆動電流を制御するため抵抗値を調整する（図３の実線は、駆動電流調整後を示す。）。すなわち、設定時刻Ｔ１における出力電圧Ｖ１が基準電圧Ｖ２となるよう調整して、設定時刻Ｔ１が目標とするオン時刻Ｔｔとなるようにする。これにより、光ＭＯＳＦＥＴリレー２の劣化等によりオン時刻の遅延が発生する場合においても、一定のオン時刻で光ＭＯＳＦＥＴリレー２を動作させることができる。なお、設定時刻Ｔ１，Ｔ２は、光ＭＯＳＦＥＴリレー２の動作特性及び目的とするオン時刻に応じて決めればよい。

このように、実施の形態１では、光ＭＯＳＦＥＴリレーからの出力電圧に基づいて、光ＭＯＳＦＥＴリレーのオン時刻の遅延時間を検出し、調整することで、光ＭＯＳＦＥＴリレーを適用している装置の運用中においても、光ＭＯＳＦＥＴリレーのオン時刻の遅延を解消し、光ＭＯＳＦＥＴリレーのオン時刻を一定に保つことができる。

ここで、実施の形態１では、光ＭＯＳＦＥＴリレーのオン時刻の遅延を安定して検出するため、光ＭＯＳＦＥＴリレーからのアナログ出力電圧をＡＤコンバータでアナログ値をデジタル値に変換しているが、アナログ出力電圧のまま、処理を行って光ＭＯＳＦＥＴリレーのオン時刻を調整することも可能である。

これにより、光ＭＯＳＦＥＴリレー駆動電流制御装置内で出力電圧と基準電圧の値を比較することができ、アナログ信号出力装置からのアナログ電圧が変動する場合においても、オン時刻を測定するために所定の電圧を出力する回路を追加することなく、オン時刻の遅延を検出することが可能であり、自動的に光ＭＯＳＦＥＴリレーの駆動電流を調整することができる。

実施の形態２．
図４は、実施の形態２に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。図５は、実施の形態２における光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を示す図である。実施の形態１との相違点は、実施の形態２に係る光ＭＯＳＦＥＴリレー駆動電流制御装置では、初回起動時の光ＭＯＳＦＥＴリレーのオン時刻と出力電圧を記憶する記憶部５５が備えられている点である。他の構成は、実施の形態１の図１及び図２と同様であるので説明を省略する。

図４に示すように、実施の形態２では、光ＭＯＳＦＥＴリレー２の初回起動時のオン時刻を初期値として、目標とするオン時刻Ｔ０と出力電圧Ｖ２（＝Ｖ０）が記憶部５５に記憶されている。実施の形態１と同様、設定時刻Ｔ１及びＴ２における出力電圧Ｖ１とＶ２とを比較し、Ｖ１＜Ｖ２である場合には、オン時刻Ｔｍが目標とするオン時刻Ｔ０より遅延していると判定し、設定時刻Ｔ１における出力電圧Ｖ１がＶ２と同じ値となるようデジタルポテンショメータ３の抵抗値を調整する（図５参照。）。すなわち、実施の形態１では、出力電圧Ｖ１とＶ２とを比較し、オン時刻Ｔｍが設定時刻Ｔ１より前になるように調整したのに対して、実施の形態２では、オン時刻Ｔｍが目標とするオン時刻Ｔ０より前になるように調整する。これにより、目標とするオン時刻Ｔ０は、出力電圧を測定する設定時刻Ｔ２に依らず決定されるので、固定値となり、光ＭＯＳＦＥＴリレーのオン時刻が遅延した場合において、デジタルポテンショメータ３の抵抗値の調整を繰り返す必要がなく、少ない回数の調整で、いつでも初回起動時のオン時刻Ｔ０に戻すことができる。

このように、実施の形態２では、実施の形態１の機能に加え、さらに光ＭＯＳＦＥＴリレーのオン時刻が遅延した場合において、初回起動時のオン時刻に戻すことが可能となる。したがって、次回の駆動電流の調整までに時間的に余裕があるため、デジタルポテンショメータの調整回数を減らすことができ、ポテンショメータの劣化を抑制することができる。

実施の形態３．
図６は、実施の形態３に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。実施の形態２との相違点は、実施の形態３に係る光ＭＯＳＦＥＴリレー駆動電流制御装置では、さらに光ＭＯＳＦＥＴリレーあるいはデジタルポテンショメータの劣化を判定する劣化判定部５６が備えられている点である。他は、実施の形態２の図４と同様であるので説明を省略する。

光ＭＯＳＦＥＴリレー２の駆動電流を制御するためデジタルポテンショメータ３の抵抗値を調整してから、次の駆動電流を調整するまでの時間間隔が短くなり既定時間以内となった場合、デジタルポテンショメータ３の抵抗値の調整回数が既定値を超えた場合、あるいはデジタルポテンショメータ３の抵抗値の値が小さくなり光ＭＯＳＦＥＴリレー２の駆動電流が既定値以上となった場合は、劣化判定部５６は光ＭＯＳＦＥＴリレー２あるいはデジタルポテンショメータ３が劣化していると判定する。さらに、データ処理部５４は、その判定結果を外部制御装置７に送信する。

このように、実施の形態３では、実施の形態１及び２の機能に加え、劣化判定部を備えているため、光ＭＯＳＦＥＴリレーあるいはデジタルポテンショメータの劣化を検知することができ、光ＭＯＳＦＥＴリレーシステムの障害発生を未然に防止することができる。

実施の形態４．
図７は、実施の形態４に係る光ＭＯＳＦＥＴリレー駆動電流制御装置を含む光ＭＯＳＦＥＴリレーシステムの全体の構成を示す機能ブロック図である。図８は、実施の形態４における光ＭＯＳＦＥＴリレーの出力電圧Ｖの時間変化を示す図である。図９は、複数の光ＭＯＳＦＥＴリレーの出力をラッチする時刻を説明するための図である。実施の形態３との相違点は、実施の形態４に係る光ＭＯＳＦＥＴリレーシステム１００では、制御対象とする光ＭＯＳＦＥＴリレー２１，２２，…，２ｎが複数である場合に対応して、遅延した時間に合わせて出力電圧を取り込む時刻を調整するラッチ時間制御部５７が備えられている点である。また、光ＭＯＳＦＥＴリレー２１，２２，…，２ｎに対応して、デジタルポテンショメータ３，３１，３２，…，３ｎ及びアナログ信号出力装置４１，４２，…，４ｎも複数設けられている。他は、実施の形態３の図６と同様であるので説明を省略する。実施の形態４における各チャネル間のオン時刻を設定時間で調整する説明を示す図である。

図８では、光ＭＯＳＦＥＴリレー２１，２２，…，２ｎからの出力チャンネルの内、ＣＨ１，ＣＨ２及びＣＨ３のオン時刻ＴＬ１，ＴＬ２，ＴＬ３のみを表示している。また、図９に示すように、それぞれの調整前のオン時刻ＴＬ１，ＴＬ２，ＴＬ３は、調整されたオン時刻（正常時）と比較して、目標とするオン時刻ＴＬに対して、ＴＬ１＞ＴＬ，ＴＬ２＝ＴＬ，ＴＬ３＜ＴＬと、ばらついている。そのため、ラッチ時間制御部５７により、光ＭＯＳＦＥＴリレー２１，２２，…，２ｎからの出力を取り込む時刻を調整する。データ処理部５４は、調整された時刻で取り込まれたオン時刻を送信時刻ＴＳにて外部制御装置７へ送信する。

通常は、すべての光ＭＯＳＦＥＴリレーのオン時刻が調整された後に取り込み、送信時刻ＴＳで外部制御装置７へ送信される。これに対して、光ＭＯＳＦＥＴリレー２１，２２，…，２ｎからの出力チャンネルのオン時刻にばらつきが生じ、特定の光ＭＯＳＦＥＴリレーのオン時刻が設定されたオン時刻ＴＬを超えた場合であっても、他の光ＭＯＳＦＥＴリレーのオン時刻が設定時刻ＴＬ以下であり、オン時刻ＴＬ１，ＴＬ２，…，ＴＬｎの合計がＴＬ×ｎを超えず、外部制御装置７へのデータを送信する送信時刻ＴＳまでに全チャンネルのデータをセットすることができる場合は（ＴＳ≧ＴＬ×ｎを満たす場合）その状態で出力を取り込み、外部制御装置７へ送信される。特定の光ＭＯＳＦＥＴリレーのオン時刻が設定時刻ＴＬを超えた状態であっても、そのままの設定を利用することが可能であり、オン時刻の遅延が大きくなってもそのまま動作を継続することが可能であるので、光ＭＯＳＦＥＴリレー駆動電流制御装置の寿命を延長させることができる。

このように、実施の形態4では、外部制御装置へのデータを送信する際、特定の光ＭＯＳＦＥＴリレーのオン時刻が設定時刻を超えた場合であっても、合計のオン時刻が外部制御装置へのデータを送信する送信時刻を超えなければ、そのまま動作を継続することが可能である。光ＭＯＳＦＥＴリレー駆動電流制御装置の寿命を延長させることができる。

また、本願は、様々な例示的な実施の形態及び実施態様例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

また、図において、同一符号は、同一または相当部分を示す。

１，１００ 光ＭＯＳＦＥＴリレーシステム、２，２１，２２，…，２ｎ 光ＭＯＳＦＥＴリレー、３，３１，３２，…，３ｎ デジタルポテンショメータ、４，４１，４２，…，４ｎ アナログ信号出力装置、５ 光ＭＯＳＦＥＴリレー駆動電流制御装置、５１ 駆動電流制御部、５２ 光ＭＯＳＦＥＴリレー制御部、５３ オン時刻遅延検出部、５４ データ処理部、５５ 記憶部、５６ 劣化判定部、５７ ラッチ時間制御部、６ ＡＤコンバータ、７ 外部制御装置、８０ 処理装置、８１ 記憶装置、８２ 入力装置、 ８３ 出力装置、８４ 表示装置

Claims (4)

1. デジタルポテンショメータの抵抗値を調整することによって光ＭＯＳＦＥＴリレーの駆動電流を制御する駆動電流制御部と、
   前記光ＭＯＳＦＥＴリレーのオン及びオフを制御する光ＭＯＳＦＥＴリレー制御部と、
   前記光ＭＯＳＦＥＴリレー制御部からのオン開始制御信号に基づき、設定された時刻に前記光ＭＯＳＦＥＴリレーの出力電圧を測定し、前記出力電圧がオン動作時の基準電圧に達すると推定される時刻をオン時刻として、前記オン時刻が目標とするオン時刻に対して遅延した時間を検出するオン時刻遅延検出部と、
   を備え、
   前記遅延した時間に基づいて前記抵抗値を調整することによって前記オン時刻の遅延を解消することを特徴とする光ＭＯＳＦＥＴリレー駆動電流制御装置。
2. 前記光ＭＯＳＦＥＴリレーの初回起動時のオン動作時の前記出力電圧を記憶する記憶部を備え、記憶された前記出力電圧を前記基準電圧とすることを特徴とする請求項１に記載の光ＭＯＳＦＥＴリレー駆動電流制御装置。
3. 前記抵抗値の調整回数に基づいて前記光ＭＯＳＦＥＴリレーあるいは前記デジタルポテンショメータの劣化を判定する劣化判定部を備えたことを特徴とする請求項１または請求項２に記載の光ＭＯＳＦＥＴリレー駆動電流制御装置。
4. 制御対象とする前記光ＭＯＳＦＥＴリレーが複数である場合に対応して、前記遅延した時間に合わせて前記出力電圧を取り込む時刻を調整するラッチ時間制御部を備えたことを特徴とする請求項１から請求項３のいずれか１項に記載の光ＭＯＳＦＥＴリレー駆動電流制御装置。

Images