JPH04348387A - カーソル発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＲＴ上で使用されて
いるカーソルの周囲に枠があるパターンのカーソル発生
装置に関し、詳しくはカーソルの周囲の枠のパターンを
自動的に発生させるカーソル発生装置である。

【０００２】

【従来の技術】図１１に示すように、ＣＲＴ上で使用さ
れているカーソルのパターンが一色だけであると背景と
同色である場合にカーソルが判別できなくなるから、カ
ーソルのパターンにはカーソル本来のパターンであるカ
ーソルパターンとカーソルの周囲の枠のパターンであっ
て背景色と異なる色になったマスクパターンの重なりあ
ったものをカーソルとして使用する。図１２は従来例の
カーソル発生装置の構成図である。１０は端子Ｃから入
力される外部のポイティングデバイス等の信号からＣＲ
Ｔ上のどの位置にカーソルを表示させるか記憶するカー
ソル位置レジスタ、２０はＣＲＴ上の現時点の表示位置
（以下、スキャン座標と呼ぶ）を端子から入力するラス
タ信号（水平同期信号と垂直同期信号）およびドットク
ロックを用いてカウントすることで検出するスキャンカ
ウンタ、３０はカーソル位置レジスタとスキャンカウン
タのデータを比較し、スキャン座標値がカーソルを表示
させる位置であると判断するとメモリ４０のパターンデ
ータを参照しこのパターンデータを出力回路７０に出力
する制御を行う読出し回路、４０はカーソルパターンの
データが格納されているパターンメモリ、５０は端子Ｄ
から入力されるＣＰＵ等からのデータによりパターンメ
モリ４０にパターンデータを書き込むための書き込みア
ドレスレジスタ、７０はパターンメモリ４０からのパタ
ーンデータを外部回路（ＣＲＴに表示させる色を指定す
るようなカラールックアップテーブル等）に色データ信
号として出力する出力回路である。尚、端子Ｒ，Ｃ，Ｄ
は各々１ビットとは限らない。この従来例のカーソル発
生装置ではカーソルのパターンを１種類しか出力しない
から上記カーソルの周囲に枠があるパターンを発生させ
るには図１３に示される構成となる。１０１および１０
２は図１２に示したカーソル発生装置で、カーソル発生
装置１０１からカーソルパターンが、カーソル発生装置
１０２からマスクパターンが出力される。２００はカラ
ールックアップテーブルで、入力端子Ａと入力端子Ｂに
入力される色データ信号の組合せで指定された色のデー
タの信号を、ＣＲＴもしくはＣＲＴ出力信号コントロー
ラに出力するものである。

【０００３】

【発明が解決しようとする課題】上記の構成ではカーソ
ル発生装置が２個必要であり、２個のメモリに書き込む
２個のデータパターンを作らなくてはならない。本発明
はこのような課題を解決しようとしたものであり、カー
ソルの枠の幅のデータををもとに、カーソルの周囲のス
キャン座標に相当するアドレスを自動的に演算すること
により、カーソル発生の際のソフトウェアを簡単化しか
つ部品点数を削減したカーソル発生装置を実現しようと
するものである。

【０００４】

【課題を解決するための手段】（１）本発明は、カーソ
ルのパターンを記憶するメモリと、ラスタ信号およびド
ットクロックからＣＲＴ上の現時点の表示位置を検出す
るスキャンカウンタと、カーソル位置を示すカーソル位
置レジスタと、上記スキャンカウンタのカウント値とカ
ーソル位置レジスタからの信号でメモリの読出しを制御
する読出し回路を有するカーソル発生装置に於いて、カ
ーソルの枠の幅のデータからメモリを読み出すアドレス
を演算する読出しアドレス演算回路と、このアドレス演
算回路からのアドレスと上記読出し回路からの信号で上
記メモリからデータを出力しこのデータを演算すること
により２個の出力信号を制御する出力制御回路と、各々
の出力信号の組合せで、カーソルのデータおよびカーソ
ルの枠のデータを出力する２個の出力回路とを設け、カ
ーソルのパターンとカーソルの枠のパターンのデータを
自動的に出力できることを特徴とするカーソル発生装置
である。 （２）カーソルのパターンを記憶する第１のメモリと、
ラスタ信号およびドットクロックからＣＲＴ上の現時点
の表示位置を検出するスキャンカウンタと、カーソル位
置を示すカーソル位置レジスタと、上記スキャンカウン
タのカウント値とカーソル位置レジスタからの信号でメ
モリの読出しを制御する読出し回路とを有するカーソル
発生装置に於いて、、カーソルの枠の幅のデータから第
１のメモリの読込みアドレスを演算し、第１のメモリか
ら読み出されたデータを演算し第２のメモリの所定のア
ドレスにデータを書き込むメモリ書き込み演算回路と、
上記のデータを記憶する第２のメモリと、第１のメモリ
と第２のメモリの各々からの出力信号を出力する出力回
路を設け、カーソルのパターンとカーソルの枠のパター
ンのデータを自動的に出力できることを特徴とするカー
ソル発生装置である。

【０００５】

【作用】本発明のカーソル発生装置では、カーソルの枠
の幅のデータをもとに、カーソルの周囲のスキャン座標
に相当するアドレスを自動的に演算し、出力回路を制御
しカーソルのパターンとカーソルの枠のパターンとのを
出力する。

【０００６】

【実施例】図１は、本発明の第１の実施例の構成図であ
る。図１で図１２と同一のものは同一符号を付ける。

【０００７】１１は、カーソルの枠のデータ（マスク幅
信号）を入力するとともにし、カ−ソル位置レジスタか
らカーソル位置を示す信号を入力し、さらにのスキャン
カウンタのカウント値によって示されるスキャン座標を
入力し、このスキャン座標および周囲の座標のカーソル
のデータをパターンメモリ４０から読み出すためのアド
レスの生成をする読出しアドレス演算回路、６０はパタ
ーンメモリ４０から読み出されたデータをもとに図１０
に示されているルックアップテーブルの入力端子Ａと入
力端子Ｂへの入力データを決定し出力信号を制御する出
力制御回路、７０，７１は出力信号をドットクロック（
ＣＲＴに表示させるタイミングクロック）に同期して出
力する出力回路である。この第１の実施例の動作を図を
用いて説明する。図３に示すようにラスタ信号およびド
ットクロックを用いてカウントすることでスキャン座標
を検出しスキャン座標とカーソル位置レジスタの値が一
致するとき、カーソルのパターンを表示が開始する。 すなわちカーソル位置レジスタの（ｘ，ｙ）から縦横の
指定されたドット分はパターンメモリの内容を表示する
ことになる。このパターンメモリ４０の内容を表示する
区域をカーソル表示エリアと呼ぶ。例えばカーソル表示
エリアを６４ドット×６４ドットとすると、スキャン座
標（ｘ，ｙ），（ｘ＋６３，ｙ）（ｘ，ｙ＋６３），（
ｘ＋６３，ｙ＋６３）の点に囲まれた区域で、そのスキ
ャン座標に該当するパターンメモリ４０のアドレスのデ
ータを読出し、出力出力回路のデータを制御する。詳し
くは、スキャン座標が上記カーソル表示エリア内である
とき、カーソルの枠の幅を１ドットとすると、図４に示
すようにスキャン座標自身とそのスキャン座標の周辺の
８個のカーソルのパターンデータを読出し、（１）その
スキャン座標自身はカーソルパターンを表示する場合、
（２）そのスキャン座標自身はカーソルパターンを表示
しないが、周辺の一つでもカーソルパターンに該当する
場合、（３）そのスキャン座標自身および周辺もカーソ
ルパターンを表示しない場合、の３種類に分け、その３
種類に対応して切り替え回路６０で、出力回路のデータ
を制御することによりルックアップテーブルの入力端子
Ａと入力端子Ｂへの入力データを決定する。このように
入力データを決定することにより、図５に示すような枠
付きカーソルパターンを生成する。

【０００８】図６は、本発明の第１の実施例の具体的構
成図である。例えばこの第１の実施例を用い、カーソル
表示エリアが６４×６４ドット、カーソルの枠の幅（以
下マスク幅と呼ぶ）を１ドットであるカーソルを表示し
ようとする。上記（１）の場合すなわちカーソル表示エ
リアでカーソルパターンを表示する場合は、本発明のカ
ーソル発生装置では、次に接続されているルックアップ
テーブルの入力端子ＡをＨレベルに入力端子ＢをＬレベ
ルにする為に、出力端子ｏｕｔ１にＨレベルを出力端子
ｏｕｔ２にＬレベルを出力する。（２）の場合すなわち
マスクパターンを出力する場合は出力端子ｏｕｔ１にＨ
レベルを出力端子ｏｕｔ２にＨレベルを出力する。 （３）の場合すなわちカーソル表示エリアでカーソルパ
ターンもマスクパターンも表示しない場合は、出力端子
ｏｕｔ１にＬレベルを出力端子ｏｕｔ２にＬレベルを出
力する。パターンメモリ４０はＲＡＭを用いる。１１１
はスキャン座標とその周囲の座標に相当するアドレスを
スキャン座標とドットクロックとマスク幅のデータから
生成するアドレス生成回路、１１２はＣＰＵなどから設
定されるマスク幅のデータを保持するマスク幅レジスタ
、３０１，３０２はスキャン座標とカーソル位置レジス
タの値の一致を検出するコンパレータ、３０３はカーソ
ル表示エリア内のＸ方向のスキャン座標をカウントする
Ｘカウンタ、３０４はカーソル表示エリア内のＹ方向の
スキャン座標をカウントするＹカウンタ、６０１はスキ
ャン座標とその周囲の座標に相当するアドレスのパター
ンメモリの９個のデータを保持するラッチ、６０２は前
記ラッチ６０１でのデータを保持するタイミングを制御
するシフトレジスタ、６０３は前記（１）そのスキャン
座標自身はカーソルパターンを表示する場合、（２）そ
のスキャン座標自身はカーソルパターンを表示しないが
、周辺の一つでもカーソルパターンに該当する場合、（
３）そのスキャン座標値自身および周辺もカーソルパタ
ーンを表示しない場合、をの３種類を検出するためのデ
ータコンパレータ、６０４は上記データコンパレータ６
０３のマスク幅による検出回路の選択を行うセレクタ（
但しこの例では１ドットであるので関係ない）である。

【０００９】本発明の動作を図を用いて説明する。図７
は本発明の第１の実施例の動作のフローを示すフローチ
ャートである。ＲＡＭ４０にはカーソルパターンのデー
タが書き込まれているものとし、マスク幅レジスタ１１
２のデータからカーソル位置レジスタ（ｘ，ｙ）に対し
どのスキャン座標からＲＡＭ４０の読出しが始まるか計
算されているものとする。ＣＲＴ表示するためのスキャ
ンが始り、ラスタ信号およびドットクロックを用いてカ
ウントすることによりスキャン座標を検出する。この実
施例ではカーソルの枠が１ビットなのでカーソル位置レ
ジスタが（ｘ，ｙ）とするとスキャン座標（ｘ−１，ｙ
−１）の検出時からこのカーソル発生装置の動作が始ま
る。このカーソル発生装置の動作の行われる区域を表示
エリアとし、この場合カーソル表示エリア（６４ドット
×６４ドット）より一回り大きい（６６ドット×６６ド
ット）になる。　　スキャン座標がこの表示エリア内に
あるとＲＡＭのデータの読出しが行われる。　　図８は
ＲＡＭのデータの読出しタイミングを示すタイムチャー
トである。データを出力するためドットパルス（ｂ）を
少なくとも９以上に分割した分割クロックでＲＡＭのデ
ータの読出し、その９個のデータをラッチし各々のデー
タを比較することにより、（１）そのスキャン座標自身
はカーソルパターンを表示する場合、（２）そのスキャ
ン座標自身はカーソルパターンを表示しないが、周辺の
一つでもカーソルパターンに該当する場合、（３）その
スキャン座標値自身および周辺もカーソルパターンを表
示しない場合を検出し、（１）では、出力端子ｏｕｔ１
にＨレベルを出力端子ｏｕｔ２にＬレベルを出力し、（
２）の場合は出力端子ｏｕｔ１にＨレベルを出力端子ｏ
ｕｔ２にＨレベルを出力し、（３）の場合は、出力端子
ｏｕｔ１にＬレベルを出力端子ｏｕｔ２にＬレベルを出
力する。

【００１０】図９は、本発明の第２の実施例の構成図で
ある。４１はマスクパターンを格納する第２のパターン
メモリ、５１はマスクパターンのデータのアドレスをカ
ーソルパターンのデータのアドレスから演算し、パター
ンメモリ４１にマスクパターンのデータを書き込む書き
込みアドレス演算回路である。第１の実施例と同様に、
図６に示すラスタ信号およびドットクロックを用いてカ
ウントすることでスキャン座標値を検出しスキャン座標
値とカーソル位置レジスタの値が一致したところからの
指定されたドット分はカーソル表示エリアとなり、カー
ソルのパターンを表示する。この第２の実施例において
はカーソル表示エリアではパターンメモリ４０とパター
ンメモリ４１を同時に読出し、各々のデータ（カーソル
パターンとマスクパターンのデータ）をルックアップテ
ーブルの入力端子Ａと入力端子Ｂへ入力する。

【００１１】図１０は、本発明の第２の実施例の具体的
構成図である。パターンメモリ４０，４１はＲＡＭを用
いる。５１１はＣＰＵなどから設定されるマスク幅のデ
ータを保持するマスク幅レジスタである。５１２は第２
のＲＡＭに書き込むべきアドレスの周囲のアドレス（図
１０を参照）をマスク幅のデータとＣＬＫ１のクロック
から生成するアドレス生成回路、５１３はＲＡＭに書き
込むべきアドレスの周囲のアドレスの第１のＲＡＭの９
個のデータを保持するラッチ、５１４はデータコンパレ
ータ５１５のマスク幅による検出回路の選択を行うセレ
クタ（但しこの例では１ドットであるので関係ない）、
５１５は前記（１）そのスキャン座標自身はカーソルパ
ターンを表示する場合、（２）そのスキャン座標自身は
カーソルパターンを表示しないが、周辺の一つでもカー
ソルパターンに該当する場合、（３）そのスキャン座標
値自身および周辺もカーソルパターンを表示しない場合
の３種類を検出するためのデータコンパレータである。

【００１２】本発明の動作を説明する。この第２の実施
例の動作の特徴は、第１の実施例がＲＡＭの読出しの際
に自動的にマスクパターンを演算して出力信号を制御す
るのに対し、第１のＲＡＭのデータを読出し自動的にマ
スクパターンを演算して第２のＲＡＭの書き込む所にあ
る。第１のＲＡＭのデータの書き込みが終了すると同時
に、第２のＲＡＭの書き込むアドレスとスキャン座標で
の周囲のアドレスの９個のデータを第１のＲＡＭから読
出し上記の３種類の場合を検出し、（１）と（２）の場
合であればカーソルを表示させるようなデータを、（３
）の場合であればカーソルを表示させないようなデータ
を、その書き込みアドレスに書き込む。このとき、第１
の実施例の分割パルス（ａ）とドットパルス（ｂ）のよ
うな周波数比のクロックＣＬＫ１とＣＬＫ２を用いて、
周波数の高いほうのクロックＣＬＫ１で第１のＲＡＭの
データの読出しを行い、周波数の低いほうのクロックＣ
ＬＫ２で第２のＲＡＭのデータの書き込みを行う。但し
この時のカーソルパターンは６２ビット×６２ビットに
収まり、マスクパターンは６４ビット×６４ビットに収
まるようなデータとなっているものとする。第１の実施
例のスキャン座標がカーソル表示エリア内では第１のＲ
ＡＭと第２のＲＡＭを同時に同アドレスで読出し出力す
る。尚、読出しアドレスにビット幅に基ずく演算をおこ
なえばカーソルパターンの大きさによる制約はなくなる
。

【００１３】

【発明の効果】以上詳細に説明したように、本発明によ
ればカーソルを出力させるときに１個のカーソルパター
ンで自動的に枠付きのカーソルが出力できるカーソル発
生装置を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成図である。

【図２】本発明のカーソル発生装置を用いた表示信号の
出力構成図である。

【図３】カーソル表示エリアの概念を示す図である。

【図４】本発明のカーソル発生装置のメモリのデータの
比較方法の概念図である。

【図５】本発明のカーソル発生装置のカーソルの表示方
法の概念図である。

【図６】本発明の第１の実施例の具体的構成図である。

【図７】本発明の第１の実施例の動作を示すフローチャ
ートである。

【図８】本発明の第１の実施例の動作の時間変化を示す
タイムチャートである。

【図９】本発明の第２の実施例の構成図である。

【図１０】本発明の第２の実施例の具体的構成図である
。

【図１１】カーソルパターンとマスクパターンの説明図
である。

【図１２】本発明の従来例の実施例の構成図である。

【図１３】従来例のカーソル発生装置を用いた表示信号
の出力構成図である。

【符号の説明】

１０　　カーソル位置レジスタ、 １１　　読出しアドレス演算回路、 ２０　　スキャンカウンタ、 ３０　　読出し回路、 ４０，４１　　メモリ、 ５０　　書き込みアドレスレジスタ、 ５１　　メモリ書き込み演算回路、 ６０　　出力制御回路、 ７０，７１　　出力回路、 １００，１０１，１０２　　カーソル発生装置、１１１
，５１２　　アドレス生成回路、１１２，５１１　　マ
スク幅レジスタ、２００　　カラールックアップテーブ
ル、３０１，３０２　　コンパレータ、 ３０３　　Ｘカウンタ、 ３０４　　Ｙカウンタ、 ６０１，５１３　　ラッチ、 ６０２　　シフトレジスタ、 ６０３，５１５　　データコンパレータ、６０４，５１
４　　セレクタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】カーソルのパターンを記憶するメモリと、
   ラスタ信号およびドットクロックからＣＲＴ上の現時点
   の表示位置を検出するスキャンカウンタと、カーソル位
   置を示すカーソル位置レジスタと、上記スキャンカウン
   タのカウント値とカーソル位置レジスタからの信号でメ
   モリの読出しを制御する読出し回路を有するカーソル発
   生装置に於いて、カーソルの枠の幅のデータからメモリ
   を読み出すアドレスを演算する読出しアドレス演算回路
   と、このアドレス演算回路からのアドレスと上記読出し
   回路からの信号で上記メモリからデータを出力しこのデ
   ータを演算することにより２個の出力信号を制御する出
   力制御回路と、各々の出力信号の組合せで、カーソルの
   データおよびカーソルの枠のデータを出力する２個の出
   力回路とを設け、カーソルのパターンとカーソルの枠の
   パターンのデータを自動的に出力できることを特徴とす
   るカーソル発生装置。
2. 【請求項２】カーソルのパターンを記憶する第１のメモ
   リと、ラスタ信号およびドットクロックからＣＲＴ上の
   現時点の表示位置を検出するスキャンカウンタと、カー
   ソル位置を示すカーソル位置レジスタと、上記スキャン
   カウンタのカウント値とカーソル位置レジスタからの信
   号でメモリの読出しを制御する読出し回路とを有するカ
   ーソル発生装置に於いて、、カーソルの枠の幅のデータ
   から第１のメモリの読込みアドレスを演算し、第１のメ
   モリから読み出されたデータを演算し第２のメモリの所
   定のアドレスにデータを書き込むメモリ書き込み演算回
   路と、上記のデータを記憶する第２のメモリと、第１の
   メモリと第２のメモリの各々からの出力信号を出力する
   出力回路を設け、カーソルのパターンとカーソルの枠の
   パターンのデータを自動的に出力できることを特徴とす
   るカーソル発生装置。