JPH0434799A

JPH0434799A - 読み出し専用メモリ

Info

Publication number: JPH0434799A
Application number: JP2142285A
Authority: JP
Inventors: Kyoji Ikeda; 池田　恭二; Nobuyasu Taino; 田井野　伸泰
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】くイ）産業上の利用分野本発明は、製造時にデータの書き込みがなされる読み出
し専用メモリ（ＲＯＭ）に関する。

（ロ）従来の技術製造プロセス中にフォトマスクを用いてデータの書き込
みが行われるマスクＲＯＭは、コンピュータの固定プロ
グラムの記憶に用いられるほか、文字発生器や音声合成
器のデータの記憶等に広く利用されている。

このようなマスクＲＯＭに於けるデータの書き込みは、
メモリセルを構成するトランジスタの拡散領域を選択的
に形成することや、トランジスタへの配線のコンタクト
を選択的に形成すること、その他にトランジスタのタイ
プをデータに応じて異ならせることにより行われる。拡
散領域やフンタクトの形成によりデータの書き込みを行
う場合、セルサイズが小さくなるため大容量のメモリを
構成する場合に有効であるが、カスタム性の高いマスク
ＲＯＭに於いては、製造工程の初めにデータの書き込み
をする方法の場合、マスクＲＯＭの完成までの期間が長
くなる。

これに対してメモリセルトランジスタのタイプを異なら
せることでデータの書き込みを行う場合には、製造工程
の後半でデータの書き込みが行われるため、完成までの
期間が短くなるため、一般的に用いられている。

第２図は、マスクＲＯＭのメモリセルを示す平面図であ
り、トランジスタのタイプを異ならせることでデータの
書き込みがなされている場合を示す。

基板上に形成された島状の拡散領域（１）は、メモリセ
ルトランジスタ（Ｔ１）のソース、ドレインを構成する
もので、トランジスタ（Ｉ’ｍ）がビ・ント線方向に直
列に接続されるように隣接するトランジスタ（ｒｚ）の
ソース、ドレインが共通になっている。

そして、各拡散領域り１）の間隙にはゲート電極となる
ワード線〈３）がトランジスタ（ｒｔ）の接続方向に直
交して配列される。このように拡散領域（１）とワード
線（３）とでメモリセルトランジスタ（Ｔｏ）が構成さ
れるが、このトランジスタ（Ｔ８）は、ノーマリオフ型
、即ちエンハンスメント型であり、ゲートの電位が０の
ときにオン状態となる。そこで、トランジスタ（工８）
のゲート領域に拡散領域（１）と同一導電型の不純物を
注入して注入領域（２）を形成すると、ノアマリオン型
、即ちデプレッション型のトランジスタ（ＴＤ）となる
。

従って、記憶するべきデータに基づいて選択的に注入領
域〈２）を形成することで、メモリセルにデータが記憶
される。

上述の如きメモリセルからデータを読み出す場合、スタ
ンバイ状態で各ワード線（３）に一定の電位を与えて各
トランジスタ（ｒｍ）（Ｔｎ）をオンさせた後に、アド
レスデータに従って特定のワード線（３）の電位を０と
する。直列接続されたトランジスタ（ＴＩ）（ＴＤ）の
一端は接地されており、他端に接続きれたビット線がト
ランジスタ（Ｔｔ）（ｒｎ）を介して接地されているた
め、指定されたトランジスタがオフすればビット線の電
位が上昇する。そこで、第３図に示すようにメモリセル
アレイ（１０）に接続されるセンスアンプ（１１）でビ
ット線の電位変動を検知してデータを判定し、その判定
結果を出力バッファ（１２）を介して外部に出力する。

〈ハ）発明が解決しようとする課題しかしながら、上述の如きマスクＲＯＭに於いては、デ
ータに従って形成する注入領域（２〉の数が製造歩留り
に影響するため、データによっては製造歩留りが低下す
ることになる。

このような歩留りの低下は、メモリセルトランジスタの
タイプを異ならせてデータの書き込みを行う場合以外で
も同様に形成する拡散領域の数やコンタクトの数が多く
なると発生する傾向にある。

そこで本発明は、データの書き込みによる製造歩留りの
低下を肪止することを目的とする。

（ニ）課題を解決するための手段本発明は、上述の課題を解決するためになされたもので
、その特徴とするところは、行列配置きれる複数のメモ
リセルトランジスタを記憶データに応じて第１或いは第
２の状態に形成し、アドレスの指定に従うメモリセルト
ランジスタの導通状態をセンスアンプで判定する読み出
し専用メモリに於いて、上記記憶データの反転データに
応じて上記メモリセルトランジスタを形成し、上記セン
スアンプの判定を反転して出力を得るこＪにある。

（＊）作用本発明に依れば、データが書き込まれるメモリセルトラ
ンジスタが半数を越える場合に、反転データをメモリセ
ルトランジスタに書き込むようにすることで、データの
書き込まれるメモリセルトランジスタが半数以下となる
。

（へ）実施例本発明の一実施例を図面に従って説明する。

第１図は、本発明読み出し専用メモリの構成を示す図で
ある。この図に於いてメモリセルアレイ（１０）、セン
スアンプ（１１）及び出カバソファ（１２）は、第３図
と同一である。

本発明の特徴とするところは、センスアンプ（１１）の
出力を必要に応じて反転して出力バッファに与える反転
回路（２０）を設けたことにある。この反転回路（２０
）は、一対のＭＯＳ）ランジスタ（２１Ｆ＞（２１Ｎ）
からなるインバータ〈２１）、このインバータ（２１）
の動作を停止する一対のＭＯＳトランジスタ＜２２Ｆ）
（２２Ｎ）及びインバータ（２１）をパスするためのア
ナログスイッチ（２３）からなり、センスアンプ（１１
）の出力を反転するか否かを設定する切り換え回路（３
０）に依り動作が設定される。

即ち、センスアンプ（１１）の出力は、インバータ（２
１）を介して出力バッファに与えられると共にアナログ
スイッチ（２３）を介して出力バッファ（１２）に与え
られ、アナログスイッチ（２３）がオフしているときに
インバータ（２１）の作用でセンスアンプ（１１）の出
力が反転されて出力バッファ（１２）に与えられる。ま
た、アナログスイッチ（２３）がオンしているときには
、インバータ（２１）のＭＯＳトランジスタ（２１Ｐ）
　（２１Ｎ）に直列に接続きれたＭＯＳトランジスタ（
２２Ｐ）　（２２Ｎ）がオフしてインバータ（２１）の
動作が停止され、センスアンプ（１１）の出力がそのま
ま出力バッファ（１２）に与えられる。

これらアナログスイッチ（２３）及びＭＯＳトランジス
タ（２２Ｆ）（２２Ｎ）は、切り換え回路（３０）によ
って、オン或いはオフの一方に固定移れる。例えば、切
り換え回路（３０）の出力が電源電位である場合、ＭＯ
Ｓトランジスタ（２２Ｐ）（２２Ｎ）がオンすると共に
アナログスイッチ（２３）がオフするため、インバータ
（２１）が働いて出力バッファ＜１２）に反転出力を与
える。逆に切り換え回路（３０）の出力が接地電位であ
る場合、ＭＯＳトランジスタ（２２Ｐ）（２２Ｎ）がオ
フすると共にアナログスイッチ（２３）がオンし、セン
スアンプ（１１）の出力をそのまま出力バッファ（１２
）に与える。

切り換え回路（３０）は、例えば電源接地間に直列接続
された２つのエンハンスメント型のＭＯＳトランジスタ
（２５）（２６）からなり、夫々のゲートがソースに接
続される。そこで、ＭＯＳトランジスタ（２５）或いは
（２６）の一方のゲート領域に不純物注入を施してデプ
レッション型とすることで、ＭＯＳトランジスタ（２５
）或いは（２６）の一方をオフさせ、切り換え回路（３
０）の出力を電源電位又は接地電位に固定する。このＭ
ＯＳトランジスタ（２５）（２６）のゲート領域への不
純物の注入は、メモリセルアレイにデータを書き込む際
に同時に行えば良い。

尚、本実施例に於いては、メモリセルアレイにデータを
書き込む際に、メモリセルトランジスタのゲート領域に
不純物の注入を施す場合を例示したが、メモリセルトラ
ンジスタの拡散領域を選択的に形成する方法や、メモリ
セルトランジスタへの配線のフンタクトを選択的に形成
する方法によってデータの書き込みを行う場合でも、同
様の反転回路（２０）を利用できる。このとき、切り換
え回路（３０）を構成する２つのトランジスタ（２５）
（２６）をメモリセルへのデータの書き込みと同一の方
法でオン或いはオフに固定できるように構成すれば、デ
ータの書き込み時に切り換え回路＜３０）の出力を固定
すること、即ち反転回路（２０）の動作を決定できる。

（））発明の効果本発明によれば、メモリセルへのデータの書き込み数が
増大する場合でも、メモリセル数の半数以上に増大する
ことがなくなり、製造歩留りの低下を防止することがで
きる。

【図面の簡単な説明】

第１図は本発明読み出し専用メモリの構成を示す図、第
２図はメモリセルの平面図、第３図は従来の読み出し専
用メモリの構成を示す図である。（１）・・・拡散領域、　（２）・・・注入領域、　（
３）・・・ワード線、（ｉｏ）・・・メモリセルアレイ
、（１１）・・・センスアンプ、（１２）・・・出力バ
ッファ、（２０）・・・反転回路、　（２１）・・・イ
ンバータ、　り２３）・・・アナログスイッチ、　（３
０）・・・切り換え回路。

Claims

【特許請求の範囲】

（１）行列配置される複数のメモリセルトランジスタを
記憶データに応じて第１或いは第２の状態の何れかに形
成し、アドレスの指定に従うメモリセルトランジスタの
導通状態をセンスアンプで判定する読み出し専用メモリ
に於いて、上記記憶データの反転データに応じて上記メモリセルト
ランジスタを形成し、上記センスアンプの判定を反転して出力を得ることを特
徴とする読み出し専用メモリ。
（２）反転出力或いは非反転出力の切り換え設定が可能
な反転回路を上記センスアンプの出力側に設け、上記メモリセルトランジスタを上記記憶データの反転デ
ータに応じて形成するときに上記反転回路を反転出力に
設定することを特徴とする請求項第１項記載の読み出し
専用メモリ。