JPH04346253A - 半導体用リードフレーム - Google Patents
半導体用リードフレームInfo
- Publication number
- JPH04346253A JPH04346253A JP11849991A JP11849991A JPH04346253A JP H04346253 A JPH04346253 A JP H04346253A JP 11849991 A JP11849991 A JP 11849991A JP 11849991 A JP11849991 A JP 11849991A JP H04346253 A JPH04346253 A JP H04346253A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- width
- slit
- resin
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000011347 resin Substances 0.000 abstract description 23
- 229920005989 resin Polymers 0.000 abstract description 23
- 239000000463 material Substances 0.000 abstract description 9
- 238000000465 moulding Methods 0.000 abstract description 9
- 238000007789 sealing Methods 0.000 description 10
- 101700004678 SLIT3 Proteins 0.000 description 4
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体用リードフレー
ムに関する。
ムに関する。
【０００２】
【従来の技術】図３は従来のリードフレームの平面図で
ある。同図において、１はリードフレーム枠の外枠で、
この外枠１とともにフレームを構成する内枠２を備えて
いる。この内枠２には幅Ｗなるスリット３が設けられて
おり、またアウターリード４が連設されている。アウタ
リード４はタイバー５で保持され、その先端を形成する
インナーリード６が後述するダイスパッド７の周辺まで
延設されている。ダイスパッド７には半導体素子８が載
置され、このダイスパッド７は、タイバー５に連設され
た吊りリード９により保持されている。ダイスパッド７
に載置された半導体素子８は配線材１０によりインナー
リード６に結線され電気的に接続され、しかるのちに樹
脂封止される。１１は樹脂封止したモールドの外形を示
すものである。樹脂封止成形完了後、樹脂とリードフレ
ームとの収縮率の相違から図５に示すようにリードフレ
ームに変形が生じるが、その変形はスリット３により吸
収される。
ある。同図において、１はリードフレーム枠の外枠で、
この外枠１とともにフレームを構成する内枠２を備えて
いる。この内枠２には幅Ｗなるスリット３が設けられて
おり、またアウターリード４が連設されている。アウタ
リード４はタイバー５で保持され、その先端を形成する
インナーリード６が後述するダイスパッド７の周辺まで
延設されている。ダイスパッド７には半導体素子８が載
置され、このダイスパッド７は、タイバー５に連設され
た吊りリード９により保持されている。ダイスパッド７
に載置された半導体素子８は配線材１０によりインナー
リード６に結線され電気的に接続され、しかるのちに樹
脂封止される。１１は樹脂封止したモールドの外形を示
すものである。樹脂封止成形完了後、樹脂とリードフレ
ームとの収縮率の相違から図５に示すようにリードフレ
ームに変形が生じるが、その変形はスリット３により吸
収される。
【０００３】
【発明が解決しようとする課題】ところで、従来スリッ
ト３の形成方法はエッチングあるいはパンチング加工に
より行っており、したがってスリット３の幅Ｗを微細に
加工するには限界がある。このため樹脂封止成形過程で
発生する樹脂流動圧により、インナーリード６がＡ方向
に押圧されると、インナーリード６のみならずタイバー
５および内枠２までも変形して、この結果図６に示すよ
うに配線材１０が二点鎖線で示すように引っ張られて、
半導体素子８のエッジとショートしたり、あるいは配線
材そのものが変形したり、断線するという不都合が生じ
る。本発明は上記した従来の不都合に鑑みてなされたも
のであり、その目的とするところは、スリットの幅寸法
の最適化を図り、樹脂成形時のインナーリードの変形を
防止し、もって配線材のショートや断線の無い半導体用
リードフレームを提供することにある。
ト３の形成方法はエッチングあるいはパンチング加工に
より行っており、したがってスリット３の幅Ｗを微細に
加工するには限界がある。このため樹脂封止成形過程で
発生する樹脂流動圧により、インナーリード６がＡ方向
に押圧されると、インナーリード６のみならずタイバー
５および内枠２までも変形して、この結果図６に示すよ
うに配線材１０が二点鎖線で示すように引っ張られて、
半導体素子８のエッジとショートしたり、あるいは配線
材そのものが変形したり、断線するという不都合が生じ
る。本発明は上記した従来の不都合に鑑みてなされたも
のであり、その目的とするところは、スリットの幅寸法
の最適化を図り、樹脂成形時のインナーリードの変形を
防止し、もって配線材のショートや断線の無い半導体用
リードフレームを提供することにある。
【０００４】
【課題を解決するための手段】この目的を達成するため
に、本発明は、一対の外枠および一対の内枠からなるフ
レーム枠と、このフレーム枠に連結されたリードとおよ
び半導体素子を載置するダイスパッドとを備え、前記半
導体素子を樹脂封止し、前記外枠および内枠のうち少な
くとも内枠に幅が５〜５０μｍのスリットを設けたもの
である。
に、本発明は、一対の外枠および一対の内枠からなるフ
レーム枠と、このフレーム枠に連結されたリードとおよ
び半導体素子を載置するダイスパッドとを備え、前記半
導体素子を樹脂封止し、前記外枠および内枠のうち少な
くとも内枠に幅が５〜５０μｍのスリットを設けたもの
である。
【０００５】
【作用】本発明においては、樹脂封止時に発生する樹脂
とフレームとの収縮率の相違をスリットで吸収するとと
もに、スリットの幅寸法の最適化を図ったので、内枠の
変形は発生しない。
とフレームとの収縮率の相違をスリットで吸収するとと
もに、スリットの幅寸法の最適化を図ったので、内枠の
変形は発生しない。
【０００６】
【実施例】以下、本発明の一実施例を図にもとづいて説
明する。図１は本発明の平面図で、同図において従来技
術と同一の符号を付したものは同一の構成を示すもので
あり、詳細な説明は省略する。本発明の特徴とするとこ
ろは、リードフレームの外枠１および内枠２のスリット
３の幅ｗを図２に示す樹脂封止時に発生する樹脂とリー
ドフレームとの収縮率の相違によるリードフレームの変
形を吸収するための最小限の幅に形成した点にある。本
実施例では幅ｗを３０μｍとし、その形成に当たっては
レーザ加工を用いて行い、従来の形成方法では困難であ
ったスリット幅の微細化を可能としたものである。
明する。図１は本発明の平面図で、同図において従来技
術と同一の符号を付したものは同一の構成を示すもので
あり、詳細な説明は省略する。本発明の特徴とするとこ
ろは、リードフレームの外枠１および内枠２のスリット
３の幅ｗを図２に示す樹脂封止時に発生する樹脂とリー
ドフレームとの収縮率の相違によるリードフレームの変
形を吸収するための最小限の幅に形成した点にある。本
実施例では幅ｗを３０μｍとし、その形成に当たっては
レーザ加工を用いて行い、従来の形成方法では困難であ
ったスリット幅の微細化を可能としたものである。
【０００７】スリットの幅ｗを３０μｍとすることによ
り、樹脂封止時に発生するリードフレームの変形をスリ
ットで吸収するが、内枠２が変形するほどのスリット幅
ではなく、このためインナーリード６が変形することが
防止できて配線材１０の断線等が発生するとこはない。 なお、パッケージが小型で樹脂量が少量の場合には樹脂
の収縮の影響も多少軽減されるので、外枠１のスリット
を設けずに、内枠２のみにスリット３を設ければよく、
樹脂量に応じて、スリット幅とともに適宜選択すること
が可能である。また、本実施例ではスリット幅ｗを３０
μｍとしたが、出願人が調査実験した結果、樹脂量が相
違する種々の半導体に対応するにはスリット幅ｗを５〜
５０μｍの範囲に設定すればよいことがわかった。
り、樹脂封止時に発生するリードフレームの変形をスリ
ットで吸収するが、内枠２が変形するほどのスリット幅
ではなく、このためインナーリード６が変形することが
防止できて配線材１０の断線等が発生するとこはない。 なお、パッケージが小型で樹脂量が少量の場合には樹脂
の収縮の影響も多少軽減されるので、外枠１のスリット
を設けずに、内枠２のみにスリット３を設ければよく、
樹脂量に応じて、スリット幅とともに適宜選択すること
が可能である。また、本実施例ではスリット幅ｗを３０
μｍとしたが、出願人が調査実験した結果、樹脂量が相
違する種々の半導体に対応するにはスリット幅ｗを５〜
５０μｍの範囲に設定すればよいことがわかった。
【０００８】
【発明の効果】以上説明したように、本発明によれば、
リードフレームの外枠および内枠のうち少なくとも内枠
のスリットの幅を最適化することにより、従来樹脂封止
成形時に発生していたインナーリードの変形による配線
材のショートあるいは断線を防止して、品質の向上と安
定化を図ることができるという効果がある。
リードフレームの外枠および内枠のうち少なくとも内枠
のスリットの幅を最適化することにより、従来樹脂封止
成形時に発生していたインナーリードの変形による配線
材のショートあるいは断線を防止して、品質の向上と安
定化を図ることができるという効果がある。
【図１】本発明の平面図である。
【図２】本発明の樹脂封止成形時の平面図である。
【図３】従来の平面図である。
【図４】従来の樹脂封止成形時の平面図である。
【図５】従来の樹脂封止成形時の詳細平面図である。
【図６】従来の樹脂封止成形時の詳細側面図である。
１ 外枠
２ 内枠
３ スリット
６ インナーリード
７ ダイスパッド
８ 半導体素子
１０ 配線材
Claims (1)
- 【請求項１】 一対の外枠および一対の内枠からなる
フレーム枠と、このフレーム枠に連結されたリードとお
よび半導体素子を載置するダイスパッドとを備え、前記
半導体素子を樹脂封止した半導体用リードフレームにお
いて、前記外枠および内枠のうち少なくとも内枠に幅が
５〜５０μｍのスリットを設けたことを特徴とする半導
体用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11849991A JPH04346253A (ja) | 1991-05-23 | 1991-05-23 | 半導体用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11849991A JPH04346253A (ja) | 1991-05-23 | 1991-05-23 | 半導体用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346253A true JPH04346253A (ja) | 1992-12-02 |
Family
ID=14738185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11849991A Pending JPH04346253A (ja) | 1991-05-23 | 1991-05-23 | 半導体用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346253A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739168A (en) * | 1980-08-14 | 1982-03-04 | Sumitomo Electric Ind Ltd | Coated super hard alloy member and preparation thereof |
| JPS60190100A (ja) * | 1984-03-09 | 1985-09-27 | Murata Mfg Co Ltd | 圧電スピ−カ |
| JPS6378561A (ja) * | 1986-09-20 | 1988-04-08 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
| JPH02281643A (ja) * | 1989-04-22 | 1990-11-19 | Mitsubishi Electric Corp | 集積回路用リードフレーム |
-
1991
- 1991-05-23 JP JP11849991A patent/JPH04346253A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739168A (en) * | 1980-08-14 | 1982-03-04 | Sumitomo Electric Ind Ltd | Coated super hard alloy member and preparation thereof |
| JPS60190100A (ja) * | 1984-03-09 | 1985-09-27 | Murata Mfg Co Ltd | 圧電スピ−カ |
| JPS6378561A (ja) * | 1986-09-20 | 1988-04-08 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
| JPH02281643A (ja) * | 1989-04-22 | 1990-11-19 | Mitsubishi Electric Corp | 集積回路用リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| JPH04346253A (ja) | 半導体用リードフレーム | |
| JP2855787B2 (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0936157A (ja) | 半導体パッケージの成形装置および成形方法 | |
| JPH04139868A (ja) | 半導体装置用リードフレーム | |
| JP2648353B2 (ja) | リードフレームの製造方法 | |
| JP3134614B2 (ja) | リードフレームの製造方法 | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH04271151A (ja) | 半導体装置用リードフレーム | |
| JPH02205060A (ja) | 半導体装置用リードフレーム | |
| JPH0730033A (ja) | リードフレーム、リードフレームの製造方法およびリードフレームを用いた半導体装置 | |
| KR100342815B1 (ko) | 반도체패키지용 핀치컷 작업공정 및 구조 | |
| KR200161905Y1 (ko) | 아웃 리드 쇼트 방지용 반도체 장치 | |
| JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPS60195958A (ja) | リ−ドフレ−ム | |
| JPH05343587A (ja) | 半導体装置用リードフレーム及び半導体装置 | |
| JPS61145835A (ja) | 半導体装置の製造方法 | |
| JPH0629441A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0493057A (ja) | 電子部品用リードフレーム及びこれを用いた電子部品の製造方法 | |
| JPH05211264A (ja) | 半導体用リードフレーム | |
| JPH04296045A (ja) | 半導体装置のパッケージ構造 | |
| JPH05109962A (ja) | リードフレーム | |
| JPH05206347A (ja) | 半導体装置及びその製造方法及び半導体装置用リードフレーム | |
| JPH01318257A (ja) | 樹脂封止型電子部品用リードフレーム | |
| JPH0274063A (ja) | 半導体装置製造リード・フレーム |