JPH0434615Y2 - - Google Patents
Info
- Publication number
- JPH0434615Y2 JPH0434615Y2 JP11844685U JP11844685U JPH0434615Y2 JP H0434615 Y2 JPH0434615 Y2 JP H0434615Y2 JP 11844685 U JP11844685 U JP 11844685U JP 11844685 U JP11844685 U JP 11844685U JP H0434615 Y2 JPH0434615 Y2 JP H0434615Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- output
- switching device
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案はテレビジヨン信号伝送装置の映像・
音像信号の切替えに用いる切替装置に関する。
音像信号の切替えに用いる切替装置に関する。
従来この種の切替装置は、第４図に示すように
複数の切替回路１1〜１nを有し、各切替回路１1
〜１nの出力端子を共通に接続し、この共通接続
点を第２の切替回路１１の入力側に接続し、第２
の切替回路１１の出力端子を切替装置E1の出力
端子２1に接続し、複数個ある切替回路１1〜１n
と、第２の切替回路１１のON或いはOFFを制御
する制御回路１２を有し、第２の切替回路１１を
制御する第２の制御信号を表示回路１３の制御端
子へ供給していた。
複数の切替回路１1〜１nを有し、各切替回路１1
〜１nの出力端子を共通に接続し、この共通接続
点を第２の切替回路１１の入力側に接続し、第２
の切替回路１１の出力端子を切替装置E1の出力
端子２1に接続し、複数個ある切替回路１1〜１n
と、第２の切替回路１１のON或いはOFFを制御
する制御回路１２を有し、第２の切替回路１１を
制御する第２の制御信号を表示回路１３の制御端
子へ供給していた。
すなわち、この従来の切替装置において第２の
切替回路１１がON状態であれば、この切替装置
に入力端子３1〜３nを通じて入力されている複数
の信号の内いづれか一つを出力していることにな
るため、第２の切替回路１１を制御する第２の制
御信号により、表示回路１３の制御信号として切
替装置の使用中表示が行なわれていた。
切替回路１１がON状態であれば、この切替装置
に入力端子３1〜３nを通じて入力されている複数
の信号の内いづれか一つを出力していることにな
るため、第２の切替回路１１を制御する第２の制
御信号により、表示回路１３の制御信号として切
替装置の使用中表示が行なわれていた。
第４図に示すように、複数の切替装置E1〜Eo
の出力端子２1〜２oを互に接続して基本マトリク
スＦを構成し、第５図に示すようにこの基本マト
リクスの複数F1〜Fkの出力端子４1〜４kを第２の
切替装置１４の入力端子と接続し、大規模スイツ
チヤ１５に拡張することがある。
の出力端子２1〜２oを互に接続して基本マトリク
スＦを構成し、第５図に示すようにこの基本マト
リクスの複数F1〜Fkの出力端子４1〜４kを第２の
切替装置１４の入力端子と接続し、大規模スイツ
チヤ１５に拡張することがある。
この場合、従来の切替装置によると大規模スイ
ツチヤ１５の出力端子１６の出力は最終的に第２
の切替装置１４内の各切替回路４1〜４kに依存す
る。このため基本マトリクスF1〜Fk内の各切替
回路１1〜１nの動作状態を全て同じにして制御方
式を簡単化し、基本マトリクスF1〜Fkでおのお
の一つの表示回路が使用中表示を行なつていた。
ツチヤ１５の出力端子１６の出力は最終的に第２
の切替装置１４内の各切替回路４1〜４kに依存す
る。このため基本マトリクスF1〜Fk内の各切替
回路１1〜１nの動作状態を全て同じにして制御方
式を簡単化し、基本マトリクスF1〜Fkでおのお
の一つの表示回路が使用中表示を行なつていた。
このように基本マトリクスＦから大規模スイツ
チヤ１５に拡張すると、大規模スイツチヤ１５の
出力とは無関係な基本マトリクスF1〜Fkも使用
中表示を行なつてしまうという欠点があつた。
チヤ１５に拡張すると、大規模スイツチヤ１５の
出力とは無関係な基本マトリクスF1〜Fkも使用
中表示を行なつてしまうという欠点があつた。
この考案の切替装置は、複数個の切替回路と、
これら複数個の各切替回路の出力端子を共通接続
し、この共通接続点から得られる出力信号を入力
端子に受ける第２の切替回路と、前記複数個の切
替回路及び第２の切替回路をON或いはOFFする
ための制御回路とを備える切替装置において、前
記第２の切替回路の制御信号と外部から制御出来
る表示回路用制御信号１ビツト及びゲートにより
使用中表示を行なう表示回路を有している。
これら複数個の各切替回路の出力端子を共通接続
し、この共通接続点から得られる出力信号を入力
端子に受ける第２の切替回路と、前記複数個の切
替回路及び第２の切替回路をON或いはOFFする
ための制御回路とを備える切替装置において、前
記第２の切替回路の制御信号と外部から制御出来
る表示回路用制御信号１ビツト及びゲートにより
使用中表示を行なう表示回路を有している。
第１図はこの考案の一実施例の簡易系統図であ
り、第４図と対応する部分に同一符号を付けてあ
る。この考案の切替装置Ａにおいても従来と同様
に切替回路１1〜１n、第２の切替回路１１を有す
る。制御入力端子１７に、バイナリコード制御信
号が入力され、その信号はラツチ回路１８にラツ
チされる。このラツチされた制御信号のうち、複
数個の切替回路１1〜１nを制御するビツトの出力
は、デコード回路１９に入力され、デコード回路
１９の各出力は第１の制御信号として複数個の各
切替回路１1〜１nの対応する制御端子に供給さ
れ、その切替回路を制御する。
り、第４図と対応する部分に同一符号を付けてあ
る。この考案の切替装置Ａにおいても従来と同様
に切替回路１1〜１n、第２の切替回路１１を有す
る。制御入力端子１７に、バイナリコード制御信
号が入力され、その信号はラツチ回路１８にラツ
チされる。このラツチされた制御信号のうち、複
数個の切替回路１1〜１nを制御するビツトの出力
は、デコード回路１９に入力され、デコード回路
１９の各出力は第１の制御信号として複数個の各
切替回路１1〜１nの対応する制御端子に供給さ
れ、その切替回路を制御する。
ラツチ回路１８にラツチされた制御信号の内、
切替装置Ｅを識別するビツトと、プリセツト入力
端子２１に入力されるプリセツト信号とが比較回
路２２により比較され、比較回路２２の出力はそ
の双方が一致した時に第２の制御信号として、第
２の切替回路１１に供給され、第２の切替回路１
１はONに制御される。表示回路用入力端子２３
に入る表示回路用制御信号と、比較回路２２から
の第２の制御信号とがANDゲート２４に入力さ
れ、ANDゲート２４の出力が制御信号として表
示回路１３へ供給され、第２の切替回路１１の使
用中表示が表示回路１３に対して行なわれる。
切替装置Ｅを識別するビツトと、プリセツト入力
端子２１に入力されるプリセツト信号とが比較回
路２２により比較され、比較回路２２の出力はそ
の双方が一致した時に第２の制御信号として、第
２の切替回路１１に供給され、第２の切替回路１
１はONに制御される。表示回路用入力端子２３
に入る表示回路用制御信号と、比較回路２２から
の第２の制御信号とがANDゲート２４に入力さ
れ、ANDゲート２４の出力が制御信号として表
示回路１３へ供給され、第２の切替回路１１の使
用中表示が表示回路１３に対して行なわれる。
この切替装置Ａを単体で使用する場合、第２の
切替回路１１は常にON状態であるから、表示回
路１３は使用中表示を行なつている。
切替回路１１は常にON状態であるから、表示回
路１３は使用中表示を行なつている。
次に第２図に示すように切替装置Ａを複数台
A1〜Aoと備え、これらの出力端子２1〜２oを共
通接続し、共通接続点を出力端子３とする基本マ
トリクスＢの場合を考えてみる。切替装置A1〜
Ao内の各第２の切替回路１１のON或いはOFF
は、各比較回路２２の出力である第２の制御信号
によつてそれぞれ制御され、基本マトリクス内で
一つだけがON制御され、第２の切替回路がON
状態の切替装置の表示回路１３のみ使用中表示を
行なつている。
A1〜Aoと備え、これらの出力端子２1〜２oを共
通接続し、共通接続点を出力端子３とする基本マ
トリクスＢの場合を考えてみる。切替装置A1〜
Ao内の各第２の切替回路１１のON或いはOFF
は、各比較回路２２の出力である第２の制御信号
によつてそれぞれ制御され、基本マトリクス内で
一つだけがON制御され、第２の切替回路がON
状態の切替装置の表示回路１３のみ使用中表示を
行なつている。
前述のように、切替装置Ａ単体又は基本マトリ
クスＢの場合は、切替装置Ａ内の比較回路２２に
よつて、第２の切替回路１１がON状態の切替装
置を一つに限ることができるので表示回路用制御
信号と、ゲート２４は省略することができる。
クスＢの場合は、切替装置Ａ内の比較回路２２に
よつて、第２の切替回路１１がON状態の切替装
置を一つに限ることができるので表示回路用制御
信号と、ゲート２４は省略することができる。
次に大規模スイツチヤに拡張した場合を考えて
みる。第３図は、大規模スイツチヤの簡易系統図
である。基本マトリクスＢの複数個B1〜Bkの出
力端子４1〜４kは切替装置１４の入力端子におの
おの接続され、切替装置１４の出力端子は大規模
スイツチヤＤの出力端子１６に接続される。した
がつて大規模スイツチヤＤの出力は、最終的に切
替装置１４に依存する。このため、基本マトリク
スB1〜Bk内の切替回路１1〜１nの動作状態を全
て同じにすれば、制御方式は簡単化されるが、基
本マトリクスB1〜Bkは前述したようにおのおの
一つの表示回路が使用中表示を行なつてしまう。
これを防ぐために各基本マトリクスに端子２３か
ら表示回路用制御信号を送り、比較回路２２から
の制御信号とANDゲート２４で論理積をとるこ
とにより、大規模スイツチヤＤの出力端子１６に
現われる出力と無関係な基本マトリクスは使用中
表示とせず、その出力している基本マトリクスの
み使用表示に制御することが可能になる。
みる。第３図は、大規模スイツチヤの簡易系統図
である。基本マトリクスＢの複数個B1〜Bkの出
力端子４1〜４kは切替装置１４の入力端子におの
おの接続され、切替装置１４の出力端子は大規模
スイツチヤＤの出力端子１６に接続される。した
がつて大規模スイツチヤＤの出力は、最終的に切
替装置１４に依存する。このため、基本マトリク
スB1〜Bk内の切替回路１1〜１nの動作状態を全
て同じにすれば、制御方式は簡単化されるが、基
本マトリクスB1〜Bkは前述したようにおのおの
一つの表示回路が使用中表示を行なつてしまう。
これを防ぐために各基本マトリクスに端子２３か
ら表示回路用制御信号を送り、比較回路２２から
の制御信号とANDゲート２４で論理積をとるこ
とにより、大規模スイツチヤＤの出力端子１６に
現われる出力と無関係な基本マトリクスは使用中
表示とせず、その出力している基本マトリクスの
み使用表示に制御することが可能になる。
以上説明したようにこの考案は、切替装置に外
部から制御出来る１ビツトの表示回路用制御信号
と、ゲートとを加えることによつて、切替装置を
複数用いた大規模スイツチヤまで拡張した場合で
も、各切替装置内にある表示回路は、拡張された
システムの最終出力と等しい出力をしている切替
装置のみ使用中表示を行なうことができるという
効果がある。
部から制御出来る１ビツトの表示回路用制御信号
と、ゲートとを加えることによつて、切替装置を
複数用いた大規模スイツチヤまで拡張した場合で
も、各切替装置内にある表示回路は、拡張された
システムの最終出力と等しい出力をしている切替
装置のみ使用中表示を行なうことができるという
効果がある。
第１図はこの考案による切替装置の実施例を示
す系統図、第２図は第１図に示した切替装置を用
いた基本マトリクスを示す系統図、第３図は第２
図に示した基本マトリクスを用いた大規模スイツ
チヤを示す系統図、第４図は従来の切替回路を用
いた基本マトリクスを示す系統図、第５図は第４
図に示した基本マトリクスを用いた大規模スイツ
チヤを示す系統図である。 １1〜１n……切替回路、２，２1〜２o……切替
装置の入力端子、４1〜４k……基本マトリクスの
出力端子、１１……第２の切替回路、１３……表
示回路、１７……制御入力端子、１８……ラツチ
回路、１９……デコード回路、２１……プリセツ
ト入力端子、２２……比較回路、２３……表示回
路用制御入力端子、２４……ANDゲート、B1〜
Bn……切替装置の入力端子、Ａ……本考案によ
る切替装置、Ｂ……Ａを用いた基本マトリクス、
Ｃ……第２の切替装置、Ｄ……Ｂを用いた大規模
スイツチヤ、１４……従来の切替装置、Ｆ……Ｅ
を用いた基本マトリクス、１５……Ｆを用いた大
規模スイツチヤ。
す系統図、第２図は第１図に示した切替装置を用
いた基本マトリクスを示す系統図、第３図は第２
図に示した基本マトリクスを用いた大規模スイツ
チヤを示す系統図、第４図は従来の切替回路を用
いた基本マトリクスを示す系統図、第５図は第４
図に示した基本マトリクスを用いた大規模スイツ
チヤを示す系統図である。 １1〜１n……切替回路、２，２1〜２o……切替
装置の入力端子、４1〜４k……基本マトリクスの
出力端子、１１……第２の切替回路、１３……表
示回路、１７……制御入力端子、１８……ラツチ
回路、１９……デコード回路、２１……プリセツ
ト入力端子、２２……比較回路、２３……表示回
路用制御入力端子、２４……ANDゲート、B1〜
Bn……切替装置の入力端子、Ａ……本考案によ
る切替装置、Ｂ……Ａを用いた基本マトリクス、
Ｃ……第２の切替装置、Ｄ……Ｂを用いた大規模
スイツチヤ、１４……従来の切替装置、Ｆ……Ｅ
を用いた基本マトリクス、１５……Ｆを用いた大
規模スイツチヤ。
Claims (1)
- 【実用新案登録請求の範囲】 複数個の第１の切替回路と、 これら第１の切替回路の出力側を共通接続し、
この共通接続点から出力される出力信号を入力端
子に受ける第２の切替回路と、 前記第１の切替回路を制御するための第１の制
御回路と、 前記第２の切替回路を制御するための第２の制
御回路と、 その第２の制御回路の制御信号により使用中表
示を行なう表示回路とを有する切替装置におい
て、 外部から入力される表示回路制御信号と、前記
第２の制御回路の制御信号との論理積をとり、出
力を前記表示回路へ表示制御信号として供給する
ANDゲートを設けたことを特徴とする切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11844685U JPH0434615Y2 (ja) | 1985-07-31 | 1985-07-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11844685U JPH0434615Y2 (ja) | 1985-07-31 | 1985-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6226981U JPS6226981U (ja) | 1987-02-18 |
| JPH0434615Y2 true JPH0434615Y2 (ja) | 1992-08-18 |
Family
ID=31004904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11844685U Expired JPH0434615Y2 (ja) | 1985-07-31 | 1985-07-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434615Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797297B2 (ja) * | 1987-07-31 | 1998-09-17 | ソニー株式会社 | スイツチャ装置 |
-
1985
- 1985-07-31 JP JP11844685U patent/JPH0434615Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6226981U (ja) | 1987-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0434615Y2 (ja) | ||
| US3970865A (en) | Pseudo-complementary decode driver | |
| JPH0646131Y2 (ja) | 切替装置 | |
| JPH0454514Y2 (ja) | ||
| JPH0246153Y2 (ja) | ||
| JP2894395B2 (ja) | 映像信号切替装置 | |
| JPH0713917A (ja) | 構成変更システム | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPH0328623Y2 (ja) | ||
| JPH0125271B2 (ja) | ||
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH054134Y2 (ja) | ||
| JPH07135468A (ja) | Ｄ／ａコンバータ装置 | |
| JPS6214865U (ja) | ||
| JPS6298761A (ja) | 半導体装置 | |
| JPH0635591A (ja) | キー入力回路 | |
| JPS62247445A (ja) | 記憶装置の選択制御装置 | |
| JPH03112794U (ja) | ||
| JPH0293876U (ja) | ||
| JPH061426B2 (ja) | 操作スイツチ回路 | |
| JPH01269103A (ja) | 状態遷移制御装置 | |
| JPH08163239A (ja) | 拡張スロットに挿入するシリアル通信マルチプレクサ | |
| JPS5847905U (ja) | モ−ド選択回路 | |
| JPH06349397A (ja) | 切替器 |