JPH04343111A - 中間レベル生成回路 - Google Patents
中間レベル生成回路Info
- Publication number
- JPH04343111A JPH04343111A JP11520391A JP11520391A JPH04343111A JP H04343111 A JPH04343111 A JP H04343111A JP 11520391 A JP11520391 A JP 11520391A JP 11520391 A JP11520391 A JP 11520391A JP H04343111 A JPH04343111 A JP H04343111A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- intermediate level
- transistor
- gate input
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は中間レベル生成回路に関
し、特に半導体集積回路に用いられる中間レベル生成回
路に関する。
し、特に半導体集積回路に用いられる中間レベル生成回
路に関する。
【0002】
【従来の技術】従来の中間レベル生成回路を図2に示す
。図2を参照すると、この中間レベル生成回路は、ソー
スが高位電源端子(電圧VDD)1に接続されゲートと
ドレインとが短絡されたPチャネルMOS電界効果型ト
ランジスタ(以後PMOSトランジスタと記す)P1
と、ソースが接地端子2に接続されゲートが高位電源端
子1に接続されドレンイがPMOSトランジスタP1
のドレインに接続されたNチャネルMOS電界効果型ト
ランジスタ(以後NMOSトランジスタと記す)N1
とで構成されている。
。図2を参照すると、この中間レベル生成回路は、ソー
スが高位電源端子(電圧VDD)1に接続されゲートと
ドレインとが短絡されたPチャネルMOS電界効果型ト
ランジスタ(以後PMOSトランジスタと記す)P1
と、ソースが接地端子2に接続されゲートが高位電源端
子1に接続されドレンイがPMOSトランジスタP1
のドレインに接続されたNチャネルMOS電界効果型ト
ランジスタ(以後NMOSトランジスタと記す)N1
とで構成されている。
【0003】この回路では2つのMOSトランジスタの
共通のドレインが出力端3になっており、高位電源端子
1に電源電圧VDDが印加されると、出力端3の電圧レ
ベルはPMOSトランジスタP1 とNMOSトランジ
スタN1 の導通抵抗の比によって決まる。そして、一
般にMOSトランジスタの導通抵抗はそのMOSトラン
ジスタのゲートにおけるゲート幅Wとゲート長Lの比(
以後W/Lと記す)によって決まるので、PMOSトラ
ンジスタP1 のW/LとNMOSトランジスタN1
のW/Lの比を適当な値にする事により希望する中間レ
ベルの出力を得る事が出来る。
共通のドレインが出力端3になっており、高位電源端子
1に電源電圧VDDが印加されると、出力端3の電圧レ
ベルはPMOSトランジスタP1 とNMOSトランジ
スタN1 の導通抵抗の比によって決まる。そして、一
般にMOSトランジスタの導通抵抗はそのMOSトラン
ジスタのゲートにおけるゲート幅Wとゲート長Lの比(
以後W/Lと記す)によって決まるので、PMOSトラ
ンジスタP1 のW/LとNMOSトランジスタN1
のW/Lの比を適当な値にする事により希望する中間レ
ベルの出力を得る事が出来る。
【0004】
【発明が解決しようとする課題】上述した従来の中間レ
ベル生成回路においては、出力端3に出力される電圧レ
ベルはPMOSトランジスタP1 のW/LとNMOS
トランジスタN1 のW/Lの比で決まり、任意の電源
電圧VDDに対して1つの値だけしか出力されない。す
なわち、出力電圧レベルがMOSトランジスタの構造設
計(W/Lの決定)および回路設計(電源電圧VDDの
決定)の段階で決まってしまい、その後はこれを変える
ことができないので、出力端3の後に接続される回路(
図示せず)に対する融通性が低くく、最適なレベルを供
給するとができないという欠点がある。
ベル生成回路においては、出力端3に出力される電圧レ
ベルはPMOSトランジスタP1 のW/LとNMOS
トランジスタN1 のW/Lの比で決まり、任意の電源
電圧VDDに対して1つの値だけしか出力されない。す
なわち、出力電圧レベルがMOSトランジスタの構造設
計(W/Lの決定)および回路設計(電源電圧VDDの
決定)の段階で決まってしまい、その後はこれを変える
ことができないので、出力端3の後に接続される回路(
図示せず)に対する融通性が低くく、最適なレベルを供
給するとができないという欠点がある。
【0005】
【課題を解決するための手段】本発明の中間レベル生成
回路は、第1のディジタル入力信号を共通なゲート入力
とし、高位電源端子と接地端子との間にドレインを共通
にして直列に接続された第1のPチャネルMOS電界効
果型トランジスタおよび第1のNチャネルMOS電界効
果型トランジスタと、第2のディジタル入力信号を共通
なゲート入力とし、高位電源端子と接地端子との間にド
レインを共通にして直列に接続された第2のPチャネル
MOS電界効果型トランジスタおよび第2のNチャネル
MOS電界効果型トランジスタとを含み、前記4つのM
OS電界効果型のドレインを共通に接続して中間レベル
出力端子とすることを特徴とする。
回路は、第1のディジタル入力信号を共通なゲート入力
とし、高位電源端子と接地端子との間にドレインを共通
にして直列に接続された第1のPチャネルMOS電界効
果型トランジスタおよび第1のNチャネルMOS電界効
果型トランジスタと、第2のディジタル入力信号を共通
なゲート入力とし、高位電源端子と接地端子との間にド
レインを共通にして直列に接続された第2のPチャネル
MOS電界効果型トランジスタおよび第2のNチャネル
MOS電界効果型トランジスタとを含み、前記4つのM
OS電界効果型のドレインを共通に接続して中間レベル
出力端子とすることを特徴とする。
【0006】
【実施例】次に本発明の最適な実施例について図面を参
照して説明する。図1は本発明の一実施例の回路図であ
る。図1を参照すると、本実施例による中間レベル生成
回路は、高位電源端子1と接地端子2との間にドレイン
を共通にして直列接続されたPMOSトランジスタP2
とNMOSトランジスタN2 とからなる回路と、同
じく高位電源端子2の接地端子2との間にドレインを共
通にして直列接続されたPMOSトランジスタP3 と
NMOSトランジスタN3 とからなる回路とを有して
いる。おのおのの回路では、PMOSトランジスタP2
とNMOSトランジスタN2 のそれぞれのゲートが
共通に接続されゲート入力端4に接続されている。PM
OSトランジスタP3 とNMOSトランジスタN3
のそれぞれのゲートも共通に接続されゲート入力端5に
接続されている。 そして4つのMOSトランジスタのドレインはすべて共
通に接続され、この共通の接続点がこの中間レベル生成
回路の出力端3となっている。
照して説明する。図1は本発明の一実施例の回路図であ
る。図1を参照すると、本実施例による中間レベル生成
回路は、高位電源端子1と接地端子2との間にドレイン
を共通にして直列接続されたPMOSトランジスタP2
とNMOSトランジスタN2 とからなる回路と、同
じく高位電源端子2の接地端子2との間にドレインを共
通にして直列接続されたPMOSトランジスタP3 と
NMOSトランジスタN3 とからなる回路とを有して
いる。おのおのの回路では、PMOSトランジスタP2
とNMOSトランジスタN2 のそれぞれのゲートが
共通に接続されゲート入力端4に接続されている。PM
OSトランジスタP3 とNMOSトランジスタN3
のそれぞれのゲートも共通に接続されゲート入力端5に
接続されている。 そして4つのMOSトランジスタのドレインはすべて共
通に接続され、この共通の接続点がこの中間レベル生成
回路の出力端3となっている。
【0007】本実施例の中間レベル生成回路においては
、出力電圧レベルは、ゲート入力端4および5の電位の
状態に応じて、以下のような4つの状態に設定される。 (1)ゲート入力端4およびゲート入力端5が共にハイ
レベル(以下“H”と記す)の時、出力電圧レベルは接
地電位。 (2)ゲート入力端4およびゲート入力端5が共にロー
レベル(以下“L”と記す)の時、出力電圧レベルはV
DDレベル。 (3)ゲート入力端4が“H”、ゲート入力端5が“L
”の時、NMOSトランジスタN2 とPMOSトラン
ジスタP3 がオンし、出力電圧レベルはNMOSトラ
ンジスタN2 とPMOSトランジスタP3 の導通抵
抗の比により決まる。 (4)ゲート入力端4が“L”、ゲート入力端5が“H
”の時、NMOSトランジスタN3 とPMOSトラン
ジスタP2 がオンし出力電圧レベルはNMOSトラン
ジスタN3 とPMOSトランジスタP2の導通抵抗の
比により決まる。
、出力電圧レベルは、ゲート入力端4および5の電位の
状態に応じて、以下のような4つの状態に設定される。 (1)ゲート入力端4およびゲート入力端5が共にハイ
レベル(以下“H”と記す)の時、出力電圧レベルは接
地電位。 (2)ゲート入力端4およびゲート入力端5が共にロー
レベル(以下“L”と記す)の時、出力電圧レベルはV
DDレベル。 (3)ゲート入力端4が“H”、ゲート入力端5が“L
”の時、NMOSトランジスタN2 とPMOSトラン
ジスタP3 がオンし、出力電圧レベルはNMOSトラ
ンジスタN2 とPMOSトランジスタP3 の導通抵
抗の比により決まる。 (4)ゲート入力端4が“L”、ゲート入力端5が“H
”の時、NMOSトランジスタN3 とPMOSトラン
ジスタP2 がオンし出力電圧レベルはNMOSトラン
ジスタN3 とPMOSトランジスタP2の導通抵抗の
比により決まる。
【0008】すなわち、NMOSトランジスタN2 お
よびN3 並びにPMOSトランジスタP2 およびP
3 のW/Lを適当な値にする事により、希望する中間
レベルを生成する事が出来る。
よびN3 並びにPMOSトランジスタP2 およびP
3 のW/Lを適当な値にする事により、希望する中間
レベルを生成する事が出来る。
【0009】
【発明の効果】以上説明したように、本発明によれば、
2つの入力の論理の組み合わせにより4つの出力電圧レ
ベルのうちから一つを選択する事ができる。そしてその
中の2つは中間レベルであるので出力端の後に接続され
る回路に対する融通性を増すことができるという効果を
有する。
2つの入力の論理の組み合わせにより4つの出力電圧レ
ベルのうちから一つを選択する事ができる。そしてその
中の2つは中間レベルであるので出力端の後に接続され
る回路に対する融通性を増すことができるという効果を
有する。
【図1】本発明の一実施例による中間レベル生成回路の
回路図である。
回路図である。
【図2】従来の中間レベル生成回路の回路図である。
1 高位電源端子
2 接地端子
3 出力端
4,5 ゲート入力端
Claims (1)
- 【請求項1】 第1のディジタル入力信号を共通なゲ
ート入力とし、高位電源端子と接地端子との間にドレイ
ンを共通にして直列に接続された第1のPチャネルMO
S電界効果型トランジスタおよび第1のNチャネルMO
S電界効果型トランジスタと、第2のディジタル入力信
号を共通なゲート入力とし、高位電源端子と接地端子と
の間にドレインを共通にして直列に接続された第2のP
チャネルMOS電界効果型トランジスタおよび第2のN
チャネルMOS電界効果型トランジスタとを含み、前記
4つのMOS電界効果型のドレインを共通に接続して中
間レベル出力端子とすることを特徴とする中間レベル生
成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11520391A JPH04343111A (ja) | 1991-05-21 | 1991-05-21 | 中間レベル生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11520391A JPH04343111A (ja) | 1991-05-21 | 1991-05-21 | 中間レベル生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04343111A true JPH04343111A (ja) | 1992-11-30 |
Family
ID=14656912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11520391A Pending JPH04343111A (ja) | 1991-05-21 | 1991-05-21 | 中間レベル生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04343111A (ja) |
-
1991
- 1991-05-21 JP JP11520391A patent/JPH04343111A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2909990B2 (ja) | Cmos回路 | |
JP3047869B2 (ja) | 出力振幅調整回路 | |
JPH10163826A (ja) | Cmosインバータの駆動方法及びシュミットトリガ回路 | |
US7619459B2 (en) | High speed voltage translator circuit | |
JPH09261036A (ja) | レベル変換回路及び半導体集積回路 | |
JPH10154924A (ja) | Cmosヒステリシス回路 | |
JP3556533B2 (ja) | レベルシフタ回路 | |
JPH0514174A (ja) | レベルシフタ回路 | |
JPH04343111A (ja) | 中間レベル生成回路 | |
JPH09214324A (ja) | Cmos論理回路 | |
JPH0210763A (ja) | 半導体集積回路 | |
JP2885617B2 (ja) | 半導体集積回路装置 | |
JPS62194736A (ja) | 半導体集積回路 | |
JPH05191258A (ja) | Cmos出力回路 | |
JP3079518B2 (ja) | 入出力回路 | |
JPH0575205B2 (ja) | ||
JPH0555905A (ja) | Cmos論理ゲート | |
JP3052039B2 (ja) | 入力アンプ回路 | |
JP2845665B2 (ja) | 出力バッファ回路 | |
JPH0514172A (ja) | 入力回路 | |
JPH04213919A (ja) | 半導体集積回路 | |
JPS59200524A (ja) | Cmosマルチプレクサ | |
JPH04301921A (ja) | インバータ回路 | |
JPS62222713A (ja) | 遅延用cmosインバ−タ回路 | |
JPS60180330A (ja) | Cmosレシオ回路 |