JPH0433352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0433352A JPH0433352A JP2138407A JP13840790A JPH0433352A JP H0433352 A JPH0433352 A JP H0433352A JP 2138407 A JP2138407 A JP 2138407A JP 13840790 A JP13840790 A JP 13840790A JP H0433352 A JPH0433352 A JP H0433352A
- Authority
- JP
- Japan
- Prior art keywords
- distance
- wafer
- chips
- scale
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に、ウェハ段階に
おいて周辺からのチップの距離やチップ間の距離の正確
な寸法を必要とする場合の製造方法に関する。
おいて周辺からのチップの距離やチップ間の距離の正確
な寸法を必要とする場合の製造方法に関する。
ウェハ表面のメタルまたはポリシリコンの電極、配線の
バターニングが終了し、いわゆる、通常のウェハプロセ
スの終了した段階で、後工程のために、ウェハの周辺か
らのチップの距離やチップ間の距離の正確な寸法を必要
とする場合がある。
バターニングが終了し、いわゆる、通常のウェハプロセ
スの終了した段階で、後工程のために、ウェハの周辺か
らのチップの距離やチップ間の距離の正確な寸法を必要
とする場合がある。
例えば、通常のウェハプロセス終了後、ウェハ表面に印
刷加工を施す場合など、ウェハの周辺からのチップの距
離やチップ間の距離の正確な寸法が必要となる。
刷加工を施す場合など、ウェハの周辺からのチップの距
離やチップ間の距離の正確な寸法が必要となる。
一方、ウェハプロセスの最初のマスク位置のばらつきに
より、上記の距離にばらつきが生ずる。
より、上記の距離にばらつきが生ずる。
したがって、通常のウェハプロセス終了後、個々のウェ
ハについて上記の距離を測定する必要が生ずる。
ハについて上記の距離を測定する必要が生ずる。
従来は、上記の距離の測定には、チップサイズから計算
する方法か、ステージにスケールが付いている治具を用
いる方法を採ってきた。
する方法か、ステージにスケールが付いている治具を用
いる方法を採ってきた。
従来、ステージにスケール付きの治具がない場合は、ウ
ェハの周辺からのチップの距離やチップ間の距離をチッ
プサイズから計算するという面倒な作業が必要であった
。
ェハの周辺からのチップの距離やチップ間の距離をチッ
プサイズから計算するという面倒な作業が必要であった
。
そして、一番外側のチップが途中で切れていると、周辺
からのチップの距離の正確な計算ができないという問題
があった。
からのチップの距離の正確な計算ができないという問題
があった。
本発明は上記の問題を解消するためになされたもので、
ウェハの周辺からのチップの距離やチップ間の距離の測
定を顕微鏡観察で簡単に行える方法を提供することを目
的とする。
ウェハの周辺からのチップの距離やチップ間の距離の測
定を顕微鏡観察で簡単に行える方法を提供することを目
的とする。
本発明の方法は、ウェハプロセスにおけるメタルまたは
ポリシリコンの電極、配線のパターニングに、スクライ
ブライン部分にオートアライメントマークを基準とする
スケールマーク及び該スケールマークに対する距離表示
マークを付したマスクを使用し、ウェハのスクライプラ
イン中に周辺からのチップの距離やチップ間の距離が容
易に測定できるようにスケール及び該スケールに対する
距離表示記号を設けるものである。
ポリシリコンの電極、配線のパターニングに、スクライ
ブライン部分にオートアライメントマークを基準とする
スケールマーク及び該スケールマークに対する距離表示
マークを付したマスクを使用し、ウェハのスクライプラ
イン中に周辺からのチップの距離やチップ間の距離が容
易に測定できるようにスケール及び該スケールに対する
距離表示記号を設けるものである。
上記の方法を採ると、通常のウェハプロセス終了後、ウ
ェハの周辺からのチップの距離やチップ間の距離を顕微
鏡により容易に測定できることになる。
ェハの周辺からのチップの距離やチップ間の距離を顕微
鏡により容易に測定できることになる。
第１図は本発明において使用するマスクに設けたマーク
のパターンの一例を示す。
のパターンの一例を示す。
図において１はチップパターン、２はオートアライメン
トマーク、３はマスクのスクライブライン部分にオート
アライメントマーク２を基準に設けたスケールマーク、
４はスケールマーク３に対する距離表示マークである。
トマーク、３はマスクのスクライブライン部分にオート
アライメントマーク２を基準に設けたスケールマーク、
４はスケールマーク３に対する距離表示マークである。
第２図は第１図のマスクをウェハに転写したパターンを
示す。
示す。
図において１ａはチップパターン、２ａはオートアライ
メントマークパターン、３ａはスケールマークパターン
である。
メントマークパターン、３ａはスケールマークパターン
である。
第１図に示すようにウェハにオードアライメン）？−り
２を基準とするスケールマーク３と距離表示マーク４を
設けると、ウェハの周辺からのチップの距離やチップ間
の距離を、顕微鏡でスケールマーク３と距離表示マーク
４により直読することができる。
２を基準とするスケールマーク３と距離表示マーク４を
設けると、ウェハの周辺からのチップの距離やチップ間
の距離を、顕微鏡でスケールマーク３と距離表示マーク
４により直読することができる。
そして、スケールマーク３と距離表示マーク４は、スク
ライブライン部分に設けたので、チップパターン１に影
響が及ぶことがない。
ライブライン部分に設けたので、チップパターン１に影
響が及ぶことがない。
以上説明したように、本発明によれば、ウェハの周辺か
らのチップの距離やチップ間の距離を顕微鏡で直読する
ことができ、面倒な計算が不要となり、作業効率が上る
という効果がある。
らのチップの距離やチップ間の距離を顕微鏡で直読する
ことができ、面倒な計算が不要となり、作業効率が上る
という効果がある。
第１図は本発明において使用するマスクに設けたマーク
のパターンの一例を示す平面図、第２図は第１図のマス
クをウェハに転写したパターンを示す平面図である。 ■・・・チップパターン、２・・−オートアライメント
マーク、３・・・スケールマーク、４・・・距離表示マ
ーク。 第１ｒＩ！Ｊ 特許出願人 新日本無線株式会社
のパターンの一例を示す平面図、第２図は第１図のマス
クをウェハに転写したパターンを示す平面図である。 ■・・・チップパターン、２・・−オートアライメント
マーク、３・・・スケールマーク、４・・・距離表示マ
ーク。 第１ｒＩ！Ｊ 特許出願人 新日本無線株式会社
Claims (1)
- ウェハプロセスにおけるメタルまたはポリシリコンの
電極、配線のパターニングに、スクライブライン部分に
オートアライメントマークを基準とするスケールマーク
及び該スケールマークに対する距離表示マークを付した
マスクを使用し、ウェハのスクライブライン中に周辺か
らのチップの距離やチップ間の距離が容易に測定できる
ようにスケール及び該スケールに対する距離表示記号を
設けることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138407A JPH0433352A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138407A JPH0433352A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433352A true JPH0433352A (ja) | 1992-02-04 |
Family
ID=15221240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2138407A Pending JPH0433352A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433352A (ja) |
-
1990
- 1990-05-30 JP JP2138407A patent/JPH0433352A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423127A (en) | Method of manufacturing a semiconductor device | |
| EP1162507A3 (en) | Alignment method, overlay deviation inspection method and photomask | |
| JPH0321901B2 (ja) | ||
| JP6153117B2 (ja) | 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 | |
| CN110793433B (zh) | 一种在线校准晶圆微纳米台阶高度标准样板及其循迹方法 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| CN204102865U (zh) | 一种对准测量结构 | |
| JPH0433352A (ja) | 半導体装置の製造方法 | |
| CN108735645A (zh) | 晶圆对准方法及晶圆对准装置 | |
| JP3967668B2 (ja) | 微小寸法標準試料及びその製造方法 | |
| CN108987377B (zh) | 一种定位场区域的边界的方法 | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| KR100192433B1 (ko) | 반도체 소자 제조시의 포커스 측정방법 | |
| KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
| KR0179148B1 (ko) | 정렬도 측정용 오버레이 패턴구조 | |
| JPH01228128A (ja) | 位置合わせ方法 | |
| KR100273294B1 (ko) | 반도체 마스크의 포커스 관리용 마크 형성구조 | |
| JPH05335197A (ja) | 半導体結晶基板の位置合わせ方法と合わせマーク形状 | |
| KR950030226A (ko) | 포토마스크 제작방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| KR100204808B1 (ko) | 반도체장치 제조방법 | |
| CN115167086A (zh) | 定位标记、掩膜板及光刻定位方法 | |
| JPS6453545A (en) | Semiconductor substrate having alignment mark and alignment using said mark | |
| JPS62286224A (ja) | 半導体装置の製造方法 | |
| JPH06275695A (ja) | 目合せズレ測定パターン、目合せズレ測定方法及びそれによる目合せ方法 |