JPH04332166A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH04332166A JPH04332166A JP3130548A JP13054891A JPH04332166A JP H04332166 A JPH04332166 A JP H04332166A JP 3130548 A JP3130548 A JP 3130548A JP 13054891 A JP13054891 A JP 13054891A JP H04332166 A JPH04332166 A JP H04332166A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge
- charge transfer
- well
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子に関し、
特にその光電変換電荷読み出し部の構造に関する。
特にその光電変換電荷読み出し部の構造に関する。
【０００２】
【従来の技術】図３の（ａ）は従来の固体撮像素子の断
面図である。同図に示されるように、ｎ型半導体基板１
上には、ｐウェル２ａが設けられ、ｐウェル２ａ内には
、入射光の光電変換を行いその光電変換電荷を蓄積して
おく電荷蓄積領域３と、電荷蓄積領域３内の信号電荷を
読み出してこれを紙面に垂直方向に転送する電荷結合素
子の電荷転送領域４が形成されている。
面図である。同図に示されるように、ｎ型半導体基板１
上には、ｐウェル２ａが設けられ、ｐウェル２ａ内には
、入射光の光電変換を行いその光電変換電荷を蓄積して
おく電荷蓄積領域３と、電荷蓄積領域３内の信号電荷を
読み出してこれを紙面に垂直方向に転送する電荷結合素
子の電荷転送領域４が形成されている。
【０００３】電荷蓄積領域３上にはこの領域を埋め込み
型フォトダイオードの構成要素とするためのｐ＋ 型領
域５が設けられ、また、電荷蓄積領域３と電荷転送領域
４との間には、電荷読み出し時の閾値を調整するための
イオン注入がなされたＶＴ 制御用ｐ型領域６ａが形成
され、そして、これら各活性領域はチャネルストップ７
によって囲まれている。半導体基板上には、電荷蓄積領
域３に蓄積された信号電荷を電荷転送領域４に転送する
ためのゲート電極８が酸化膜９に包囲されて形成されて
いる。
型フォトダイオードの構成要素とするためのｐ＋ 型領
域５が設けられ、また、電荷蓄積領域３と電荷転送領域
４との間には、電荷読み出し時の閾値を調整するための
イオン注入がなされたＶＴ 制御用ｐ型領域６ａが形成
され、そして、これら各活性領域はチャネルストップ７
によって囲まれている。半導体基板上には、電荷蓄積領
域３に蓄積された信号電荷を電荷転送領域４に転送する
ためのゲート電極８が酸化膜９に包囲されて形成されて
いる。
【０００４】いま、電荷蓄積領域３内の信号電荷を電荷
転送領域４に読み出すために、ゲート電極８に正電圧を
印加したものとする。この状態での図３の（ａ）におけ
るＡ−Ｃ−ＢおよびＡ−Ｄ−Ｂ間の電位図を図３の（ｂ
）に示す。ゲート電極８に正電圧が印加されているため
、基板表面近傍に位置するＣ点では基板深部に位置する
Ｄ点よりも電位が深くなる。このため、電荷蓄積領域３
に蓄積された電荷は主にＡ−Ｃ−Ｂ経路により電荷転送
領域４へ読み出される。
転送領域４に読み出すために、ゲート電極８に正電圧を
印加したものとする。この状態での図３の（ａ）におけ
るＡ−Ｃ−ＢおよびＡ−Ｄ−Ｂ間の電位図を図３の（ｂ
）に示す。ゲート電極８に正電圧が印加されているため
、基板表面近傍に位置するＣ点では基板深部に位置する
Ｄ点よりも電位が深くなる。このため、電荷蓄積領域３
に蓄積された電荷は主にＡ−Ｃ−Ｂ経路により電荷転送
領域４へ読み出される。
【０００５】
【発明が解決しようとする課題】上述した従来の固体撮
像素子では、信号電荷読み出し経路であるＡ−Ｃ−Ｂ経
路においてＡ−Ｃ間のＸ点では、ｎ型拡散層である電荷
蓄積領域３に正電圧が印加されるため、ここでの電位は
Ａ−Ｃ−Ｂ間で最も深くなり、ここに信号電荷がトラッ
プされ易くなる。即ち、従来の信号電荷読み出し構造で
は、信号電荷の完全転送が阻害される、という欠点があ
った。
像素子では、信号電荷読み出し経路であるＡ−Ｃ−Ｂ経
路においてＡ−Ｃ間のＸ点では、ｎ型拡散層である電荷
蓄積領域３に正電圧が印加されるため、ここでの電位は
Ａ−Ｃ−Ｂ間で最も深くなり、ここに信号電荷がトラッ
プされ易くなる。即ち、従来の信号電荷読み出し構造で
は、信号電荷の完全転送が阻害される、という欠点があ
った。
【０００６】
【課題を解決するための手段】本発明の固体撮像素子は
、半導体基板の表面領域内に第１導電型のウェルが設け
られ、該ウェル内に第１導電型とは反対導電型の第２導
電型の電荷転送領域と電荷蓄積領域とが設けられ、半導
体基板上には前記電荷転送領域へ電荷蓄積領域に蓄積さ
れた信号電荷を読み出すために絶縁膜を介してゲート電
極が設けられたものであって、信号電荷の読み出し時に
は、ゲート電極に電圧を加えて半導体基板内部において
電荷蓄積領域と電荷転送領域との間がパンチスルー状態
となるようにしてそのパンチスルーを利用して電荷を読
み出すように構成されている。
、半導体基板の表面領域内に第１導電型のウェルが設け
られ、該ウェル内に第１導電型とは反対導電型の第２導
電型の電荷転送領域と電荷蓄積領域とが設けられ、半導
体基板上には前記電荷転送領域へ電荷蓄積領域に蓄積さ
れた信号電荷を読み出すために絶縁膜を介してゲート電
極が設けられたものであって、信号電荷の読み出し時に
は、ゲート電極に電圧を加えて半導体基板内部において
電荷蓄積領域と電荷転送領域との間がパンチスルー状態
となるようにしてそのパンチスルーを利用して電荷を読
み出すように構成されている。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の第１の実施例を
示す断面図である。
て説明する。図１の（ａ）は、本発明の第１の実施例を
示す断面図である。
【０００８】同図において、１はｎ型半導体基板、２は
低不純物濃度のｐウェル、３は電荷蓄積領域、４は電荷
転送領域、５はｐ＋ 型領域、６は、ｐ＋ 型領域５と
電荷転送領域４とに接するようにｐウェル２および電荷
蓄積領域３上に形成されたＶＴ 制御用ｐ型領域、７は
チャネルストップ、８はポリシリコンからなるゲート電
極、９は酸化膜である。
低不純物濃度のｐウェル、３は電荷蓄積領域、４は電荷
転送領域、５はｐ＋ 型領域、６は、ｐ＋ 型領域５と
電荷転送領域４とに接するようにｐウェル２および電荷
蓄積領域３上に形成されたＶＴ 制御用ｐ型領域、７は
チャネルストップ、８はポリシリコンからなるゲート電
極、９は酸化膜である。
【０００９】今、信号電荷を読み出すためにゲート電極
８に正電圧を印加したものとする。この状態での図１の
（ａ）に示すＡ−Ｃ−Ｂ及びＡ−Ｄ−Ｂ経路における電
位分布を図１の（ｂ）に示す。ゲート電極８に正電圧が
印加されたことにより基板表面近傍のＣ点の電位は深く
なろうとするが、ＶＴ 制御用ｐ型領域６はｐ＋ 型領
域５により０電位に抑えられている（ｐ＋ 型領域５は
０電位のチャネルストップ７と接触している）ため、容
易に深くはならない。
８に正電圧を印加したものとする。この状態での図１の
（ａ）に示すＡ−Ｃ−Ｂ及びＡ−Ｄ−Ｂ経路における電
位分布を図１の（ｂ）に示す。ゲート電極８に正電圧が
印加されたことにより基板表面近傍のＣ点の電位は深く
なろうとするが、ＶＴ 制御用ｐ型領域６はｐ＋ 型領
域５により０電位に抑えられている（ｐ＋ 型領域５は
０電位のチャネルストップ７と接触している）ため、容
易に深くはならない。
【００１０】一方、ゲート電極８に加えられる正電圧が
高くなるにつれ、電荷転送領域４の電位は深くなり、そ
れにつれて電荷転送領域４からｐウェル２側に延びる空
乏層は広がっていく。そして、ｐウェル２の不純物濃度
がＶＴ 制御用ｐ型領域６のそれより低いため、正電圧
が一定の値に達すると電荷転送領域４から延びる空乏層
と電荷蓄積領域３からの空乏層は基板内部で接続（この
位置をＤ点とする）する。この状態よりさらに高い正電
圧をゲート電極８に印加すると、Ｄ点の電位はＡ点より
も深くなり、電荷蓄積領域３に蓄積されていた信号電荷
はＡ−Ｄ−Ｂ経路で電荷転送領域４へ読み出される。
高くなるにつれ、電荷転送領域４の電位は深くなり、そ
れにつれて電荷転送領域４からｐウェル２側に延びる空
乏層は広がっていく。そして、ｐウェル２の不純物濃度
がＶＴ 制御用ｐ型領域６のそれより低いため、正電圧
が一定の値に達すると電荷転送領域４から延びる空乏層
と電荷蓄積領域３からの空乏層は基板内部で接続（この
位置をＤ点とする）する。この状態よりさらに高い正電
圧をゲート電極８に印加すると、Ｄ点の電位はＡ点より
も深くなり、電荷蓄積領域３に蓄積されていた信号電荷
はＡ−Ｄ−Ｂ経路で電荷転送領域４へ読み出される。
【００１１】この場合、この電荷転送経路には電位の井
戸は形成されないので、信号電荷の完全転送が可能とな
り残像の発生は抑止される。
戸は形成されないので、信号電荷の完全転送が可能とな
り残像の発生は抑止される。
【００１２】図２の（ａ）は、本発明の第２の実施例を
示す断面図である。本実施例の第１の実施例と相違する
点は、ＶＴ 制御用ｐ型領域６直下のｐウェル２内にｐ
ウェルよりも低濃度のｐ− 型領域１０を設けたことで
ある。
示す断面図である。本実施例の第１の実施例と相違する
点は、ＶＴ 制御用ｐ型領域６直下のｐウェル２内にｐ
ウェルよりも低濃度のｐ− 型領域１０を設けたことで
ある。
【００１３】本実施例の読み出し時の動作は先の実施例
と同様であるが、ｐ− 型領域１０を設けたことにより
、本実施例は、先の実施例の場合よりもパンチスルー電
圧が低くなり電荷の転送がよりスムーズに行われるよう
になる。
と同様であるが、ｐ− 型領域１０を設けたことにより
、本実施例は、先の実施例の場合よりもパンチスルー電
圧が低くなり電荷の転送がよりスムーズに行われるよう
になる。
【００１４】
【発明の効果】以上説明したように、本発明の固体撮像
素子は、電荷蓄積領域の表面およびｐウェルの表面をｐ
ウェルより不純物濃度の高いｐ型領域で完全に覆い、電
荷蓄積領域から電荷転送領域への信号電荷の転送をパン
チスルーを利用して基板内部で行なうものであるので、
本発明によれば、電荷蓄積領域には直接電圧が印加され
ず、電荷転送を阻害する電位の井戸が発生しない。よっ
て、本発明によれば、信号電荷の完全転送が可能となり
残像の発生が抑制される。
素子は、電荷蓄積領域の表面およびｐウェルの表面をｐ
ウェルより不純物濃度の高いｐ型領域で完全に覆い、電
荷蓄積領域から電荷転送領域への信号電荷の転送をパン
チスルーを利用して基板内部で行なうものであるので、
本発明によれば、電荷蓄積領域には直接電圧が印加され
ず、電荷転送を阻害する電位の井戸が発生しない。よっ
て、本発明によれば、信号電荷の完全転送が可能となり
残像の発生が抑制される。
【図１】 本発明の第１の実施例を示す断面図とその
電位図。
電位図。
【図２】 本発明の第２の実施例を示す断面図。
【図３】 従来例の断面図とその電位図。
１…ｎ型半導体基板、 ２、２ａ…ｐウェル、
３…電荷蓄積領域、４…電荷転送領域、
５…ｐ＋ 型領域、 ６、６ａ…ＶＴ制
御用ｐ型領域、 ７…チャネルストップ、
８…ゲート電極、 ９…酸化膜、 １０
…ｐ− 型領域。
３…電荷蓄積領域、４…電荷転送領域、
５…ｐ＋ 型領域、 ６、６ａ…ＶＴ制
御用ｐ型領域、 ７…チャネルストップ、
８…ゲート電極、 ９…酸化膜、 １０
…ｐ− 型領域。
Claims (1)
- 【請求項１】 第１導電型の半導体領域と、該半導体
領域の表面領域内に設けられた、第１導電型とは反対導
電型の第２導電型の電荷転送領域と、前記半導体領域の
表面領域内に設けられた、光電変換電荷を蓄積する第２
導電型の電荷蓄積領域と、前記電荷転送領域へ前記電荷
蓄積領域に蓄積された光電変換電荷を転送するために、
前記半導体領域上に絶縁膜を介して設けられた転送電極
と、を有する固体撮像素子において、前記電荷蓄積領域
に蓄積された光電変換電荷の前記電荷転送領域への転送
は両領域間を基板内部においてパンチスルー状態として
行われるものであることを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130548A JPH04332166A (ja) | 1991-05-02 | 1991-05-02 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130548A JPH04332166A (ja) | 1991-05-02 | 1991-05-02 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332166A true JPH04332166A (ja) | 1992-11-19 |
Family
ID=15036915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3130548A Pending JPH04332166A (ja) | 1991-05-02 | 1991-05-02 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332166A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690423B1 (en) | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
-
1991
- 1991-05-02 JP JP3130548A patent/JPH04332166A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690423B1 (en) | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| US7042061B2 (en) | 1998-03-19 | 2006-05-09 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| US7224003B2 (en) | 1998-03-19 | 2007-05-29 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309574B2 (ja) | フォトダイオードおよびセンサ・アレイ | |
| EP0173542B1 (en) | A solid-state image sensor | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH07202158A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0766961B2 (ja) | 固体撮像素子 | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| JP2723520B2 (ja) | 固体撮像素子 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| KR20050039167A (ko) | 시모스 이미지센서 및 그 제조 방법 | |
| JPH04332166A (ja) | 固体撮像素子 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JP3919378B2 (ja) | 受光素子及びそれを用いた光電変換装置 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JP2584010B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| JPS6351545B2 (ja) | ||
| JPS61260672A (ja) | 固体撮像装置 | |
| JP4700919B2 (ja) | 固体撮像素子 | |
| JPH0424872B2 (ja) | ||
| KR100258971B1 (ko) | 반도체 장치 | |
| JPH07120774B2 (ja) | 固体撮像装置 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 |