JPH04329483A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH04329483A JPH04329483A JP3099955A JP9995591A JPH04329483A JP H04329483 A JPH04329483 A JP H04329483A JP 3099955 A JP3099955 A JP 3099955A JP 9995591 A JP9995591 A JP 9995591A JP H04329483 A JPH04329483 A JP H04329483A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- matching
- image
- data
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 241000255969 Pieris brassicae Species 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は画像処理装置に関し、特
に２値の画像データを密度変換又は拡大補間する画像処
理装置に関するものである。
に２値の画像データを密度変換又は拡大補間する画像処
理装置に関するものである。
【０００２】
【従来の技術】通常、２値（１ビット）の画像データは
、図２に示す（ａ）のように表現され、このデータをハ
ードコピー装置で出力した時、図２に示す（ｂ）のよう
に出力される。従来、１ビットの画像データを２倍に密
度変換（拡大）補間する場合、図２の（ａ）を４倍のデ
ータ量に補間し、図２の（ｃ）のように出力していた。 この場合、ハードコピー装置のドット径は半分になって
おり、ドット密度は４倍になっているが、ハードコピー
装置のドット径が図２の（ｂ）と同じであれば、画像は
２倍（面積で４倍）に拡大される。従って、ハードコピ
ー装置のドット径により、密度変換か拡大かが決定され
る。
、図２に示す（ａ）のように表現され、このデータをハ
ードコピー装置で出力した時、図２に示す（ｂ）のよう
に出力される。従来、１ビットの画像データを２倍に密
度変換（拡大）補間する場合、図２の（ａ）を４倍のデ
ータ量に補間し、図２の（ｃ）のように出力していた。 この場合、ハードコピー装置のドット径は半分になって
おり、ドット密度は４倍になっているが、ハードコピー
装置のドット径が図２の（ｂ）と同じであれば、画像は
２倍（面積で４倍）に拡大される。従って、ハードコピ
ー装置のドット径により、密度変換か拡大かが決定され
る。
【０００３】
【発明が解決しようとしている課題】しかしながら、上
記従来例では、密度変換しても図２に示す（ｂ）が（ｃ
）のようになるだけであり、段差の部分のギザギザが目
につくことにかわりはなく、画像の改善には寄与しない
という欠点があった。
記従来例では、密度変換しても図２に示す（ｂ）が（ｃ
）のようになるだけであり、段差の部分のギザギザが目
につくことにかわりはなく、画像の改善には寄与しない
という欠点があった。
【０００４】また、段差の検出を単純なパターンマッチ
ングだけで行うと、パターンの数が非常に多くなり、メ
モリの容量が多くなるという欠点もあった。
ングだけで行うと、パターンの数が非常に多くなり、メ
モリの容量が多くなるという欠点もあった。
【０００５】本発明は、上記課題を解決するために成さ
れたもので、画像における段差部分でのギザギザを軽減
し、滑らかな画像を出力できる画像処理装置を提供する
ことを目的とする。
れたもので、画像における段差部分でのギザギザを軽減
し、滑らかな画像を出力できる画像処理装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】及び
【作用】上記目的を達成するために、本発明の画像処理
装置は以下の構成を備える。
装置は以下の構成を備える。
【０００７】すなわち、２値の画像データを密度変換又
は拡大補間する画像処理装置において、前記画像データ
の段差のタイプを検出する第１の検出手段と、該第１の
検出手段で検出された段差の長さを検出する第２の検出
手段と、前記第１、第２の検出手段で検出された段差を
補間する補間手段とを備える。
は拡大補間する画像処理装置において、前記画像データ
の段差のタイプを検出する第１の検出手段と、該第１の
検出手段で検出された段差の長さを検出する第２の検出
手段と、前記第１、第２の検出手段で検出された段差を
補間する補間手段とを備える。
【０００８】また好ましくは、前記検出手段は、検出パ
ターンを格納する格納手段を含み、パターンマッチング
によって１段の段差を検出することを特徴とする。
ターンを格納する格納手段を含み、パターンマッチング
によって１段の段差を検出することを特徴とする。
【０００９】
【実施例】以下、図面を参照して本発明に係る好適な一
実施例を詳細に説明する。
実施例を詳細に説明する。
【００１０】図１は、本実施例における画像処理装置の
構成を示す概略ブロック図である。図において、１はビ
ットマップメモリであり、展開されたビットパターンを
記憶する。２はＣＰＵであり、後述するプログラム（処
理手順）に従って本装置全体の制御を司どる。３はＲＯ
Ｍであり、ＣＰＵ２のプログラムや後述するパターンマ
ッチングに使用されるパターンを格納している。４はバ
ッファメモリであり、後述するマッチング処理部６によ
ってマッチングされたパターンに対応する補間データを
蓄積していくメモリである。５は入力部であり、不図示
のコントローラやホストコンピュータから送られてくる
ビットパターンを入力する。６はマッチング処理部であ
り、ビットマップメモリ１のパターンとマッチングパタ
ーンとのパターンマッチングを行なう。そして、７は出
力部であり、バッファメモリ４に作成された補間データ
をハードコピー装置などの出力装置へ出力する。
構成を示す概略ブロック図である。図において、１はビ
ットマップメモリであり、展開されたビットパターンを
記憶する。２はＣＰＵであり、後述するプログラム（処
理手順）に従って本装置全体の制御を司どる。３はＲＯ
Ｍであり、ＣＰＵ２のプログラムや後述するパターンマ
ッチングに使用されるパターンを格納している。４はバ
ッファメモリであり、後述するマッチング処理部６によ
ってマッチングされたパターンに対応する補間データを
蓄積していくメモリである。５は入力部であり、不図示
のコントローラやホストコンピュータから送られてくる
ビットパターンを入力する。６はマッチング処理部であ
り、ビットマップメモリ１のパターンとマッチングパタ
ーンとのパターンマッチングを行なう。そして、７は出
力部であり、バッファメモリ４に作成された補間データ
をハードコピー装置などの出力装置へ出力する。
【００１１】なお、上述のマッチング処理部６は、排他
論理和とカウンタなどの回路を組み合わせたハードウェ
アによって高速に処理することも可能であるが、以下で
は、ＣＰＵ２のソフトウェアによって処理する場合を例
に説明する。
論理和とカウンタなどの回路を組み合わせたハードウェ
アによって高速に処理することも可能であるが、以下で
は、ＣＰＵ２のソフトウェアによって処理する場合を例
に説明する。
【００１２】以上の構成からなる本装置のパターンマッ
チングについて図３〜図１０を参照して以下に説明する
。
チングについて図３〜図１０を参照して以下に説明する
。
【００１３】図３〜図７は、本実施例におけるマッチン
グパターンと補間データの対応関係を示す図である。図
中、「Ｎ」はパターン番号であり、「補間データ」の黒
丸は「マッチングパターン」とマッチングした画像デー
タを補間するデータである。また、Ｎ＝２の「補間デー
タ」に示す小さい白丸４つは、Ｎ＝１で補間された黒画
像を示しており、Ｎ＝３以降の「補間データ」に示す大
きい白丸は、Ｎ＝２の「補間データ」に示す小さい白丸
４つを置き換えたものである。そして、Ｎ＝４以降の場
合、「マッチングパターン」はそれぞれ（ａ）と（ｂ）
があり、（ａ）は最初のマッチングに用いられるパター
ンであり、（ｂ）は（ａ）のパターンとマッチングした
後、矢印方向のマッチングに用いられるパターンである
。
グパターンと補間データの対応関係を示す図である。図
中、「Ｎ」はパターン番号であり、「補間データ」の黒
丸は「マッチングパターン」とマッチングした画像デー
タを補間するデータである。また、Ｎ＝２の「補間デー
タ」に示す小さい白丸４つは、Ｎ＝１で補間された黒画
像を示しており、Ｎ＝３以降の「補間データ」に示す大
きい白丸は、Ｎ＝２の「補間データ」に示す小さい白丸
４つを置き換えたものである。そして、Ｎ＝４以降の場
合、「マッチングパターン」はそれぞれ（ａ）と（ｂ）
があり、（ａ）は最初のマッチングに用いられるパター
ンであり、（ｂ）は（ａ）のパターンとマッチングした
後、矢印方向のマッチングに用いられるパターンである
。
【００１４】例えば、画像が図８に示す（ａ）の場合、
Ｎ＝１，３でマッチングし、Ｎ＝４のマッチングパター
ン（ａ）とマッチングする。そこで、右方向に順にパタ
ーン（ｂ）とパターンマッチングを行なっていく。ここ
で、図８の（ｂ）に示す■，■，■は、パターンマッチ
ングの順番であり、■番目でマッチングした時の補間デ
ータは、図９に示す（ａ）の黒丸である。また、■番目
、■番目でマッチングした時の補間データはそれぞれ図
９に示す（ｂ）、（ｃ）となる。なお、図９の大きい白
丸はＮ＝１で補間されたデータであり、小さい白丸はＮ
＝３で補間されたデータである。そして、上述のマッチ
ングパターン（ｂ）とマッチングしなくなると、パター
ンマッチングを終了する。
Ｎ＝１，３でマッチングし、Ｎ＝４のマッチングパター
ン（ａ）とマッチングする。そこで、右方向に順にパタ
ーン（ｂ）とパターンマッチングを行なっていく。ここ
で、図８の（ｂ）に示す■，■，■は、パターンマッチ
ングの順番であり、■番目でマッチングした時の補間デ
ータは、図９に示す（ａ）の黒丸である。また、■番目
、■番目でマッチングした時の補間データはそれぞれ図
９に示す（ｂ）、（ｃ）となる。なお、図９の大きい白
丸はＮ＝１で補間されたデータであり、小さい白丸はＮ
＝３で補間されたデータである。そして、上述のマッチ
ングパターン（ｂ）とマッチングしなくなると、パター
ンマッチングを終了する。
【００１５】従って、上述したパターン（ａ）では画像
の段差タイプが検出でき、パターン（ｂ）では段差の長
さを検出することができる。
の段差タイプが検出でき、パターン（ｂ）では段差の長
さを検出することができる。
【００１６】次に、上述のパターンマッチング処理を図
１０に示すフローチャートに従って以下に説明する。
１０に示すフローチャートに従って以下に説明する。
【００１７】ここでは、図２の（ａ）に示した画像デー
タがビットマップメモリ１にセットされており、その画
像データに対してパターンマッチングを行ない、補間デ
ータをバッファメモリ４に作成する処理を例に説明する
。
タがビットマップメモリ１にセットされており、その画
像データに対してパターンマッチングを行ない、補間デ
ータをバッファメモリ４に作成する処理を例に説明する
。
【００１８】まず、ステップＳ１において、ビットマッ
プメモリ１のアドレス（ｉ，ｊ）を初期化（ｉ＝１，ｊ
＝１）し、次のステップＳ２では、マッチングパターン
番号Ｎを初期化（Ｎ＝１）する。そして、ステップＳ３
では、アドレス（ｉ，ｊ）に対応するビットマップメモ
リ１の所定の画像データとマッチングパターン番号Ｎの
パターンとのマッチング処理を行なう。次のステップＳ
４では、マッチングの結果を判断し、マッチングしてい
なければそのままステップＳ６へ処理を進めるが、マッ
チングしていればステップＳ５へ処理を進め、そのパタ
ーンに対応する補間データをバッファメモリ４へ書き込
む。ここで、前述したように、パターン番号Ｎが“４”
以上であれば、更に図３〜図７に示すマッチングパター
ン（ｂ）とのパターンマッチングを行なうことで、段差
の長さが検出できる。
プメモリ１のアドレス（ｉ，ｊ）を初期化（ｉ＝１，ｊ
＝１）し、次のステップＳ２では、マッチングパターン
番号Ｎを初期化（Ｎ＝１）する。そして、ステップＳ３
では、アドレス（ｉ，ｊ）に対応するビットマップメモ
リ１の所定の画像データとマッチングパターン番号Ｎの
パターンとのマッチング処理を行なう。次のステップＳ
４では、マッチングの結果を判断し、マッチングしてい
なければそのままステップＳ６へ処理を進めるが、マッ
チングしていればステップＳ５へ処理を進め、そのパタ
ーンに対応する補間データをバッファメモリ４へ書き込
む。ここで、前述したように、パターン番号Ｎが“４”
以上であれば、更に図３〜図７に示すマッチングパター
ン（ｂ）とのパターンマッチングを行なうことで、段差
の長さが検出できる。
【００１９】次に、ステップ６では、マッチングパター
ン番号Ｎを更新し、次のステップＳ７でパターンエンド
（本実施例ではＮ＝２０）か否かをチェックする。ここ
で、パターンエンドでなければステップＳ３へ処理を戻
し、上述したマッチング処理を繰り返す。また、パター
ンエンドであればステップＳ８へ処理を進め、ビットマ
ップメモリ１のアドレス（ｉ，ｊ）を更新する。この処
理は、図２の（ａ）に示すように、ｉを「＋１」し、右
端まで行ったならばｉ＝１とし、ｊを「＋１」する処理
である。そして、次のステップＳ９でアドレスエンドか
否かをチェックし、アドレスエンドでなければステップ
Ｓ２へ処理を戻し、上述した処理を繰り返す。
ン番号Ｎを更新し、次のステップＳ７でパターンエンド
（本実施例ではＮ＝２０）か否かをチェックする。ここ
で、パターンエンドでなければステップＳ３へ処理を戻
し、上述したマッチング処理を繰り返す。また、パター
ンエンドであればステップＳ８へ処理を進め、ビットマ
ップメモリ１のアドレス（ｉ，ｊ）を更新する。この処
理は、図２の（ａ）に示すように、ｉを「＋１」し、右
端まで行ったならばｉ＝１とし、ｊを「＋１」する処理
である。そして、次のステップＳ９でアドレスエンドか
否かをチェックし、アドレスエンドでなければステップ
Ｓ２へ処理を戻し、上述した処理を繰り返す。
【００２０】そして、アドレスエンドまで上述したマッ
チング処理を行なうことで、図２の（ａ）に示す画像デ
ータは、図１１に示す１４のように補間されて出力され
る。図１１において、１１はＮ＝１のパターンにマッチ
ングした時のバッファメモリ４にセットされたデータで
あり、同様に１２はＮ＝３、１３はＮ＝４のパターンに
よって補間されたデータである。そして、１４は補間デ
ータ１１，１２，１３それぞれの論理和ＯＲをとったも
のであり、図示するように、段差でのギザギザが軽減さ
れ、滑らかな画像に密度変換されている。
チング処理を行なうことで、図２の（ａ）に示す画像デ
ータは、図１１に示す１４のように補間されて出力され
る。図１１において、１１はＮ＝１のパターンにマッチ
ングした時のバッファメモリ４にセットされたデータで
あり、同様に１２はＮ＝３、１３はＮ＝４のパターンに
よって補間されたデータである。そして、１４は補間デ
ータ１１，１２，１３それぞれの論理和ＯＲをとったも
のであり、図示するように、段差でのギザギザが軽減さ
れ、滑らかな画像に密度変換されている。
【００２１】以上説明したように、本実施例によれば、
画像の段差を検知する場合に、段差のタイプを検出する
手段と、検出されたタイプの段差の方向に段差の長さを
順次調べていく手段とを備えることにより、パターンマ
ッチングに使うパターンの数を減らす効果がある。例え
ば、本実施例では１９コのタイプを調べるパターンと１
６コの段差の長さを調べるパターンにより、全ての段差
を調べることができ、パターンを格納するためのＲＯＭ
容量を節減できるという効果がある。
画像の段差を検知する場合に、段差のタイプを検出する
手段と、検出されたタイプの段差の方向に段差の長さを
順次調べていく手段とを備えることにより、パターンマ
ッチングに使うパターンの数を減らす効果がある。例え
ば、本実施例では１９コのタイプを調べるパターンと１
６コの段差の長さを調べるパターンにより、全ての段差
を調べることができ、パターンを格納するためのＲＯＭ
容量を節減できるという効果がある。
【００２２】
【他の実施例】前述した実施例では、ＲＯＭ３にマッチ
ングパターンと補間データを格納しているが、ＲＯＭの
代わりにマッチング処理部６にＲＡＭを備え、記憶させ
ておくことも可能である。また、マッチングに使うパタ
ーンの誤判定を減らすために、図３〜図７を基本に黒丸
や白丸を増やすことも可能である。但し、Ｎ＝４〜１９
については、段差が１段の画像が検知できるように構成
したもので、段差が１段の画像が検知できれば、図１２
に示すような別のパターンでもよい。
ングパターンと補間データを格納しているが、ＲＯＭの
代わりにマッチング処理部６にＲＡＭを備え、記憶させ
ておくことも可能である。また、マッチングに使うパタ
ーンの誤判定を減らすために、図３〜図７を基本に黒丸
や白丸を増やすことも可能である。但し、Ｎ＝４〜１９
については、段差が１段の画像が検知できるように構成
したもので、段差が１段の画像が検知できれば、図１２
に示すような別のパターンでもよい。
【００２３】更に、カラーの２値画像に適用することも
可能である。例えば、Ｒ（レッド），Ｇ（グリーン），
Ｂ（ブルー）の２値画像やＹ（イエロー），Ｍ（マゼン
タ），Ｃ（シアン），Ｂｋ（ブラック）の２値画像の各
色に対し、マッチング処理を行なうようにすればよい。
可能である。例えば、Ｒ（レッド），Ｇ（グリーン），
Ｂ（ブルー）の２値画像やＹ（イエロー），Ｍ（マゼン
タ），Ｃ（シアン），Ｂｋ（ブラック）の２値画像の各
色に対し、マッチング処理を行なうようにすればよい。
【００２４】また、前述したパターンマッチングに使用
したマッチングパターンは、Ｎ＝４〜１９では、パター
ン（ａ）が段差のタイプを検出し、パターン（ｂ）が段
差の長さを検出するように構成されていたが、パターン
（ａ）からパターン（ｂ）を矢印方向に連続させた１つ
のパターンにより、段差のタイプとその長さを同時に検
出するように構成することも可能である。
したマッチングパターンは、Ｎ＝４〜１９では、パター
ン（ａ）が段差のタイプを検出し、パターン（ｂ）が段
差の長さを検出するように構成されていたが、パターン
（ａ）からパターン（ｂ）を矢印方向に連続させた１つ
のパターンにより、段差のタイプとその長さを同時に検
出するように構成することも可能である。
【００２５】尚、本発明は、複数の機器から構成される
システムに適用しても良いし、１つの機器から成る装置
に適用しても良い。また、システム或は装置にプログラ
ムを供給することによって達成される場合にも適用でき
ることは言うまでもない。
システムに適用しても良いし、１つの機器から成る装置
に適用しても良い。また、システム或は装置にプログラ
ムを供給することによって達成される場合にも適用でき
ることは言うまでもない。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
簡易な構成により画像における段差部分でのギザギザを
軽減し、滑らかな画像を出力することが可能となる。
簡易な構成により画像における段差部分でのギザギザを
軽減し、滑らかな画像を出力することが可能となる。
【図１】本実施例における画像処理装置の構成を示す概
略ブロック図である。
略ブロック図である。
【図２】（ａ）は２値画像データを示す図、（ｂ）は２
値画像データ（ａ）の出力状態を示す図、（ｃ）は２値
画像データ（ａ）の密度変換を示す図である。
値画像データ（ａ）の出力状態を示す図、（ｃ）は２値
画像データ（ａ）の密度変換を示す図である。
【図３】
【図４】
【図５】
【図６】
【図７】本実施例におけるマッチングパターンと補間デ
ータを示す図である。
ータを示す図である。
【図８】本実施例におけるパターンマッチングを示す図
である。
である。
【図９】本実施例におけるマッチング処理で補間された
データを示す図である。
データを示す図である。
【図１０】本実施例におけるマッチング処理を示すフロ
ーチャートである。
ーチャートである。
【図１１】本実施例におけるマッチング処理による結果
を示す図である。
を示す図である。
【図１２】他の実施例におけるマッチングパターンを示
す図である。
す図である。
１ ビットマップメモリ
２ ＣＰＵ
３ ＲＯＭ
４ バッファメモリ
５ 入力部
６ マッチング処理部
７ 出力部
Claims (2)
- 【請求項１】 ２値の画像データを密度変換又は拡大
補間する画像処理装置において、前記画像データの段差
のタイプを検出する第１の検出手段と、該第１の検出手
段で検出された段差の長さを検出する第２の検出手段と
、前記第１、第２の検出手段で検出された段差を補間す
る補間手段とを備えることを特徴とする画像処理装置。 - 【請求項２】 前記検出手段は、検出パターンを格納
する格納手段を含み、パターンマッチングによって１段
の段差を検出することを特徴とする請求項１に記載の画
像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099955A JPH04329483A (ja) | 1991-05-01 | 1991-05-01 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099955A JPH04329483A (ja) | 1991-05-01 | 1991-05-01 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329483A true JPH04329483A (ja) | 1992-11-18 |
Family
ID=14261119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099955A Withdrawn JPH04329483A (ja) | 1991-05-01 | 1991-05-01 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329483A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003032256A1 (fr) * | 2001-09-20 | 2003-04-17 | Naltec Inc. | Procede de formation d'un topogramme binaire |
| WO2005050561A1 (ja) * | 2003-11-19 | 2005-06-02 | Sharp Kabushiki Kaisha | 画像処理装置、画像処理プログラムおよび可読記録媒体 |
| WO2006061897A1 (ja) * | 2004-12-08 | 2006-06-15 | Software Cradle Co.,Ltd. | 出力装置およびプログラム |
| CN103516934A (zh) * | 2012-06-25 | 2014-01-15 | 京瓷办公信息系统株式会社 | 图像处理装置和图像形成装置 |
-
1991
- 1991-05-01 JP JP3099955A patent/JPH04329483A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003032256A1 (fr) * | 2001-09-20 | 2003-04-17 | Naltec Inc. | Procede de formation d'un topogramme binaire |
| US7502144B2 (en) | 2001-09-20 | 2009-03-10 | Naltec, Inc. | Method of preparing bit map |
| WO2005050561A1 (ja) * | 2003-11-19 | 2005-06-02 | Sharp Kabushiki Kaisha | 画像処理装置、画像処理プログラムおよび可読記録媒体 |
| WO2006061897A1 (ja) * | 2004-12-08 | 2006-06-15 | Software Cradle Co.,Ltd. | 出力装置およびプログラム |
| CN103516934A (zh) * | 2012-06-25 | 2014-01-15 | 京瓷办公信息系统株式会社 | 图像处理装置和图像形成装置 |
| JP2014007583A (ja) * | 2012-06-25 | 2014-01-16 | Kyocera Document Solutions Inc | 画像処理装置および画像形成装置 |
| US8879125B2 (en) | 2012-06-25 | 2014-11-04 | Kyocera Document Solutions Inc. | Image processing apparatus and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021876A (en) | Image processing apparatus with real-time texture processing | |
| JPH04329483A (ja) | 画像処理装置 | |
| US8171198B2 (en) | Image forming apparatus and control method thereof | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JP2702408B2 (ja) | 画像変換システム | |
| JPH052459A (ja) | 描画装置 | |
| JPH04328956A (ja) | 画像デ−タの読出し方法 | |
| JPH0728996A (ja) | 近白補正方法及び装置 | |
| JPH08186724A (ja) | カラー画像印刷システム | |
| JP2003333348A (ja) | 色信号拡張装置および色信号拡張方法 | |
| JPS62174824A (ja) | 画面表示情報の印字方法 | |
| EP0814428A2 (en) | A method and apparatus for transferring pixel data stored in a memory circuit | |
| JP3467753B2 (ja) | 画像処理システム、画像処理方法および画像処理モジュールを記録した媒体 | |
| JPS63313967A (ja) | ドット密度変換装置 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JP2006163674A (ja) | 画像処理装置、印刷装置および負荷分散方法 | |
| JPS63228383A (ja) | 画像処理装置 | |
| JPH04358289A (ja) | イメージデータ処理装置 | |
| JP2921850B2 (ja) | 画像処理装置 | |
| JP2633566B2 (ja) | 画像処理方法 | |
| JP2003308189A (ja) | プリンタドライバ | |
| JPH04174493A (ja) | パターン発生装置 | |
| JPH0448276B2 (ja) | ||
| JP2000149006A (ja) | 画像処理プログラムを記録した媒体、画像処理装置および画像処理方法 | |
| JPH0765177A (ja) | 画像処理システムおよび画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |