JPH04329160A - Ｌｅｄヘッドアレイの駆動制御装置 - Google Patents
Ｌｅｄヘッドアレイの駆動制御装置Info
- Publication number
- JPH04329160A JPH04329160A JP3126714A JP12671491A JPH04329160A JP H04329160 A JPH04329160 A JP H04329160A JP 3126714 A JP3126714 A JP 3126714A JP 12671491 A JP12671491 A JP 12671491A JP H04329160 A JPH04329160 A JP H04329160A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- brightness
- led
- chips
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は主として画像形成装置の
像書込み系に用いるＬＥＤヘッドの駆動制御装置に係り
、特にＬＥＤ素子群をｎビット単位でブロック（チップ
）化した複数のＬＥＤブロックを列状に配列してなるＬ
ＥＤヘッドアレイの駆動制御装置に関する。
像書込み系に用いるＬＥＤヘッドの駆動制御装置に係り
、特にＬＥＤ素子群をｎビット単位でブロック（チップ
）化した複数のＬＥＤブロックを列状に配列してなるＬ
ＥＤヘッドアレイの駆動制御装置に関する。
【０００２】
【従来の技術】従来より列状に配列した一走査ライン分
のＬＥＤ素子群を画像情報に対応させて点灯制御させな
がら感光体ドラムその他の像担持体側に潜像を書込み可
能に構成した画像形成装置は公知であり、この種の画像
形成装置に用いるＬＥＤヘッドアレイには１走査ライン
分のＬＥＤ素子群を同時に点灯制御する一走査ライン駆
動方式と、前記一走査ライン分のＬＥＤ素子群をｎビッ
ト単位で時分割にて順次点灯制御するようにした時分割
駆動方式が存在するが、いずれの駆動方式においても製
造の容易化と回路構成の簡単化を図る為に、前記１走査
ライン分のＬＥＤ素子群を複数ビット単位でチップ化し
、該チップ化された複数のＬＥＤチップを列状に配列し
てなるヘッドアレイとして構成するのが一般的である。
のＬＥＤ素子群を画像情報に対応させて点灯制御させな
がら感光体ドラムその他の像担持体側に潜像を書込み可
能に構成した画像形成装置は公知であり、この種の画像
形成装置に用いるＬＥＤヘッドアレイには１走査ライン
分のＬＥＤ素子群を同時に点灯制御する一走査ライン駆
動方式と、前記一走査ライン分のＬＥＤ素子群をｎビッ
ト単位で時分割にて順次点灯制御するようにした時分割
駆動方式が存在するが、いずれの駆動方式においても製
造の容易化と回路構成の簡単化を図る為に、前記１走査
ライン分のＬＥＤ素子群を複数ビット単位でチップ化し
、該チップ化された複数のＬＥＤチップを列状に配列し
てなるヘッドアレイとして構成するのが一般的である。
【０００３】しかしながら前記ＬＥＤチップは、ウエー
ハ製造時のロット単位のバラツキ等に起因して各チップ
間で輝度のバラツキを有す。
ハ製造時のロット単位のバラツキ等に起因して各チップ
間で輝度のバラツキを有す。
【０００４】そしてこの様な輝度のバラツキが生じたま
ま像書込みを行うと、画像品質の低下となって表れるた
めに、従来よりＬＥＤチップ間の輝度バラツキを補償す
る光量補正手段として例えば特開昭５６ー１５６０７１
号や特開昭５８ー７８４７６号に示すように前記輝度の
バラツキに対応させてＬＥＤチップ毎の通電時間、より
具体的には通電パルス幅を制御する方法を採用している
。
ま像書込みを行うと、画像品質の低下となって表れるた
めに、従来よりＬＥＤチップ間の輝度バラツキを補償す
る光量補正手段として例えば特開昭５６ー１５６０７１
号や特開昭５８ー７８４７６号に示すように前記輝度の
バラツキに対応させてＬＥＤチップ毎の通電時間、より
具体的には通電パルス幅を制御する方法を採用している
。
【０００５】一方前記ＬＥＤヘッドアレイを用いた画像
形成装置においては一層の画像品質の向上を図る為に、
濃度調整機能が付加されているが、かかる濃度調整は一
般に前記ＬＥＤヘッドアレイに供給する電流や通電パル
ス幅を制御する事により行われているが、その制御方法
は前記輝度バラツキの補償機能と対称的に、全てのＬＥ
Ｄチップの通電時間を一律に制御する事により行われる
。
形成装置においては一層の画像品質の向上を図る為に、
濃度調整機能が付加されているが、かかる濃度調整は一
般に前記ＬＥＤヘッドアレイに供給する電流や通電パル
ス幅を制御する事により行われているが、その制御方法
は前記輝度バラツキの補償機能と対称的に、全てのＬＥ
Ｄチップの通電時間を一律に制御する事により行われる
。
【０００６】しかしながら前者の制御方法ではチップ毎
の通電時間を個々に制御する必要があり、一方後者の制
御方法では全てのチップの通電時間を一律に制御する必
要があるために、全く相反する制御方法を整合性よく而
も同時に制御する事は極めて困難である。
の通電時間を個々に制御する必要があり、一方後者の制
御方法では全てのチップの通電時間を一律に制御する必
要があるために、全く相反する制御方法を整合性よく而
も同時に制御する事は極めて困難である。
【０００７】この為従来装置においては前記２つの制御
方法を時間差をもって夫々個別に行うように構成し、例
えば対応する画像濃度信号に対応させて一律に通電時間
（パルス幅）を設定した後、輝度バラツキを補償する為
に夫々のチップ毎の前記パルス幅のデューティ比を変化
させる等により輝度補正して画像品質の安定化を図るよ
うに構成しているものが多い。
方法を時間差をもって夫々個別に行うように構成し、例
えば対応する画像濃度信号に対応させて一律に通電時間
（パルス幅）を設定した後、輝度バラツキを補償する為
に夫々のチップ毎の前記パルス幅のデューティ比を変化
させる等により輝度補正して画像品質の安定化を図るよ
うに構成しているものが多い。
【０００８】
【発明が解決しようとする課題】しかしながら前記の構
成では、個々の制御手段を夫々独立して而も段階的に駆
動可能に構成せねばならず、その制御回路構成が煩雑化
し、特に時分割駆動方式においてプリント速度の高速化
に対応し得る高速駆動制御が困難である。
成では、個々の制御手段を夫々独立して而も段階的に駆
動可能に構成せねばならず、その制御回路構成が煩雑化
し、特に時分割駆動方式においてプリント速度の高速化
に対応し得る高速駆動制御が困難である。
【０００９】本発明はかかる従来技術の欠点に鑑み、簡
単な回路構成で而も精度よく各チップ毎の輝度補正とチ
ップ全体の輝度調整を同時に行い得るＬＥＤヘッドアレ
イの駆動制御装置を提供する事を目的とする。
単な回路構成で而も精度よく各チップ毎の輝度補正とチ
ップ全体の輝度調整を同時に行い得るＬＥＤヘッドアレ
イの駆動制御装置を提供する事を目的とする。
【００１０】
【課題を解決する為の手段】本発明は、前記ＬＥＤブロ
ックを駆動させる例えば駆動イネーブル信号の立上がり
（又は立ち下がり）時期を各ＬＥＤブロック毎の輝度バ
ラツキを補償する輝度補正用の信号に基づいて、又立ち
下がり（又は立上がり）時期を各ＬＥＤブロックに共通
する輝度調整用の信号に基づいて、夫々生成されるタイ
ミングパルス信号に基づいて設定可能に構成したことを
特徴とするものである。
ックを駆動させる例えば駆動イネーブル信号の立上がり
（又は立ち下がり）時期を各ＬＥＤブロック毎の輝度バ
ラツキを補償する輝度補正用の信号に基づいて、又立ち
下がり（又は立上がり）時期を各ＬＥＤブロックに共通
する輝度調整用の信号に基づいて、夫々生成されるタイ
ミングパルス信号に基づいて設定可能に構成したことを
特徴とするものである。
【００１１】
【実施例】以下、図面に基づいて本発明の実施例を例示
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。
【００１２】図１は本発明の実施例に係る輝度補正／調
整用の駆動イネーブル信号生成回路１０の内部構成を示
し、輝度補正用のデータ信号Ｓｉに基づいてクロックＣ
ＬＫをカウントする第１のプログラマブトカウンタ１１
と、輝度調整用のデータ信号Ｃに基づいてクロックＣＬ
Ｋをカウントする第２のプログラマブルカウンタ１２と
、前記両カウンタ１１、１２より出力されるパルス信号
に基づいてセット、リセットされるフリップフロップ１
３よりなる。
整用の駆動イネーブル信号生成回路１０の内部構成を示
し、輝度補正用のデータ信号Ｓｉに基づいてクロックＣ
ＬＫをカウントする第１のプログラマブトカウンタ１１
と、輝度調整用のデータ信号Ｃに基づいてクロックＣＬ
Ｋをカウントする第２のプログラマブルカウンタ１２と
、前記両カウンタ１１、１２より出力されるパルス信号
に基づいてセット、リセットされるフリップフロップ１
３よりなる。
【００１３】次にかかる時分割駆動方式の回路の動作を
図２に基づいて説明するに、前記クロックＣＬＫは前記
ＬＥＤチップの駆動サイクル（一走査周期／ｍ、ｍ：ブ
ロック数）を設定するもので、該駆動サイクルの範囲内
において、後記駆動イネーブル信号Ｅが増減可能に後記
データ信号Ｓｉを設定する。カウンタ１１は各チップ１
Ａ…毎の輝度のバラツキにより生成される補正データ信
号Ｓｉを前記クロックＣＬＫに基づいてカウントし、そ
のカウントアップ（キャリ１）信号をフリップフロップ
１３側に出力し、駆動イネーブル信号Ｅを立上げる。
図２に基づいて説明するに、前記クロックＣＬＫは前記
ＬＥＤチップの駆動サイクル（一走査周期／ｍ、ｍ：ブ
ロック数）を設定するもので、該駆動サイクルの範囲内
において、後記駆動イネーブル信号Ｅが増減可能に後記
データ信号Ｓｉを設定する。カウンタ１１は各チップ１
Ａ…毎の輝度のバラツキにより生成される補正データ信
号Ｓｉを前記クロックＣＬＫに基づいてカウントし、そ
のカウントアップ（キャリ１）信号をフリップフロップ
１３側に出力し、駆動イネーブル信号Ｅを立上げる。
【００１４】従って前記標準輝度に対し、対応するＬＥ
Ｄチップ１Ａ…の輝度が低い場合は前記補正データを小
にする事により、イネーブル信号Ｅ１の立上げ時期を早
くし得、又逆に対応するＬＥＤチップ１Ａ…の輝度が高
い場合は前記補正データを大にする事により、イネーブ
ル信号Ｅ２の立上げ時期を遅くする事が出来、これによ
り容易に輝度補正が出来る。
Ｄチップ１Ａ…の輝度が低い場合は前記補正データを小
にする事により、イネーブル信号Ｅ１の立上げ時期を早
くし得、又逆に対応するＬＥＤチップ１Ａ…の輝度が高
い場合は前記補正データを大にする事により、イネーブ
ル信号Ｅ２の立上げ時期を遅くする事が出来、これによ
り容易に輝度補正が出来る。
【００１５】一方カウンタ１２は全てのチップ１Ａ…に
共通して入力される輝度調整用のデータ信号Ｃを前記ク
ロックＣＬＫに基づいてカウントし、そのカウントアッ
プ（キャリ２）信号をフリップフロップ１３側に出力す
る事により、駆動イネーブル信号Ｅが立ち下がる。従っ
て該ヘッドアレイにより書込まれる画像濃度を調整する
には前記輝度調整用データＣを小にする事により駆動イ
ネーブル信号Ｅ３のパルス幅が短くなり、結果として画
像濃度を薄くする事が出来、又逆に前記輝度調整用デー
タＣを大にする事により駆動イネーブル信号Ｅ４のパル
ス幅が長くなり、結果として画像濃度を濃くする事が出
来る。
共通して入力される輝度調整用のデータ信号Ｃを前記ク
ロックＣＬＫに基づいてカウントし、そのカウントアッ
プ（キャリ２）信号をフリップフロップ１３側に出力す
る事により、駆動イネーブル信号Ｅが立ち下がる。従っ
て該ヘッドアレイにより書込まれる画像濃度を調整する
には前記輝度調整用データＣを小にする事により駆動イ
ネーブル信号Ｅ３のパルス幅が短くなり、結果として画
像濃度を薄くする事が出来、又逆に前記輝度調整用デー
タＣを大にする事により駆動イネーブル信号Ｅ４のパル
ス幅が長くなり、結果として画像濃度を濃くする事が出
来る。
【００１６】図３はかかるイネーブル生成回路を用いた
、１走査ライン同時駆動型のヘッド回路で、ｎビット単
位でＬＥＤ素子を夫々組込んでなるｍ個のＬＥＤチップ
１Ａ…で、該チップ１Ａ…を列状に配列してＬＥＤアレ
イを構成する。
、１走査ライン同時駆動型のヘッド回路で、ｎビット単
位でＬＥＤ素子を夫々組込んでなるｍ個のＬＥＤチップ
１Ａ…で、該チップ１Ａ…を列状に配列してＬＥＤアレ
イを構成する。
【００１７】そして前記各ＬＥＤチップ１Ａ…には、ｎ
ビットシフトレジスタとラッチ回路及びスイッチ回路（
いずれも不図示）が組込まれた駆動ＩＣ２Ａ…と前記し
た駆動イネーブル信号生成回路１０Ａ…が夫々接続され
ている。
ビットシフトレジスタとラッチ回路及びスイッチ回路（
いずれも不図示）が組込まれた駆動ＩＣ２Ａ…と前記し
た駆動イネーブル信号生成回路１０Ａ…が夫々接続され
ている。
【００１８】そして前記駆動ＩＣ２Ａ…にはクロックＣ
ＬＫに基づいて１走査ライン分のデータがｎビット単位
で順次次位の駆動ＩＣ２Ａ…にシフトされながらシリア
ル入力され、そして一走査ライン分のビデオデータがシ
リアル入力／ラッチされた段階で、前記生成回路１０Ａ
…より出力される駆動イネーブル信号Ｅに基づいて前記
ＬＥＤヘッドアレイを駆動制御し、以下一走査ライン毎
に前記動作を繰返す。
ＬＫに基づいて１走査ライン分のデータがｎビット単位
で順次次位の駆動ＩＣ２Ａ…にシフトされながらシリア
ル入力され、そして一走査ライン分のビデオデータがシ
リアル入力／ラッチされた段階で、前記生成回路１０Ａ
…より出力される駆動イネーブル信号Ｅに基づいて前記
ＬＥＤヘッドアレイを駆動制御し、以下一走査ライン毎
に前記動作を繰返す。
【００１９】図４は前記イネーブル生成回路を用いた、
時分割駆動型のヘッド回路で、ｍ個のＬＥＤチップ１Ａ
…を列状に配列してＬＥＤアレイを構成するとともに、
該ＬＥＤチップ１Ａ…のアノード（カソード）側には夫
々後記するチップ選択信号Ｄｉに基づいて時分割で順次
駆動するコモンドライバ９ｉが取付けられている。
時分割駆動型のヘッド回路で、ｍ個のＬＥＤチップ１Ａ
…を列状に配列してＬＥＤアレイを構成するとともに、
該ＬＥＤチップ１Ａ…のアノード（カソード）側には夫
々後記するチップ選択信号Ｄｉに基づいて時分割で順次
駆動するコモンドライバ９ｉが取付けられている。
【００２０】一方該ＬＥＤチップ１Ａ…のカソード（ア
ノード）側にはマトリクス状の配線パターンを介して前
記実施例と同様な構成の一の駆動ＩＣ２と一のイネーブ
ル信号生成回路１０とともに、前記クロックＣＬＫに基
づいてｎビット単位でキャリ信号を生成するカウンタ３
、該カウンタ３よりのキャリ信号に基づいて対応するコ
モンドライバ９ｉを指定するチップ選択信号Ｄｉを生成
するデコーダ４、前記デコーダ４よりの制御信号に基づ
いて対応するＬＥＤチップ１Ａ…の輝度補正用データを
選択し、逐次前記生成回路１０側に供給するセレクタ５
が夫々接続されている。
ノード）側にはマトリクス状の配線パターンを介して前
記実施例と同様な構成の一の駆動ＩＣ２と一のイネーブ
ル信号生成回路１０とともに、前記クロックＣＬＫに基
づいてｎビット単位でキャリ信号を生成するカウンタ３
、該カウンタ３よりのキャリ信号に基づいて対応するコ
モンドライバ９ｉを指定するチップ選択信号Ｄｉを生成
するデコーダ４、前記デコーダ４よりの制御信号に基づ
いて対応するＬＥＤチップ１Ａ…の輝度補正用データを
選択し、逐次前記生成回路１０側に供給するセレクタ５
が夫々接続されている。
【００２１】そしてかかる実施例によれば前記クロック
ＣＬＫに同期させてｎビットのビデオデータが駆動ＩＣ
２側にシリアル入力されながら、対応するＬＥＤチップ
１Ａ…の輝度補正用データと各チップ１Ａ…に共通する
輝度調整用データが前記生成回路１０側に供給され、夫
々ｎビットのデータが前記駆動ＩＣ２にシリアル入力／
ラッチされる都度、前記生成回路１０側で生成された各
チップ１Ａ…毎の駆動イネーブル信号Ｅに基づいて該Ｌ
ＥＤチップ１Ａ…が順次時分割にて駆動制御される。
ＣＬＫに同期させてｎビットのビデオデータが駆動ＩＣ
２側にシリアル入力されながら、対応するＬＥＤチップ
１Ａ…の輝度補正用データと各チップ１Ａ…に共通する
輝度調整用データが前記生成回路１０側に供給され、夫
々ｎビットのデータが前記駆動ＩＣ２にシリアル入力／
ラッチされる都度、前記生成回路１０側で生成された各
チップ１Ａ…毎の駆動イネーブル信号Ｅに基づいて該Ｌ
ＥＤチップ１Ａ…が順次時分割にて駆動制御される。
【００２２】
【発明の効果】以上記載の如く本発明によれば、各ＬＥ
Ｄチップを駆動制御するパルス信号の立上がり時期と、
立ち下がり時期を夫々対応する輝度補正／調整データを
利用して個別に制御可能に構成したために、簡単な回路
構成で而も精度よく各チップ毎の輝度補正とチップ全体
の輝度調整を同時に行い得、これにより該ヘッドアレイ
をプリンタ等に組込んだ場合、安定した画像濃度と高品
質の画像を得る事が出来る。等の種々の著効を有す。
Ｄチップを駆動制御するパルス信号の立上がり時期と、
立ち下がり時期を夫々対応する輝度補正／調整データを
利用して個別に制御可能に構成したために、簡単な回路
構成で而も精度よく各チップ毎の輝度補正とチップ全体
の輝度調整を同時に行い得、これにより該ヘッドアレイ
をプリンタ等に組込んだ場合、安定した画像濃度と高品
質の画像を得る事が出来る。等の種々の著効を有す。
【図１】本発明の実施例に係る輝度補正／調整用の駆動
イネーブル信号生成回路を示すブロック図、
イネーブル信号生成回路を示すブロック図、
【図２】図
１のタイムチャート図
１のタイムチャート図
【図３】図１に示す生成回路を用いた１走査ライン同時
駆動型のＬＥＤヘッド回路を示すブロック図
駆動型のＬＥＤヘッド回路を示すブロック図
【図４】図
１に示す生成回路を用いた時分割駆動型のＬＥＤヘッド
回路を示すブロック図
１に示す生成回路を用いた時分割駆動型のＬＥＤヘッド
回路を示すブロック図
１Ａ… ＬＥＤチップ
１０ 駆動イネーブル信号生成回路
１１ カウンタ
１２ カウンタ
１３ フリップフロップ
ＳＩ 輝度補正データ
Ｃ 濃度調整データ
Ｅ 駆動イネーブル信号
Claims (1)
- 【請求項１】 ＬＥＤ素子群をｎビット単位でブロッ
ク化した複数のＬＥＤブロックを列状に配列してなるＬ
ＥＤヘッドアレイの駆動制御装置において前記ＬＥＤブ
ロックを駆動させる駆動パルス信号の立上がり時期と立
ち下がり時期を設定するタイミングパルスを、各ＬＥＤ
ブロックに共通する輝度調整用の第一の信号と、各ＬＥ
Ｄブロック毎の輝度バラツキを補償する輝度補正用の第
二の信号に基づいて夫々設定可能に構成したことを特徴
とするＬＥＤヘッドアレイの駆動制御装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12671491A JP3048008B2 (ja) | 1991-04-30 | 1991-04-30 | Ｌｅｄヘッドアレイの駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12671491A JP3048008B2 (ja) | 1991-04-30 | 1991-04-30 | Ｌｅｄヘッドアレイの駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329160A true JPH04329160A (ja) | 1992-11-17 |
| JP3048008B2 JP3048008B2 (ja) | 2000-06-05 |
Family
ID=14942049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12671491A Expired - Fee Related JP3048008B2 (ja) | 1991-04-30 | 1991-04-30 | Ｌｅｄヘッドアレイの駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048008B2 (ja) |
-
1991
- 1991-04-30 JP JP12671491A patent/JP3048008B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3048008B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4734714A (en) | Optical print head with LED diode array | |
| GB2187874A (en) | Liquid crystal display device | |
| US5132678A (en) | Display device with time-multiplexed addressing of groups of rows of pixels | |
| US7126622B2 (en) | Drive IC and optical print head | |
| US4937591A (en) | Apparatus for correcting quantity of light from optical printer | |
| JPH04329160A (ja) | Ｌｅｄヘッドアレイの駆動制御装置 | |
| EP0367550B1 (en) | A drive circuit for a printer | |
| EP1134084A1 (en) | Driver ic and optical print head | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2565212B2 (ja) | サーマルプリンタ | |
| JPH024547A (ja) | 発光素子駆動装置 | |
| US7242416B2 (en) | Optical head | |
| JP3535189B2 (ja) | Ｌｅｄプリントヘッド | |
| JP2808995B2 (ja) | 印字ヘッド制御装置 | |
| JPH021983Y2 (ja) | ||
| JP2761915B2 (ja) | サーマルプリンタ | |
| JP3453176B2 (ja) | Ｌｅｄプリントヘッド及びプリントヘッド用ｌｅｄドライバｉｃ | |
| JPH09141932A (ja) | 記録ヘッド | |
| JP3600097B6 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP3584028B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JPH11170596A (ja) | Ｌｅｄアレー駆動装置 | |
| JPH0221829Y2 (ja) | ||
| JPH0615877A (ja) | 印字ヘッド制御装置 | |
| JPH0720711B2 (ja) | 発光素子駆動装置 | |
| JPS63164566A (ja) | Ｌｅｄアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |