JPH0432813A - 位相差検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、カメラの自動焦点検出装置に適用する位相差
検出装置に関する。

［従来の技術〕 従来、位相差検出方式の自動焦点検出装置は第８図に示
す構成のものがある。同図に基づいて構成を述べると、
カメラの撮影レンズ１の後方に位置するフィルム等側面
２の更に後方に、コンデンサレンズ３、セパレータレン
ズ４及び位相差検出装置が順に配置されている。

位相差検出装置は、セパレータレンズ４によって結像さ
れた一対の被写体光学像を受光してこれらを光電変換す
る線撮像デバイス５．６と、これらのデバイス５，６の
各画素に輝度分布に応じて発生する画素信号に基づき合
焦状態を判別する相関演算回路７より構成されている。

線撮像デバイス５．６上の結像は、被写体像がフィルム
等価面２より前方に位置する前ピン状態にあっては光軸
側に近づき、逆に後ビン状態にあっては光軸より遠ざか
り、合焦状態では前ピンと後ピンの中間の所定位置とな
る。したがって、相関演算回路７が各線撮像デバイス５
．６より出力した画素信号について相関演算を行って、
各結像の光軸よりの相対位置を検出することにより、合
焦状態を判別している。

即ち、この位相差検出の手法は、線撮像デバイス５，６
の各画素から所定の同期タイミングに従って出力される
夫々の画素信号をＲ（ｔ）　、　Ｂ（ｔ）、これらの画
素信号の相対的なずれ（相対移動量）をＬとすると、次
式（１）による相関演算を行うことにより相関値Ｈ（Ｌ
）を算出し、予め決められた相対移動量Ｌ１のときに相
関値が最小（あるいは最大）のときは合焦状態、予め決
められた相対移動量Ｌ＋　と異なる移動量Ｌ２のときに
最大あるいは最小の相関値が算出された場合は、前ピン
状態又は後ビン状態にあると判断すると共に、合焦状態
までの誤差ΔＬをＬ２　　Ｌｌ　の値から予測する。

尚、ｎは例えば画素数、ＬはＯ〜１０の整変数である。

従来、このような相関演算は、線撮像デバイス５．６か
ら出力した画素信号をデジタルデータに変換し、マイク
ロプロセッサ等のデジタル演算手段により行っていたが
、回路規模の大型・複雑化を招来すると共に演算速度が
遅い等の問題に鑑みて、例えば特願平１−２２９２１１
号等に示されたアナログ相関演算回路が開発された。

このアナログ相関演算回路は、第９図に示すような構成
となっている。

この演算回路は第８図等の線撮像デバイス５゜６から時
系列的に出力される被演算信号Ｒ（ｔ）Ｂ（ｔ）を入力
端子ｐ　ｒｏとＰｂｏで受信する。入力端子ｐ　ｒｏは
バッファアンプを介して互いに直列接続されたスイッチ
ング素子８、容量素子ＣＳ　＋及びスイッチング素子９
を介して差動増幅器１ｏの反転入力端子に接続され、容
量素子Ｃ３Ｉの両端がスイッチング素子１１．１２を介
してグランド端子に接続されている。一方、入力端子Ｐ
、。はバッファアンプを介して互いに直列接続するスイ
ッチング素子１３、容量素子Ｃｓよ及びスイッチング素
子１４を介して差動増幅器１０の反転入力端子に接続さ
れ、容量素子Ｃ５２の両端がスイッチング素子１５．１
６を介してグランド端子に接続されている。差動増幅器
１００反転入力端子と出力端子１７との間には、相互に
並列接続したスイッチング素子１８と容量素子Ｃ１が接
続され、非反転入力端子がグランド端子に接続している
。

更に、端子Ｐ１゜がアナログコンパレータ１９の非反転
入力端子に接続し、端子Ｐｂｏがアナログコンパレータ
１９の反転入力端子に接続し、その出力端子がチャンネ
ルセレクト回路２０の入力端子に接続している。

チャンネルセレクト回路２０は、スイッチング素子８．
　９．　ＬＬ　１２．１３．１４．１５．１６のｒオン
」「オフ」動作を制御するセレクト信号ε１　、ε２Ｋ
Ａ、ＫＢを発生する。

アナログコンパレータＩ９は被演算信号のレベルがＲ（
ｔ）≧Ｂ（ｔ）の時は“Ｈ”レベル、Ｒ（ｔ）＜Ｂ（ｔ
）の時はＬ“のレベルの極性信号Ｓ　ｇｎを出力し、チ
ャンネルセレクト回路２０が、この極性信号Ｓ　ｑｎの
レベルに従ってセレクト信号ε１．ε２ＫＡ、ＫＢの電
圧レベルを決定する。

次に、かかる構成の演算手段の作動を第１０図のタイミ
ングチャートに基づいて説明する。

まず、図示していないリセット手段よりのリセット信号
ε□７でスイッチング素子１８を「オン」とすることに
より容量素子ＣＩの不要電荷を放電した後、再びスイッ
チング素子１Ｂを「オフ」にして第１０図に示す動作が
開始される。

又、第８図の線撮像デバイス５．６から周期Ｔ、に同期
して各信号Ｒ（ｔ）　、　Ｂ　（ｔ）が出力されるもの
とすると、その周期Ｔ１に同期して演算処理を行う。

第１０図中の時刻ｔ１ないしｔ２の期間のように被演算
信号がＲ（ｔ）≧Ｂ　（ｔ）の関係にある場合には極性
信号Ｓ９．、が“Ｈ”となり、その極性信号Ｓ　９１１
に従って、セレクト信号ε１．ε、、ＫＡ、ＫＢが所定
タイミングで発生する。ここでセレクト信号ε、とε２
、ＫＡとＫＢは相互に同時には°′Ｈ°゛とならないタ
イミングで発生する。

一方、時刻ｔ３ないしｔ４の期間のように被演算信号が
Ｒ（ｔ）　＜Ｂ（ｔ）の関係にある場合には極性信号Ｓ
　ｇｎは“Ｌ　１１となり、時間ｔ１ないしｔ２とは位
相が逆のセレクト信号ＫＡ、ＫＢが発生する。尚、セレ
クト信号ε２．ε２は極性信号Ｓ９．。

のレベルにかかわらず同じタイミングで発生する。

これらのセレクト信号ε１．ε２．ＫＡ、ＫＢにより時
間ｔ、〜ｔ２の前半の周期ＴＦＩではスイッチング素子
１２．１６及びスイッチング素子８，１５が「オン」と
なり、被演算信号Ｒ（ｔ）が容量素子Ｃ３Ｉに充電され
、容量素子Ｃｓ□の不要電荷が放電される。

次に期間も、〜ｔ２の後半周期Ｔ、ｌ＋においてはスイ
ッチング素子１１，９が「オン」となるので容量素子Ｃ
ｓ、と容量素子ＣＩの電荷が結合され、更に、これと同
時にスイッチング素子１３．１４が「オン」、スイッチ
ング素子１５．１６が「オフ」となるので、被演算信号
Ｂ　（ｔ）が容量素子Ｃｓ□を介して差動積分器１０へ
供給される。この結果、次式（２）に示す電荷ｑ（ｔ）
が容量素子ＣＩに蓄積される。

・・・・（２） 一方、時刻ｔ３ないしｔ４のように被演算信号がＲ（ｔ
）　＜Ｂ（ｔ）の場合には、該期間ｔ３〜ｔ４の前半の
周期Ｔ、２においてスイッチング素子１２゜１６及びス
イッチング素子１１．１３が「オン」となり、被演算信
号Ｂ（ｔ）が容量素子Ｃ５２に充電され、容量素子Ｃ３
Ｉの不要電荷が放電される。次に期間ｔ３〜ｔ４の後半
の周期ＴＲ□においてはスイッチング素子１５．１４が
「オン」となるので容量素子Ｃ３□と容量素子Ｃ３の電
荷が結合され、更にこれと同時にスイッチング素子８，
９がＦオンコ、スイッチング素子ＩＬＩ２が「オフ」と
なるので、被演算信号Ｒ（ｔ）が容量素子ＣＳ　Ｉを介
して差動増幅５１０へ供給される。この結果、次式（３
）に示す電荷ｑ（ｔ）が容量素子Ｃ１に蓄積される。

上記式（２）　、　（３）から明らかなように、この演
算手段は必ずレベルの大きな被演算信号からレベルの小
さな被演算信号を減算した値に相当する電荷を容量素子
Ｃ１に蓄積するので、時系列の被演算信号Ｒ（１）、　
”・”　Ｒ（ｎ）、　Ｂ　（１）、・・・・Ｂ　（ｎ”
）　４二ついて処理を繰り返し行うと、次式（４）に示
すように、これらの信号の差の絶対値の総和、即ち相関
値Ｈが出力端子Ｉ７に電圧として得られる。

・・・・・・　（６） 次に、線撮像デバイス５．６から信号Ｒ（ｔ）Ｂ（ｔ）
の相互の位相をずらして読出し、これらの位相のずれた
信号について同様の演算処理を行うことにより、該位相
差における相関値を演算する。

そして、同様に他の位相差に対しても相関演算を行うこ
とにより、上記式（１）に相当する相関値の分布が求ま
り、この分布から合焦状態を判別している。

・・・・・　（３） 〔発明が解決しようとする課題〕 このようなアナログ相関演算による位相差検出回路にあ
っては、演算速度が速いという優れた機能を有している
が、第９図に示したように、入力端子Ｐ　ｒｏとＰＩＣ
Ｏに夫々接続する容量負荷がスイッチング素子の切換え
動作によって変動して、アナログコンパレータ１９の反
転・非反転入力端子の電圧変動を引き起こすため、アナ
ログコンパレータ１９の出力Ｓｇｆｉの電圧も変動し、
スイッチング素子のオン・オフ制御が正常に行われない
ことから精度の良い相関結果が得られないという問題が
あった。

特に、演算処理を高速に行うほど、演算精度が大幅に低
下する。

又、入力端子ＰｒｅとＰ、。に大出力電流容量のバッフ
ァアンプを設けると全体の回路が大型化すると共に消費
電流及び発熱が増加するという問題を招来する。

本発明はこのような課題に鑑みて成されたものであり、
演算精度の高いアナログ相関演算を行う位相差検出装置
を提供することを目的とする。

〔課題を解決するための手段〕

まず、本発明は、被写体よりの一対の光学像の一方を複
数の画素によりアナログ電気信号に光電変換する第１の
光電変換手段と、一対の光学像の他方を複数の画素によ
りアナログ電気信号に光電変換する第２の光電変換手段
とを有すると共に、各光電変換手段のアナログ電気信号
を相互に位相をずらして画素毎に所定周期で出力するセ
ンサ手段と、該所定周期でセンサ手段の出力に発生する
上記一方の光学像に相当するアナログ電気信号と他方の
光学像に相当するアナログ電気信号との大小関係を該周
期毎に判別する比較手段と、上記センサ手段の各出力周
期において、一方のアナログ信号を第１の容量素子に充
電すると同時に、他方のアナログ信号を第２の容量素子
に充電した後、上記比較手段の出力信号に従って、第１
．第２の容量素子の電荷結合を行うことにより、各画素
毎の大きい方のアナログ電気信号から小さい方のアナロ
グ電気信号の減算値に相当する電荷を第３の容量素子に
蓄積すると共に、複数周期にわたって第３の容量素子に
電荷を蓄積することで、画素毎の大きい方のアナログ電
気信号から小さい方のアナログ電気信号の減算値に相当
する電荷の総和に相当する電荷を集積するスイッチトキ
ャパシタ積分器を具備する位相差検出装置を対象とする
。

そして、このような位相差検出装置に対し、前記スイッ
チトキャパシタ積分器は、上記各周期において第１．第
２の容量素子間で電荷結合を行う際に、センサ手段の出
力に第１．第２の容量素子に等しい容量負荷を切換え接
続する切換え手段を備えたこととした。

又、この位相差検出装置において、第３の容量素子の容
量を可変にすることとした。

〔作用〕

このような構成を有する本発明の位相差検出装置によれ
ば、各入力端子に対する容量負荷が相関演算中に常に一
定で変動しないので、高精度の相関演算結果を得ること
ができる。

又、スイッチトキャパシタ積分器の第３の容量素子の容
量を変化させることができる構成としたことにより、ス
イッチトキャパシタ積分器の利得を調節することができ
る。

［実施例］ 以下、本発明の一実施例を図面と共に説明する。

まず、第１図に基づいて回路構成を説明する。

第１図において、第１の入力端子Ｐ、。がバッファアン
プ２１に接続し、バッファアンプ２１の出力接点Ａは、
切換え回路２４、容量素子ＣＭ＋、切換え回路２５が直
列接続して成る第１回路網と、切換え回路２６、容量素
子ＣｓＺ、切換え回路２７が直列接続して成る第２回路
網を介して差動増幅器３７の反転入力接点Ｂに接続して
いる。

ここで、切換え回路２４は制御信号Ｓ３によって接点ａ
に接続し、制御信号Ｓ４によって接点すに接続する。切
換え回路２５は制御信号Ｓ２によって接点ａに接続し、
制御信号Ｓ６によって接点すに接続する。切換え回路２
６は制御信号Ｓ４によって接点ａに接続し、制御信号Ｓ
３によって接点すに接続する。切換え回路２７は制御信
号Ｓ１によって接点ａに接続し、制御信号Ｓ５によって
接点すに接続する。

そして、これらの切換え回路２４，２５，２６゜２７の
接点すは差動増幅器３７の非反転入力接点りに共通に接
続している。

又、第２の入力端子Ｐ、。がバッファアンプ２３に接続
し、バッファアンプ２３の出力接点Ｃは、切換え回路２
８、容量素子Ｃｂｌ、切換え回路２９が直列接続して成
る第３回路網と、切換え回路３０、容量素子ｃｂｚ、切
換え回路３１が直列接続して成る第４回路網を介して差
動増幅器３７の反転入力接点Ｂに接続している。

ここで、切換え回路２８は制御信号Ｓ３によって接点ａ
に接続し、制御信号Ｓ４によって接点すに接続する。切
換え回路２９は制御信号Ｓ１によって接点ａに接続し、
制御信号Ｓ５によって接点すに接続する。切換え回路３
０は制御信号Ｓ４によって接点ａに接続し、制御信号Ｓ
３によって接点すに接続する。切換え回路３１は制御信
号Ｓ２によって接点ａに接続し、制御信号Ｓ６によって
接点すに接続する。

そして、これらの切換え回路２Ｂ、２９，３０゜３１の
接点すは差動増幅器３７の非反転入力接点りに共通に接
続している。

尚、容量素子Ｃａ＋　＋Ｃ，ｔ　、Ｃｂ＋　、Ｃｂｚの
容量は全て等しい値Ｃｃに設定されている。

更に、差動増幅器３７の非反転入力接点りは、抵抗Ｒ１
，Ｒ２及びバッファアンプ３２から成る定電圧発生回路
の定電圧Ｖ　ｌ！Ｆが印加されている。

尚、定電圧Ｖ　ＩＩＥＦは、被演算信号Ｒ（ｔ）　、　
Ｂ（ｔ）の最低電圧未満の電圧となるように調整されて
いる。

又、差動増幅器３７の反転入力接点Ｂと出力接点Ｆの間
に、容量素子Ｃｆｌとスイッチング素子３３から成る回
路網と、容量素子Ｃｆ２とスイッチング素子３４から成
る回路網と、容量素子Ｃｔ３とスイッチング素子３５か
ら成る回路網と、容量素子Ｃｆ４及びスイッチング素子
３６が並列に接続している。尚、スイッチング素子３６
のオン・オフ動作はリセット信号ＲＳによって制御され
、スイッチング素子３３，３４．３５のオン・オフ動作
は、デコード回路３８からの各切換え制御信号Ｓｆｌ＋
　　Ｓｆｚ、ＳＦ３によって制御される。

そして、差動増幅器３７の出力接点Ｆが、スイッチング
素子３９及び容量素子Ｃ８から成るサンプルホールド回
路を介して出力バッファアンプ４０に接続し、出カバソ
ファアンプ４０の出力信号Ｈを出力端子４１を介して出
力する。尚、スイッチング素子３９は、後述の各相関値
が算出された時点で“Ｈ”となる所定タイミングの制御
信号ＳＨに同期してオンとなることでサンプリング動作
を行う。

更に、切換え回路２４〜３１の動作を制御するための制
御信号８１〜Ｓ６を発生する制御回路４２が設けられて
いる。まず、バッファアンプ２１の出力接点Ａが切換え
回路４３を介して差動増幅器４５の非反転入力接点に接
続し、バッファアンプ２３の出力接点Ｃが切換え回路４
４を介して差動増幅器４５の反転入力接点に接続し、こ
れらの切換え回路４３．４４は、プリセット信号ＰＲの
論理値レベルに応じて接点ａ又は接点すに切換え接続す
る。又、切換え回路４３．４４の接点すは共通に接続し
ている。

差動増幅器４５の２出力接点の内の一方が容量素子Ｃ０
Ｉを介して差動増幅器４６の反転入力接点に接続すると
共に、該反転入力接点がスイッチング素子４７を介して
切換え回路４４の接点すに接続し、更に、差動増幅器４
５の２出力接点の内の他方が容量素子Ｃ０，を介して差
動増幅器４６の非反転入力接点に接続すると共に、差動
増幅器４６の非反転入力接点がスイッチング素子４８を
介して切換え回路４３の接点すに接続し、スイッチング
素子４７．４８はプリセット信号ＰＲが“Ｈ”のときに
オン、プリセット信号ＰＲが“Ｌ　”のときにオフとな
る。

差動増幅器４６の出力接点はＤ型フリップフロップ４９
のＤ入力接点に接続し、Ｄ型フリップフロップ４７のク
ロック入力接点ＣＫはインバータ回路５０を介して第１
のクロック信号ＳＣＫの反転信号５ＣＫＢが供給され、
リセット接点ＣＬはインバータ回路５１を介してリセッ
ト信号Ｒ３の反転信号Ｒ３Ｂが供給され、２出力接点Ｑ
、　Ｑから相互に反転関係にある論理信号（以下、Ｑ、
　Ｑとする）を出力する。

更に、第１のクロック信号ＳＣＫと第２のクロック信号
ＣＫを、インバータ回路５２．５３及び容量素子Ｃｄか
ら成る遅延回路と、ＮＯＲ回路５４、ＮＡＮＤ回路５５
、インバータ回路５０５６から成るデコード回路によっ
て所定タイミングのクロック信号Ｔ、Ｊを形成すると共
に、これらのクロック信号Ｔ、Ｊ及びＤ型フリップフロ
ップ４９の出力信号Ｑ、ごを、ＮＯＲ回路５６゜５７、
インバータ回路５Ｂ、５９、ＮＡＮＤ回路６０．６１か
ら成るデコード回路がデコード処理することにより、制
御信号Ｓｌ、Ｓ２．Ｓ３゜Ｓ４．Ｓ５．Ｓ６を形成し、
これらの信号をバッファ回路６２，６３，６４，６５，
６６．６７を介して所定の切換え回路２４〜３１へ供給
するようになっている。

尚、第１のクロック信号ＳＣＫは、例えば、第８図に示
した線撮像デバイス５．６の各画素の走査読出し周期に
等しい矩形信号であり、第２のクロック信号ＣＫは、該
クロック信号ＳＣＫに同期して切換え回路２４〜３１の
切換え動作を行う周期に等しい矩形信号である。

又、スイッチング素子３３〜３６は、夫々、第２図に示
すＣＭＯＳプロセスから成るアナログスイッチ回路が適
用されている。

そして、この第１図の演算回路は第８図に示す相関演算
回路７に相当するものであり、線撮像デバイス５，６か
ら所定の走査読出しタイミング（第１のクロック信号Ｓ
ＣＫのタイミングに等しい）で読み出される被演算信号
Ｒ（ｔ）　、　　Ｂ（ｔ）を入力端子Ｐ、。＋　Ｐ　ｂ
。に印加すると、アナログ演算による相関値Ｈを出力す
る。

次に、かかる演算回路の作動を説明する。

まず、デコード回路３８は真理値表（１）に示すように
、入力データＦｌ、Ｆ２の論理値に１応した制御信号Ｓ
ｔ＋　、　Ｓｒｚ　、　Ｓｒｚを発生し、選択的にスイ
ッチング素子３３〜３４をオンにする。

真ＩＪＬＬは） したがって、入力データＦｌ、Ｆ２を予め適宜に設定す
ることによって、差動増幅器３７の反転入力接点Ｂと出
力接点Ｆの間の容量値を４段階に設定することができる
。尚、説明上、上記設定により差動増幅器３７の反転入
力接点Ｂと出力接点Ｆの間に接続される合計容量をＣＦ
とする。

更に、スイッチング素子３６をリセット信号Ｒ３により
オンにすると、差動増幅器３７の反転入力接点と出力接
点間が短絡するので、容量ＣＦの電荷が放電される。

次に、制御回路４２の動作を説明すると、まず、相関演
算処理を行う以前の時点で、ブリセント信号ＰＲをＬ　
”→ＩＩ　ＨＩＩ→“Ｌ′に変化すると、“Ｈ”レベル
のときにスイッチング素子４３４４．４７．４８がオン
となって、容量素子Ｃ８゜Ｃｏｔに差動増幅器４５のオ
フセット分の電荷が充電されることにより、該オフセッ
ト調整が行われる。そして、このオフセット調整後にプ
リセ・７ト信号ＰＲを“Ｌ“の状態にして、切換え回路
４３゜４４を接点ａ側に接続し、且つスイ・ノチング素
子４７４８をオフにすることにより、差動増幅器４５の
反転入力接点を接点Ａ、非反転入力接点を接点Ｃに接続
する。

仮に、接点Ａ、Ｃに現れる被演算信号の電圧レベルがＲ
（ｔ）≧Ｂ　（ｔ）の場合には、その差分信号が差動増
幅器４５の出力接点間に発生し、差動増幅器４６の反転
入力接点より非反転入力接点の電位の方が高電位となる
ので、論理値が“Ｈ”の極性信号Ｓ９ｏを出力する。

一方、接点Ａ、Ｃに現れる被演算信号の電圧レベルがＲ
（ｔ）　＜Ｂ（ｔ）の場合には、その差分信号が差動増
幅器４５の出力接点間に発生すると共に、差動増幅器４
６の非反転入力接点より反転入力接点の電位の方が高電
位となるので、論理値が“Ｌ”の極性信号Ｓｇｆｉを出
力する。

そしてこの極性信号３９Ｒは、被演算信号Ｒ（ｔ）。

Ｂ（ｔ）が供給されるタイミングに等しい第１のクロッ
ク信号ＳＣＫに同期してＤ型フリップフロンプ回路４９
に保持され、次表（２）に示す出力が発生する。

そして、制御回路４２は、被演算信号Ｒ（ｔ）とＢ（ｔ
）の大小関係に応じて発生する出力信号Ｑ。

Ｑと、被演算信号の読出し周期に同期した第１゜第２の
クロック信号ＳＣＫ、ＣＫをデーコードすることによっ
て、第３図に示すようなタイミングの制御信号８１〜Ｓ
６を発生する。

次に、このような各種制御信号に基づく相関演算処理の
動作を第３図〜第７図に基づいて説明する。尚、被演算
信号Ｒ（ｔ）、Ｂ（Ｄ　は第８図に示す自動焦点検出装
置の線撮像デバイス５．６から出力されるものとする。

まず、相関演算前に入力信号Ｆｌ、Ｆ２により適宜のス
イッチング素子３３〜３５をオン状態に設定することで
差動増幅器３７の反転入力接点と出力接点間の容量ＣＦ
を設定し、次に、リセット信号Ｒ３を一時的にＨ”レベ
ルにすることにより該容量Ｃ１の不要電荷を放電し、更
に、プリセット信号ＰＲによって差動増幅器４５のオフ
セット調整を行う。

次に、被演算信号Ｒ（ｔ）　、　Ｂ（ｔ）を周期Ｔａ毎
に入力する。

そして、第３図の時点ｔ、−’−１，の期間のように、
被演算信号がＲ（ｔ）≧Ｂ　（ｔ）の関係にある場合に
は、上記表（２）に示すように、極性信号３９Ｍが“Ｈ
”レベルとなるのに従って、該期間ｔ〜ｔ２の前半周期
ＴＦＩでは、Ｓ１＝“Ｌ”、Ｓ２−Ｌ”、Ｓ３＝“Ｌ′
’、Ｓ４−’“Ｈ′”、Ｓ５−”Ｌ″”、Ｓ６＝”Ｈ”
となり、後半周期ＴＲＩでは、Ｓ１＝　　“Ｈ′”　　
Ｓ２−　“’Ｌ”　　　Ｓ３−　“Ｈ”Ｓ４−“Ｌ”、
Ｓ５−“Ｌ″　Ｓ６−“Ｈ”となる。

したがって、まず前半周期ＴＦＩでは、第４図に示すよ
うに、切換え回路２４〜３１が接続することによって、
容量素子Ｃ１とＣｂｌの電荷が放電し、容量素子Ｃａｔ
に被演算信号Ｒ（ｔ）が充電し、容量素子Ｃｂ２に被演
算信号Ｂ（ｔ）が充電する。次に、後半周期Ｔ□では、
第５図に示すように、切換え回路２４〜３１が切換え接
続することによって、容量素子Ｃ１□とＣｂｌが切換え
回路２７．２９を介して直列に接続するので、被演算信
号Ｒ（ｔ）とＢ　（ｔ）の電圧差に相当する電荷Δｑ（
ｔ）が容量素子ＣＦに保持される。

即ち、電荷Δ（１（ｔ）は次式（７）で示される。

・・・・・・（７） 一方、第３図の時点ｔ３〜Ｌ４の期間のように、被演算
信号がＲ（ｔ）　＜Ｂ（ｔ）の関係にある場合には、上
記表（２）に示すように、極性信号Ｓ　ｇｎが“′Ｌ°
“レベルとなるのに従って、該期間ｔ、〜ｔ４の前半周
期ＴＦ□では、Ｓｌ−”Ｌ″　Ｓ２＝“Ｌ″　Ｓ３＝“
Ｌ”　　Ｓ４＝”Ｌ″　Ｓ５＝“Ｈ”、Ｓ６＝“ＨＩＩ
となり、後半周期Ｔ０では、Ｓ１＝゛Ｌ“、Ｓ２＝“Ｈ
”、Ｓ３＝“Ｈ”Ｓ４＝“Ｌ″”、Ｓ５＝“Ｈ”、Ｓ６
＝“Ｌ″となる。

したがって、まず前半周期ＴＦ！では、第６図に示すよ
うに、切換え回路２４〜３１が接続することによって、
容量素子ＣＩＩ　ｌとＣｂｌの電荷が放電し、容量素子
Ｃ１□に被演算信号Ｒ（ｔ）が充電し、容量素子Ｃ１に
被演算信号Ｂ　（ｔ）が充電する。次に、後半周期Ｔ、
□では、第７図に示すように、切換え回路２４〜３１が
切換え接続することによって、容量素子Ｃ１ＩとＣｂ２
が切換え回路２５．３１を介して直列に接続するので、
被演算信号Ｂ（ｔ）とＲ（ｔ）の電圧差に相当する電荷
Δｑが容量素子ＣＦに保持される。

即ち、電荷Δｑ（ｔ）は次式（８）で示される。

即ち、上記式（７）　、（８）から明らかなように、こ
の演算は必ずレベルの大きな被演算信号からレベルの小
さな被演算信号を減算した値に相当する電荷を容量素子
ＣＦに蓄積するので、時系列の被演算信号Ｒ（１）、・
・・・・・・・、Ｒ（ｎ）とＢ（１）、・・・・・・　
Ｂ　（ｎ）について処理を繰り返すと、次式（９）に示
すように、これらの信号の差の絶対値の総和、即ち相関
値Ｈが出力端子４１に発生する。

但し、ここで、Ｃ，＝Ｃ，＋＝Ｃ−ｚ＝ｃｂ＋＝Ｃｂｚ
の関係にある。

次に、線撮像デバイス５と６から被演算信号Ｒ（ｔ）と
Ｂ（ｔ）の相互位相をずらして読出し、これらの位相の
ずれた被演算信号Ｂ（ｔ）とＲ（ｔ−Ｌ）について同様
の演算処理を行うことにより、該位相差しにおける相関
値Ｈ（Ｌ）を演算する。そして、同様に他の位相差に対
しても相関演算を行うことにより、次式（１０）に示す
相関値の分布が求まり、この分布から合焦状態を判別す
ることができる。

二のように、この実施例によれば、線撮像デバイスから
の被演算信号の読出しに同期して相関値演算を行うので
、合焦状態の有無の判断を高速に行うことができる。

又、第４図と第５図、第６図と第７図に示すように、切
換え回路２４〜３１の切換え動作があっても、常にバン
ファアンプ２１と２３の容量負荷が一定となる結果、切
換え動作による接点ＡとＣの電圧変動を招来しないので
、制御回路４２による確実な演算処理を実現することが
でき、高精度の相関値を得ることができる。

更に、上記式（１０）に示すように、容量ＣＦは、入力
信号Ｆｌ、Ｆ２によりスイッチング素子３３〜３５を選
択的にオンにすることで変更することができるので、回
路の利得を適宜に設定することができる。例えば、カメ
ラの自動焦点検出装置に適用した場合に、被写体の輝度
に応じて容量ＣＦを調整すれば、最適のダイナミックレ
ンジで演算処理することが可能となる。

〔発明の効果〕

以上説明したように、このような構成を有する本発明の
位相差検出装置によれば、各入力端子に対する容量負荷
が相関演算中に常に一定で変動しないので、高精度の相
関演算結果を得ることができる。

又、スイッチトキャパシタ積分器の第３の容量素子の容
量を変化させることができる構成としたことにより、ス
イッチトキャパシタ積分器の利得を調節することができ
、最適のダイナミックレンジで演算処理することが可能
となる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は第１図中の回路に適用するスイッチング子の具体例を
示す回路図、 第３図は一実施例の作動を説明するためのタイミングチ
ャート、 第４図乃至第７図は実施例の相関演算の原理を示す説明
図、 第８図は位相差検出装置の概略構成を示す構成説明図、 第９図は従来の相関演算回路を示す回路図、第１０図は
第９図の回路の相関演算動作を説明するためのタイミン
グチャートである。 図中の符号： Ｐｒｏ、Ｐｂ。；入力接点 ２４．２５．２６．２７．２Ｂ、２９．３０．３１　　
；切換え回路Ｃｆｌ＋　　Ｃｒｔ、　　Ｃｆ：ｌ＋　　
ＣＦ４；容量素子Ｃ□、Ｃ１□＋　　Ｃｂｌ＋　　Ｃｂ
ｚ；容量素子３３．３４，３５，３６　　；スイッチン
グ素子３７．４５，４６　；差動増幅器 ４２；制御回路 第２ 図 第３ 図 第５図 第６図 第７ 図

Claims (2)

【特許請求の範囲】
1. （１）被写体よりの一対の光学像の一方を複数の画素に
   よりアナログ電気信号に光電変換する第１の光電変換手
   段と、一対の光学像の他方を複数の画素によりアナログ
   電気信号に光電変換する第２の光電変換手段とを有し、
   且つ各光電変換手段のアナログ電気信号を相互に位相を
   ずらして画素毎に所定周期で走査読出しするセンサ手段
   と、 該所定周期で該センサ手段の出力に発生する上記一方の
   光学像に相当するアナログ電気信号と他方の光学像に相
   当するアナログ電気信号との大小関係を該周期毎に判別
   する比較手段と、 上記センサ手段の各出力周期において、一方のアナログ
   信号を第１の容量素子に充電すると同時に、他方のアナ
   ログ信号を第２の容量素子に充電した後、上記比較手段
   の出力信号に従って第１、第２の容量素子の電荷結合を
   行うことにより、各画素毎の大きい方のアナログ電気信
   号から小さい方のアナログ電気信号の減算値に相当する
   電荷を第３の容量素子に蓄積すると共に、複数周期にわ
   たって第３の容量素子に電荷を蓄積することで、画素毎
   の大きい方のアナログ電気信号から小さい方のアナログ
   電気信号の減算値に相当する電荷の総和に相当する電荷
   を集積するスイッチトキャパシタ積分器を具備する位相
   差検出装置において、前記スイッチトキャパシタ積分器
   は、 前記各周期において第１、第２の容量素子間で電荷結合
   を行う際に、前記センサ手段の出力に第１、第２の容量
   素子に等しい容量負荷を切換え接続する切換え手段を備
   えたことを特徴とする位相差検出装置。
2. （２）前記スイッチトキャパシタ積分器の第３の容量素
   子の容量を変更する手段を備えたことを特徴とする請求
   項（１）の位相差検出装置。