JPH04322596A - 画像記憶装置 - Google Patents
画像記憶装置Info
- Publication number
- JPH04322596A JPH04322596A JP3090475A JP9047591A JPH04322596A JP H04322596 A JPH04322596 A JP H04322596A JP 3090475 A JP3090475 A JP 3090475A JP 9047591 A JP9047591 A JP 9047591A JP H04322596 A JPH04322596 A JP H04322596A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- digital
- color difference
- signal
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 abstract description 5
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 5
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は画像記憶装置に関し、よ
り具体的には、ＮＴＳＣ方式用からＰＡＬ方式用への変
更が容易な画像記憶装置に関する。
り具体的には、ＮＴＳＣ方式用からＰＡＬ方式用への変
更が容易な画像記憶装置に関する。
【０００２】
【従来の技術】ビデオ画像を、その１画素の縦横比が１
対１になるようにサンプリングすると、１画面の有効画
像領域は、ＮＴＳＣ方式では、輝度信号（Ｙ信号）が６
４０×４８０画素、色差信号（Ｒ−Ｙ信号とＢ−Ｙ信号
）が１６０×４８０画素となり、ＰＡＬ方式では、Ｙ信
号が７６０×５７０画素、Ｒ−Ｙ／Ｂ−Ｙ信号が１９０
×５７０画素となる。
対１になるようにサンプリングすると、１画面の有効画
像領域は、ＮＴＳＣ方式では、輝度信号（Ｙ信号）が６
４０×４８０画素、色差信号（Ｒ−Ｙ信号とＢ−Ｙ信号
）が１６０×４８０画素となり、ＰＡＬ方式では、Ｙ信
号が７６０×５７０画素、Ｒ−Ｙ／Ｂ−Ｙ信号が１９０
×５７０画素となる。
【０００３】ＮＴＳＣ方式に対応する従来の画像記憶装
置では、６４ｋ×４ｂｉｔのメモリ素子を２０個使用し
て、Ｙ信号に対しては７６８×５１２×８ｂｉｔのメモ
リ領域を構成し、Ｒ−Ｙ／Ｂ−Ｙ信号に対してはそれぞ
れ２５６×５１２×８ｂｉｔのメモリ領域を構成してい
た。また、ＰＡＬ方式に対応する従来の画像記憶装置で
は、６４ｋ×４ｂｉｔのメモリ素子を２４個使用して、
Ｙ信号に対しては７６８×７６８×８ｂｉｔのメモリ領
域を構成し、Ｒ−Ｙ／Ｂ−Ｙ信号に対してはそれぞれ２
５６×７６８×８ｂｉｔのメモリ領域を構成していた。
置では、６４ｋ×４ｂｉｔのメモリ素子を２０個使用し
て、Ｙ信号に対しては７６８×５１２×８ｂｉｔのメモ
リ領域を構成し、Ｒ−Ｙ／Ｂ−Ｙ信号に対してはそれぞ
れ２５６×５１２×８ｂｉｔのメモリ領域を構成してい
た。また、ＰＡＬ方式に対応する従来の画像記憶装置で
は、６４ｋ×４ｂｉｔのメモリ素子を２４個使用して、
Ｙ信号に対しては７６８×７６８×８ｂｉｔのメモリ領
域を構成し、Ｒ−Ｙ／Ｂ−Ｙ信号に対してはそれぞれ２
５６×７６８×８ｂｉｔのメモリ領域を構成していた。
【０００４】
【発明が解決しようとする課題】ＮＴＳＣ方式では約４
Ｍｂｉｔ、ＰＡＬ方式では約５Ｍｂｉｔのメモリ容量で
足りるところ、従来の画像記憶装置では、ＮＴＳＣ方式
で約５Ｍｂｉｔ、ＰＡＬ方式で約６Ｍｂｉｔのメモリを
使用しており、それぞれ１Ｍｂｉｔ無駄になっていた。
Ｍｂｉｔ、ＰＡＬ方式では約５Ｍｂｉｔのメモリ容量で
足りるところ、従来の画像記憶装置では、ＮＴＳＣ方式
で約５Ｍｂｉｔ、ＰＡＬ方式で約６Ｍｂｉｔのメモリを
使用しており、それぞれ１Ｍｂｉｔ無駄になっていた。
【０００５】本発明は、このような無駄を生じない画像
記憶装置を提示することを目的とする。
記憶装置を提示することを目的とする。
【０００６】また、近年、ビデオ・ソフトの流通及び利
用を図るべく、ＮＴＳＣ方式及びＰＡＬ方式の両方に対
応できるビデオ・テープ・レコーダや方式変換装置など
が提案されており、複数のテレビジョン方式に対応でき
る画像処理装置が望まれており、画像記憶装置としても
、ＮＴＳＣ方式とＰＡＬ方式との間で容易に変更できる
回路構成が望まれる。
用を図るべく、ＮＴＳＣ方式及びＰＡＬ方式の両方に対
応できるビデオ・テープ・レコーダや方式変換装置など
が提案されており、複数のテレビジョン方式に対応でき
る画像処理装置が望まれており、画像記憶装置としても
、ＮＴＳＣ方式とＰＡＬ方式との間で容易に変更できる
回路構成が望まれる。
【０００７】そこで本発明は、最小限の拡張でＮＴＳＣ
対応からＰＡＬ方式対応に変更できる画像記憶装置を提
示することを目的とする。
対応からＰＡＬ方式対応に変更できる画像記憶装置を提
示することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る画像記憶装
置は、４：１：１の比率でサンプリングされたディジタ
ル輝度信号及び２種類のディジタル色差信号を記憶する
画像記憶装置であって、第１及び第２のメモリ手段と、
ディジタル輝度信号及び２種類のディジタル色差信号の
内の半分を第１のメモリ手段に、残り半分を第２のメモ
リ手段に供給する選択手段とからなることを特徴とする
。
置は、４：１：１の比率でサンプリングされたディジタ
ル輝度信号及び２種類のディジタル色差信号を記憶する
画像記憶装置であって、第１及び第２のメモリ手段と、
ディジタル輝度信号及び２種類のディジタル色差信号の
内の半分を第１のメモリ手段に、残り半分を第２のメモ
リ手段に供給する選択手段とからなることを特徴とする
。
【０００９】また、第２の発明に係る画像記憶装置は、
アナログ輝度信号及び２種類のアナログ色差信を４：１
：１の比率でディジタル信号に変換するＡ／Ｄ変換手段
と、２種類のディジタル色差信号を点順次化する点順次
化手段と、当該Ａ／Ｄ変換手段によるディジタル輝度信
号及び当該点順次化手段の出力の一方を選択する第１及
び第２の選択手段と、第１の選択手段の出力を記憶する
第１のメモリ手段と、当該第２の選択手段の出力を記憶
する第２のメモリ手段とからなり、１画面の画像データ
の半分を第１のメモリ手段に、残りを第２のメモリ手段
に記憶することを特徴とする。
アナログ輝度信号及び２種類のアナログ色差信を４：１
：１の比率でディジタル信号に変換するＡ／Ｄ変換手段
と、２種類のディジタル色差信号を点順次化する点順次
化手段と、当該Ａ／Ｄ変換手段によるディジタル輝度信
号及び当該点順次化手段の出力の一方を選択する第１及
び第２の選択手段と、第１の選択手段の出力を記憶する
第１のメモリ手段と、当該第２の選択手段の出力を記憶
する第２のメモリ手段とからなり、１画面の画像データ
の半分を第１のメモリ手段に、残りを第２のメモリ手段
に記憶することを特徴とする。
【００１０】
【作用】上記手段により、輝度信号と色差信号が半分ず
つ第１及び第２のメモリ手段に振り分けて記憶される。 これにより、第１及び第２のメモリ手段のメモリ容量が
同じでよくなり、記憶領域を有効利用できる。換言すれ
ば、未使用領域の発生機会が減る。
つ第１及び第２のメモリ手段に振り分けて記憶される。 これにより、第１及び第２のメモリ手段のメモリ容量が
同じでよくなり、記憶領域を有効利用できる。換言すれ
ば、未使用領域の発生機会が減る。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１２】１０はＹ信号の入力端子、１２はＲ−Ｙ信
号の入力端子、１４はＢ−Ｙ信号の入力端子、１６，１
８，２０は入力端子１０，１２，１４に入力するＹ，Ｒ
−Ｙ，Ｂ−Ｙ信号をそれぞれ帯域制限するローパス・フ
ィルタ（ＬＰＦ）、２２，２４，２６はそれぞれＬＰＦ
１６，１８，２０のアナログ出力をディジタル化するＡ
／Ｄ変換器である。Ａ／Ｄ変換器２２，２４，２６にお
けるＹ，Ｒ−Ｙ，Ｂ−Ｙ信号のサンプリング・レートは
、４：１：１である。Ａ／Ｄ変換器２４には、インバー
タ２８により、Ａ／Ｄ変換器２６に供給されるサンプリ
ング・クロックに対し１８０゜位相の異なるクロックが
供給されている。
号の入力端子、１４はＢ−Ｙ信号の入力端子、１６，１
８，２０は入力端子１０，１２，１４に入力するＹ，Ｒ
−Ｙ，Ｂ−Ｙ信号をそれぞれ帯域制限するローパス・フ
ィルタ（ＬＰＦ）、２２，２４，２６はそれぞれＬＰＦ
１６，１８，２０のアナログ出力をディジタル化するＡ
／Ｄ変換器である。Ａ／Ｄ変換器２２，２４，２６にお
けるＹ，Ｒ−Ｙ，Ｂ−Ｙ信号のサンプリング・レートは
、４：１：１である。Ａ／Ｄ変換器２４には、インバー
タ２８により、Ａ／Ｄ変換器２６に供給されるサンプリ
ング・クロックに対し１８０゜位相の異なるクロックが
供給されている。
【００１３】３０は、選択制御信号ＳＥＬ０に応じて、
Ａ／Ｄ変換器２４，２６の出力を選択するセレクタであ
る。３２は、選択制御信号ＳＥＬ１に応じて、Ａ／Ｄ変
換器２２の出力又はセレクタ３０の出力を選択するセレ
クタである。３４は、選択制御信号ＳＥＬ１をインバー
タ３６により反転した信号に応じて、Ａ／Ｄ変換器２２
の出力又はセレクタ３０の出力を選択するセレクタであ
る。即ち、セレクタ３２がＡ／Ｄ変換器２２の出力を選
択する時、セレクタ３４はセレクタ３０の出力を選択し
、その逆に、セレクタ３２はセレクタ３０の出力を選択
するときには、セレクタ３４はＡ／Ｄ変換器２２の出力
を選択する。
Ａ／Ｄ変換器２４，２６の出力を選択するセレクタであ
る。３２は、選択制御信号ＳＥＬ１に応じて、Ａ／Ｄ変
換器２２の出力又はセレクタ３０の出力を選択するセレ
クタである。３４は、選択制御信号ＳＥＬ１をインバー
タ３６により反転した信号に応じて、Ａ／Ｄ変換器２２
の出力又はセレクタ３０の出力を選択するセレクタであ
る。即ち、セレクタ３２がＡ／Ｄ変換器２２の出力を選
択する時、セレクタ３４はセレクタ３０の出力を選択し
、その逆に、セレクタ３２はセレクタ３０の出力を選択
するときには、セレクタ３４はＡ／Ｄ変換器２２の出力
を選択する。
【００１４】３８，４０はそれぞれ、セレクタ３２，３
４の出力を記憶するメモリ、４２はメモリ３８，４０の
書き込み及び読み出し並びにそのアドレスを制御するメ
モリ制御回路である。メモリ制御回路４２はまた、Ａ／
Ｄ変換器２２へのクロックＣＬＫ０、Ａ／Ｄ変換器２４
，２６へのクロックＣＬＫ１、及び、選択制御信号ＳＥ
Ｌ０，ＳＥＬ１を出力する。なお、ＣＬＫ１の周波数は
、ＣＬＫ０の周波数の１／４である。
４の出力を記憶するメモリ、４２はメモリ３８，４０の
書き込み及び読み出し並びにそのアドレスを制御するメ
モリ制御回路である。メモリ制御回路４２はまた、Ａ／
Ｄ変換器２２へのクロックＣＬＫ０、Ａ／Ｄ変換器２４
，２６へのクロックＣＬＫ１、及び、選択制御信号ＳＥ
Ｌ０，ＳＥＬ１を出力する。なお、ＣＬＫ１の周波数は
、ＣＬＫ０の周波数の１／４である。
【００１５】図２に示すタイミング・チャートを参照し
て、本実施例の動作を説明する。入力端子１０，１２，
１４に入力するＹ，Ｒ−Ｙ，Ｂ−Ｙ信号はそれぞれＬＰ
Ｆ１６，１８，２０により帯域制限され、Ａ／Ｄ変換器
２２，２４，２６によりディジタル信号に変換される。 Ａ／Ｄ変換器２２，２４，２６のサンプリング・レート
は４：１：１である。Ａ／Ｄ変換器２４のクロック入力
端子には、インバータ２８によりクロックＣＬＫ１を反
転したクロックが印加されている。この結果、Ｒ−Ｙ信
号はＢ−Ｙ信号に対して１８０゜異なる位相でサンプリ
ングされる。
て、本実施例の動作を説明する。入力端子１０，１２，
１４に入力するＹ，Ｒ−Ｙ，Ｂ−Ｙ信号はそれぞれＬＰ
Ｆ１６，１８，２０により帯域制限され、Ａ／Ｄ変換器
２２，２４，２６によりディジタル信号に変換される。 Ａ／Ｄ変換器２２，２４，２６のサンプリング・レート
は４：１：１である。Ａ／Ｄ変換器２４のクロック入力
端子には、インバータ２８によりクロックＣＬＫ１を反
転したクロックが印加されている。この結果、Ｒ−Ｙ信
号はＢ−Ｙ信号に対して１８０゜異なる位相でサンプリ
ングされる。
【００１６】セレクタ３０に対する選択制御信号ＳＥＬ
０はクロックＣＬＫ１と同じ周波数で９０゜位相の異な
るパルス信号であり、Ａ／Ｄ変換器２４，２６の出力、
即ちＲ−Ｙデータと、Ｂ−Ｙデータを交互に選択する。
０はクロックＣＬＫ１と同じ周波数で９０゜位相の異な
るパルス信号であり、Ａ／Ｄ変換器２４，２６の出力、
即ちＲ−Ｙデータと、Ｂ−Ｙデータを交互に選択する。
【００１７】初期的には、選択制御信号ＳＥＬ１をロー
（Ｌ）とする。これにより、セレクタ３２はＡ／Ｄ変換
器２２の出力（Ｙデータ）を選択し、セレクタ３４はセ
レクタ３０の出力（Ｒ−Ｙ／Ｂ−Ｙデータ）を選択し、
メモリ３８にＹデータが記憶され、メモリ４０にＲ−Ｙ
／Ｂ−Ｙデータが記憶される。
（Ｌ）とする。これにより、セレクタ３２はＡ／Ｄ変換
器２２の出力（Ｙデータ）を選択し、セレクタ３４はセ
レクタ３０の出力（Ｒ−Ｙ／Ｂ−Ｙデータ）を選択し、
メモリ３８にＹデータが記憶され、メモリ４０にＲ−Ｙ
／Ｂ−Ｙデータが記憶される。
【００１８】メモリ３８に１ラインの半分のＹデータ（
即ち、ＮＴＳＣ方式で３２０画素、ＰＡＬ方式で３８０
画素）が記憶された段階で、選択制御信号ＳＥＬ１をハ
イ（Ｈ）にする。これにより、セレクタ３４はＡ／Ｄ変
換器２２の出力（Ｙデータ）を選択し、セレクタ３２は
セレクタ３０の出力（Ｒ−Ｙ／Ｂ−Ｙデータ）を選択し
、メモリ３８にＲ−Ｙ／Ｂ−Ｙデータが記憶され、メモ
リ４０にＹデータが記憶される。
即ち、ＮＴＳＣ方式で３２０画素、ＰＡＬ方式で３８０
画素）が記憶された段階で、選択制御信号ＳＥＬ１をハ
イ（Ｈ）にする。これにより、セレクタ３４はＡ／Ｄ変
換器２２の出力（Ｙデータ）を選択し、セレクタ３２は
セレクタ３０の出力（Ｒ−Ｙ／Ｂ−Ｙデータ）を選択し
、メモリ３８にＲ−Ｙ／Ｂ−Ｙデータが記憶され、メモ
リ４０にＹデータが記憶される。
【００１９】ＮＴＳＣ方式に対応するためのメモリ３８
，４０のマッピングをそれぞれ、図３及び図４に示す。 ここでは、２５６Ｋ×４ｂｉｔのメモリ素子を４個使っ
て、メモリ３８，４０を構成しており、斜線部分が不使
用部分になる。メモリ使用率は９４％になる。
，４０のマッピングをそれぞれ、図３及び図４に示す。 ここでは、２５６Ｋ×４ｂｉｔのメモリ素子を４個使っ
て、メモリ３８，４０を構成しており、斜線部分が不使
用部分になる。メモリ使用率は９４％になる。
【００２０】これに６４Ｋ×４ｂｉｔのメモリ素子を４
個追加することにより、ＰＡＬ方式に対応することがで
きるようになる。ＰＡＬ方式に対応するメモリ３８，４
０のマッピングをそれぞれ、図５及び図６に示す。図５
及び図６でも、斜線部分が不使用部分になる。メモリ使
用率は９９％になる。
個追加することにより、ＰＡＬ方式に対応することがで
きるようになる。ＰＡＬ方式に対応するメモリ３８，４
０のマッピングをそれぞれ、図５及び図６に示す。図５
及び図６でも、斜線部分が不使用部分になる。メモリ使
用率は９９％になる。
【００２１】上記実施例では、１ライン毎に、１ライン
の半分のデータを２つのメモリに振り分けたが、所定数
のライン毎に振り分けるようにしてもよい。
の半分のデータを２つのメモリに振り分けたが、所定数
のライン毎に振り分けるようにしてもよい。
【００２２】
【発明の効果】以上の説明から容易に理解できるように
、本発明によれば、不使用部分が少なくなり、少ないメ
モリ素子で必要が画像データを記憶することができる。 また、メモリ素子の増設によりＮＴＳＣ方式からＰＡＬ
方式に簡単に変更できる。換言すれば、ＮＴＳＣ方式と
ＰＡＬ方式との間の変更に簡単に対応できるようになる
。
、本発明によれば、不使用部分が少なくなり、少ないメ
モリ素子で必要が画像データを記憶することができる。 また、メモリ素子の増設によりＮＴＳＣ方式からＰＡＬ
方式に簡単に変更できる。換言すれば、ＮＴＳＣ方式と
ＰＡＬ方式との間の変更に簡単に対応できるようになる
。
【図１】 本発明の一実施例の構成ブロック図である
。
。
【図２】 図１のタイミング・チャートである。
【図３】 ＮＴＳＣ方式でのメモリ３８のマッピング
を示す図である。
を示す図である。
【図４】 ＮＴＳＣ方式でのメモリ４０のマッピング
を示す図である。
を示す図である。
【図５】 ＰＡＬ方式でのメモリ３８のマッピングを
示す図である。
示す図である。
【図６】 ＰＡＬ方式でのメモリ４０のマッピングを
示す図である。
示す図である。
Claims (4)
- 【請求項１】 ４：１：１の比率でサンプリングされ
たディジタル輝度信号及び２種類のディジタル色差信号
を記憶する画像記憶装置であって、第１及び第２のメモ
リ手段と、ディジタル輝度信号及び２種類のディジタル
色差信号の内の半分を第１のメモリ手段に、残り半分を
第２のメモリ手段に供給する選択手段とからなることを
特徴とする画像記憶装置。 - 【請求項２】 上記選択手段が、１水平ライン単位で
、画像データを上記第１及び第２のメモリ手段に振り分
ける請求項１に記載の画像記憶装置。 - 【請求項３】 アナログ輝度信号及び２種類のアナロ
グ色差信を４：１：１の比率でディジタル信号に変換す
るＡ／Ｄ変換手段と、２種類のディジタル色差信号を点
順次化する点順次化手段と、当該Ａ／Ｄ変換手段による
ディジタル輝度信号及び当該点順次化手段の出力の一方
を選択する第１及び第２の選択手段と、第１の選択手段
の出力を記憶する第１のメモリ手段と、当該第２の選択
手段の出力を記憶する第２のメモリ手段とからなり、１
画面の画像データの半分を第１のメモリ手段に、残りを
第２のメモリ手段に記憶することを特徴とする画像記憶
装置。 - 【請求項４】 上記第１及び第２の選択手段が、１水
平ライン単位で、画像データを上記第１及び第２のメモ
リ手段に振り分ける請求項３に記載の画像記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090475A JPH04322596A (ja) | 1991-04-22 | 1991-04-22 | 画像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090475A JPH04322596A (ja) | 1991-04-22 | 1991-04-22 | 画像記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322596A true JPH04322596A (ja) | 1992-11-12 |
Family
ID=13999610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090475A Withdrawn JPH04322596A (ja) | 1991-04-22 | 1991-04-22 | 画像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322596A (ja) |
-
1991
- 1991-04-22 JP JP3090475A patent/JPH04322596A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587556A (en) | Television standards converters | |
| JP2607020B2 (ja) | テレビモードの自動変換装置 | |
| US4796085A (en) | Device for interpolating missing color-difference signal by averaging line-sequential color-difference signals | |
| GB2026810A (en) | Digital video effects system | |
| US4451857A (en) | Still picture reproducing apparatus | |
| US5793434A (en) | Aspect ratio converter and method thereof | |
| US5065230A (en) | Video signal processor for simultaneously reproducing a plurality of video information on a single monitor picture tube | |
| JPH04322596A (ja) | 画像記憶装置 | |
| JP3295448B2 (ja) | テレビジョン方式変換装置 | |
| JP2531918Y2 (ja) | ビデオ信号処理回路 | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JP2619075B2 (ja) | 映像信号記憶装置 | |
| JPH0965235A (ja) | 端末装置及び端末制御装置 | |
| JP3068215B2 (ja) | 半導体メモリ装置 | |
| JPS6326189A (ja) | カラ−テレビジョン信号用デジタルフィ−ルドおよびライン速度コンバ−タ | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JPH10199228A (ja) | メモリ回路 | |
| JPH02301273A (ja) | 画像表示方式 | |
| JPS61126889A (ja) | カラ−複合映像信号の記憶装置 | |
| JPS613584A (ja) | Ｖｔｒの再生信号処理方法 | |
| JPH0364193A (ja) | 静止画表示方式 | |
| JPH06292200A (ja) | 静止画送出装置および静止画受信表示装置 | |
| JPH08317419A (ja) | 画像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |