JPH04315848A - Ｖｔｒの位相補正回路 - Google Patents
Ｖｔｒの位相補正回路Info
- Publication number
- JPH04315848A JPH04315848A JP3109743A JP10974391A JPH04315848A JP H04315848 A JPH04315848 A JP H04315848A JP 3109743 A JP3109743 A JP 3109743A JP 10974391 A JP10974391 A JP 10974391A JP H04315848 A JPH04315848 A JP H04315848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- trapezoidal wave
- cap
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＶＴＲの位相補正回
路に関し、詳しくは、ＶＴＲの特殊再生（サーチ）モー
ドにおいて、位相ロックを短時間で行うためのＶＴＲの
位相補正回路に関するものである。
路に関し、詳しくは、ＶＴＲの特殊再生（サーチ）モー
ドにおいて、位相ロックを短時間で行うためのＶＴＲの
位相補正回路に関するものである。
【０００２】
【従来の技術】ＶＴＲにおいては、サーチモードのとき
にモニタ画面に表れるノイズバーを画面の特定の位置に
固定する処理が行われている。図３は、従来のノイズバ
ー固定処理を行うためのＶＴＲの位相補正回路の回路構
成を表す図であり、図４は、このノイズバー固定処理に
用いられる信号のタイミングチャートを表す図である。 ここでは、サーチ倍率Ｎが７の場合を例として図示して
いる。
にモニタ画面に表れるノイズバーを画面の特定の位置に
固定する処理が行われている。図３は、従来のノイズバ
ー固定処理を行うためのＶＴＲの位相補正回路の回路構
成を表す図であり、図４は、このノイズバー固定処理に
用いられる信号のタイミングチャートを表す図である。 ここでは、サーチ倍率Ｎが７の場合を例として図示して
いる。
【０００３】図４（ａ）に示すリファレンストリガパル
ス（以下ＲＥＦトリガパルス）ａ，ａ′・・・は、シリ
ンダの回転に応じて図３のリファレンスカウンタ（以下
ＲＥＦカウンタ）１から出力される信号であり、シリン
ダサーボ系の制御等に利用されている。
ス（以下ＲＥＦトリガパルス）ａ，ａ′・・・は、シリ
ンダの回転に応じて図３のリファレンスカウンタ（以下
ＲＥＦカウンタ）１から出力される信号であり、シリン
ダサーボ系の制御等に利用されている。
【０００４】図３のＣＡＰ台形波発生回路２は、ＲＥＦ
カウンタ１からＲＥＦトリガパルス（ａ，ａ′・・・）
が出力される度に図４（ｂ）に示すようなキャプスタン
サーボ系の位相制御に用いられるＣＡＰ台形波ｂ，ｂ′
・・・を出力する。ＣＡＰ台形波の値は、ＲＥＦトリガ
パルスが出力された直後に０から上昇し始め、それから
時間Ｔ１ が経過するまで時間経過に比例して上昇し続
け、その後は一定の値を維持し、次のＲＥＦトリガパル
スが出力される前に０に戻るという変化を繰返す。ここ
で、時間Ｔ１ は、図４（ｃ）に示す隣り合うＣＴＬ信
号の間隔（Ｔ２ ／Ｎ）よりも短いか又はその間隔と等
しい時間である。なお、このＣＡＰ台形波の波形（ｂ）
は、デジタルのカウント値をアナログ波形として示した
ものである。
カウンタ１からＲＥＦトリガパルス（ａ，ａ′・・・）
が出力される度に図４（ｂ）に示すようなキャプスタン
サーボ系の位相制御に用いられるＣＡＰ台形波ｂ，ｂ′
・・・を出力する。ＣＡＰ台形波の値は、ＲＥＦトリガ
パルスが出力された直後に０から上昇し始め、それから
時間Ｔ１ が経過するまで時間経過に比例して上昇し続
け、その後は一定の値を維持し、次のＲＥＦトリガパル
スが出力される前に０に戻るという変化を繰返す。ここ
で、時間Ｔ１ は、図４（ｃ）に示す隣り合うＣＴＬ信
号の間隔（Ｔ２ ／Ｎ）よりも短いか又はその間隔と等
しい時間である。なお、このＣＡＰ台形波の波形（ｂ）
は、デジタルのカウント値をアナログ波形として示した
ものである。
【０００５】ＣＴＬ信号ｃ，ｃ′・・・は、ビデオテー
プのコントロールトラックに書込まれたコントロール信
号を読出すことで得られるパルス信号であり、キャプス
タンサーボ系の制御等に利用されている。通常の再生モ
ードにおいては、あるＲＥＦトリガパルスａが出力され
てから次のＲＥＦトリガパルスａ′が出力されるまでの
時間Ｔ２ の間にＣＴＬ信号が１つだけ出力されるが、
サーチモードにおいては、図に示すようにサーチ倍率Ｎ
に等しい数だけ出力され、隣り合うＣＴＬ信号の時間間
隔はＴ２ ／Ｎになる。これは、シリンダの回転速度に
ついては、サーチモードのときと通常モードのときとで
同一（正確にはサーチモード等では色ずれ補正のためｆ
Ｈ 補正を行う。）であるのに対し、キャプスタンモー
タの回転速度については、サーチモードのときが通常モ
ードのときのＮ倍になるためである。
プのコントロールトラックに書込まれたコントロール信
号を読出すことで得られるパルス信号であり、キャプス
タンサーボ系の制御等に利用されている。通常の再生モ
ードにおいては、あるＲＥＦトリガパルスａが出力され
てから次のＲＥＦトリガパルスａ′が出力されるまでの
時間Ｔ２ の間にＣＴＬ信号が１つだけ出力されるが、
サーチモードにおいては、図に示すようにサーチ倍率Ｎ
に等しい数だけ出力され、隣り合うＣＴＬ信号の時間間
隔はＴ２ ／Ｎになる。これは、シリンダの回転速度に
ついては、サーチモードのときと通常モードのときとで
同一（正確にはサーチモード等では色ずれ補正のためｆ
Ｈ 補正を行う。）であるのに対し、キャプスタンモー
タの回転速度については、サーチモードのときが通常モ
ードのときのＮ倍になるためである。
【０００６】図４（ｄ）に示すＣＴＬ分周パルスｄ，ｄ
′・・・は、ＣＴＬ信号ｃ，ｃ′・・・をサーチ倍率Ｎ
で分周する１／Ｎ分周回路３の出力信号であり、ＣＴＬ
信号がＮ回出力されるごとに１つ出力される。１／Ｎ分
周回路３は、内部にＣＴＬ信号をカウントするＮ進カウ
ンタを備え、通常はそのカウント値が“Ｎ”（＝０）に
変化したときにＣＴＬ分周パルスを出力する。
′・・・は、ＣＴＬ信号ｃ，ｃ′・・・をサーチ倍率Ｎ
で分周する１／Ｎ分周回路３の出力信号であり、ＣＴＬ
信号がＮ回出力されるごとに１つ出力される。１／Ｎ分
周回路３は、内部にＣＴＬ信号をカウントするＮ進カウ
ンタを備え、通常はそのカウント値が“Ｎ”（＝０）に
変化したときにＣＴＬ分周パルスを出力する。
【０００７】ＶＴＲのサーチモードで現れるノイズバー
を固定する処理は、例えば、ＲＥＦトリガパルスａが出
力されてからＣＴＬ分周パルスｄが出力されるまでの時
間を測定し、この時間がある定められた値（例えばＴ／
２Ｎ）となるように位相制御することで行われている。 この時間を測定する方法としては、図３のラッチ回路４
が１／Ｎ分周回路３からＣＴＬ分周パルスを受けたとき
にＣＡＰ台形波ｂの出力値をラッチし、その出力値を時
間情報として利用している。なお、ラッチ回路４の出力
値は、たとえば、ＰＷＭ合成回路５によってパルス幅が
時間情報を表すＰＷＭ信号に変換され、このＰＷＭ信号
に基づいて位相制御が行われている。
を固定する処理は、例えば、ＲＥＦトリガパルスａが出
力されてからＣＴＬ分周パルスｄが出力されるまでの時
間を測定し、この時間がある定められた値（例えばＴ／
２Ｎ）となるように位相制御することで行われている。 この時間を測定する方法としては、図３のラッチ回路４
が１／Ｎ分周回路３からＣＴＬ分周パルスを受けたとき
にＣＡＰ台形波ｂの出力値をラッチし、その出力値を時
間情報として利用している。なお、ラッチ回路４の出力
値は、たとえば、ＰＷＭ合成回路５によってパルス幅が
時間情報を表すＰＷＭ信号に変換され、このＰＷＭ信号
に基づいて位相制御が行われている。
【０００８】
【発明が解決しようとする課題】ところが、ラッチされ
たＣＡＰ台形波ｂの出力値が位相制御の対象となる傾斜
部分におけるＲＥＦトリガパルスａとＣＴＬ分周パルス
ｄとの間の時間情報を表すのは、図４に示すように、Ｒ
ＥＦトリガパルスａが出力されてから時間Ｔ１ が経過
するまでの間に１／Ｎ分周回路３からＣＴＬ分周パルス
ｄが出力されたときだけである。したがって、たとえば
、同図（ｃ）に示すＣＴＬ信号ｃ″が出力されたときに
ＣＴＬ信号分周回路のカウント値が“Ｎ”（＝０）に変
化したとすれば、ラッチされたＣＡＰ台形波ｂの値は、
傾斜部分におけるＲＥＦトリガパルスａとＣＴＬ分周パ
ルスｄとの間の時間情報を表すことにはならない。した
がって、傾斜部分に対応するところまでＣＴＬ分周パル
スｄが発生するようになるまでの位相関係に制御される
まで待たなければならず、これには時間がかかる。
たＣＡＰ台形波ｂの出力値が位相制御の対象となる傾斜
部分におけるＲＥＦトリガパルスａとＣＴＬ分周パルス
ｄとの間の時間情報を表すのは、図４に示すように、Ｒ
ＥＦトリガパルスａが出力されてから時間Ｔ１ が経過
するまでの間に１／Ｎ分周回路３からＣＴＬ分周パルス
ｄが出力されたときだけである。したがって、たとえば
、同図（ｃ）に示すＣＴＬ信号ｃ″が出力されたときに
ＣＴＬ信号分周回路のカウント値が“Ｎ”（＝０）に変
化したとすれば、ラッチされたＣＡＰ台形波ｂの値は、
傾斜部分におけるＲＥＦトリガパルスａとＣＴＬ分周パ
ルスｄとの間の時間情報を表すことにはならない。した
がって、傾斜部分に対応するところまでＣＴＬ分周パル
スｄが発生するようになるまでの位相関係に制御される
まで待たなければならず、これには時間がかかる。
【０００９】このように、従来のＶＴＲの位相補正回路
にあっては、ＲＥＦトリガパルスａが出力されてから時
間Ｔ１ が経過するまでの間に出力されたＣＴＬ信号を
受けたときに１／Ｎ分周回路３からＣＴＬ分周パルスが
出力されるとは限らないため、ラッチ回路４によりラッ
チされたＣＡＰ台形波の出力値は、必ずしもＲＥＦトリ
ガパルスが出力されてからＣＴＬ分周パルスが出力され
るまでの時間情報を表すことにはならない。このことは
、ノイズバー固定処理に要する時間を長引かせる原因に
なっている。この発明は、このような従来技術の問題点
を解決するものであって、ノイズバーの固定処理に要す
る時間を短縮することが可能なＶＴＲの位相補正回路を
提供することを目的とする。
にあっては、ＲＥＦトリガパルスａが出力されてから時
間Ｔ１ が経過するまでの間に出力されたＣＴＬ信号を
受けたときに１／Ｎ分周回路３からＣＴＬ分周パルスが
出力されるとは限らないため、ラッチ回路４によりラッ
チされたＣＡＰ台形波の出力値は、必ずしもＲＥＦトリ
ガパルスが出力されてからＣＴＬ分周パルスが出力され
るまでの時間情報を表すことにはならない。このことは
、ノイズバー固定処理に要する時間を長引かせる原因に
なっている。この発明は、このような従来技術の問題点
を解決するものであって、ノイズバーの固定処理に要す
る時間を短縮することが可能なＶＴＲの位相補正回路を
提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
のこの発明のＶＴＲの位相補正回路の特徴は、ＶＴＲの
シリンダの回転に応じてＲＥＦトリガパルスを出力する
ＲＥＦカウンタと、ＣＴＬ信号を受けたときにキャプス
タンサーボ系の位相制御に用いられる台形波を発生する
ＣＡＰ台形波発生回路と、ＲＥＦトリガパルスをＲＥＦ
カウンタから受けたときにＣＡＰ台形波発生回路の出力
をラッチするラッチ回路と、このラッチ回路の出力値が
所定の値となるようにキャプスタンの位相制御を行うキ
ャプスタン位相制御回路とを有するものである。
のこの発明のＶＴＲの位相補正回路の特徴は、ＶＴＲの
シリンダの回転に応じてＲＥＦトリガパルスを出力する
ＲＥＦカウンタと、ＣＴＬ信号を受けたときにキャプス
タンサーボ系の位相制御に用いられる台形波を発生する
ＣＡＰ台形波発生回路と、ＲＥＦトリガパルスをＲＥＦ
カウンタから受けたときにＣＡＰ台形波発生回路の出力
をラッチするラッチ回路と、このラッチ回路の出力値が
所定の値となるようにキャプスタンの位相制御を行うキ
ャプスタン位相制御回路とを有するものである。
【００１１】
【作用】ＣＡＰ台形波発生回路がＣＴＬ信号を受けるた
びにＣＡＰ台形波を発生し、ラッチ回路は、ＲＥＦカウ
ンタからＲＥＦトリガパルスを受けたときにＣＡＰ台形
波発生回路の出力をラッチする。したがって、各ＲＥＦ
トリガパルスの直前に出力されたＣＴＬ信号を用いてキ
ャプスタンの位相制御が行われることとなり、早期に位
相ロック状態に入れることからノイズバーの固定処理に
要する時間を短縮することができる。
びにＣＡＰ台形波を発生し、ラッチ回路は、ＲＥＦカウ
ンタからＲＥＦトリガパルスを受けたときにＣＡＰ台形
波発生回路の出力をラッチする。したがって、各ＲＥＦ
トリガパルスの直前に出力されたＣＴＬ信号を用いてキ
ャプスタンの位相制御が行われることとなり、早期に位
相ロック状態に入れることからノイズバーの固定処理に
要する時間を短縮することができる。
【００１２】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明のＶＴＲの
位相補正回路の一実施例の回路構成を表す図であり、図
２は、サーチ倍率Ｎを７としたときのこの発明の一実施
例の各信号のタイミングチャートを表す図である。
参照して詳細に説明する。図１は、この発明のＶＴＲの
位相補正回路の一実施例の回路構成を表す図であり、図
２は、サーチ倍率Ｎを７としたときのこの発明の一実施
例の各信号のタイミングチャートを表す図である。
【００１３】図１において、図３と異なるのは、ＲＥＦ
カウンタ１の出力であるＲＥＦトリガパルスがＣＡＰ台
形波発生回路２ではなくラッチ回路４に入力されている
ことと、ＣＴＬ信号がＣＡＰ台形波発生回路２に入力さ
れていることである。したがって、図２に示すように、
ＣＡＰ台形波発生回路４がＣＴＬ信号を受けるたびにＣ
ＡＰ台形波を発生し、ラッチ回路４は、ＲＥＦカウンタ
１からＲＥＦトリガパルスを受けたときにＣＡＰ台形波
発生回路４の出力をラッチする。なお、この発明におい
ては、従来技術で必要な１／Ｎ分周回路が不要である。
カウンタ１の出力であるＲＥＦトリガパルスがＣＡＰ台
形波発生回路２ではなくラッチ回路４に入力されている
ことと、ＣＴＬ信号がＣＡＰ台形波発生回路２に入力さ
れていることである。したがって、図２に示すように、
ＣＡＰ台形波発生回路４がＣＴＬ信号を受けるたびにＣ
ＡＰ台形波を発生し、ラッチ回路４は、ＲＥＦカウンタ
１からＲＥＦトリガパルスを受けたときにＣＡＰ台形波
発生回路４の出力をラッチする。なお、この発明におい
ては、従来技術で必要な１／Ｎ分周回路が不要である。
【００１４】ＣＡＰ台形波の傾斜部分の時間Ｔ１ は、
隣り合うＣＴＬ信号の間隔Ｔ２ ／Ｎよりも短いか又は
等しい時間であるが、ここではＴ１ がＴ２ ／Ｎより
も短い場合を例に説明する。図２に示すように、ＲＥＦ
トリガパルスａがその直前のＣＴＬ信号ｃの発生から時
間Ｔ１ が経過するまでの間に出力された場合には、こ
のＲＥＦトリガパルスａによってラッチされたＣＡＰ台
形波ｂの値は、ＣＴＬ信号ｃが発生してからＲＥＦトリ
ガパルスａが出力されるまでの時間情報を表す。また、
ＣＴＬ信号ＣＴＬの発生後時間Ｔ１が経過してから次の
ＣＴＬ信号ｃ′が出力されるまでの間にＲＥＦトリガパ
ルスａが出力された場合には、このＲＥＦトリガパルス
ａによってラッチされたＣＡＰ台形波ｂの値は時間Ｔ１
に相当する時間情報を表すが、この値とＣＴＬ信号ｃ
が発生してからＲＥＦトリガパルスａが出力されるまで
の時間とのずれは十分小さい。このように、ラッチ回路
４でラッチされるＣＡＰ台形波ｂの値は、ＲＥＦトリガ
パルスａの直前のＣＴＬ信号が発生してからＲＥＦトリ
ガパルスａが出力されるまでの時間情報か又はそれに近
い値となり、この値を例えばＰＷＭ合成回路５によって
ＰＷＭ信号に変換してキャプスタンの位相制御が行われ
る。つまり、各ＲＥＦトリガパルスの直前に出力された
ＣＴＬ信号を用いてキャプスタンの位相制御が行われる
ことになる。
隣り合うＣＴＬ信号の間隔Ｔ２ ／Ｎよりも短いか又は
等しい時間であるが、ここではＴ１ がＴ２ ／Ｎより
も短い場合を例に説明する。図２に示すように、ＲＥＦ
トリガパルスａがその直前のＣＴＬ信号ｃの発生から時
間Ｔ１ が経過するまでの間に出力された場合には、こ
のＲＥＦトリガパルスａによってラッチされたＣＡＰ台
形波ｂの値は、ＣＴＬ信号ｃが発生してからＲＥＦトリ
ガパルスａが出力されるまでの時間情報を表す。また、
ＣＴＬ信号ＣＴＬの発生後時間Ｔ１が経過してから次の
ＣＴＬ信号ｃ′が出力されるまでの間にＲＥＦトリガパ
ルスａが出力された場合には、このＲＥＦトリガパルス
ａによってラッチされたＣＡＰ台形波ｂの値は時間Ｔ１
に相当する時間情報を表すが、この値とＣＴＬ信号ｃ
が発生してからＲＥＦトリガパルスａが出力されるまで
の時間とのずれは十分小さい。このように、ラッチ回路
４でラッチされるＣＡＰ台形波ｂの値は、ＲＥＦトリガ
パルスａの直前のＣＴＬ信号が発生してからＲＥＦトリ
ガパルスａが出力されるまでの時間情報か又はそれに近
い値となり、この値を例えばＰＷＭ合成回路５によって
ＰＷＭ信号に変換してキャプスタンの位相制御が行われ
る。つまり、各ＲＥＦトリガパルスの直前に出力された
ＣＴＬ信号を用いてキャプスタンの位相制御が行われる
ことになる。
【００１５】以上説明した実施例においては、ラッチ回
路４の出力をＰＷＭ合成回路５によってＰＷＭ信号に変
換し、このＰＷＭ信号に基づいてキャプスタンの位相制
御を行う場合を例に説明したが、必ずしもラッチ回路４
の出力をＰＷＭ信号に変換してキャプスタンの位相制御
を行う必要はなく、他の位相制御回路の構成によってラ
ッチ回路４の出力をそのまま用いて位相制御を行うこと
もできる。また、実施例では、ＣＡＰ台形波の傾斜部分
の時間Ｔ１ が隣り合うＣＴＬ信号の時間間隔Ｔ２ ／
Ｎよりも短い場合を例に説明しているが、Ｔ１ がＴ２
／Ｎに等しい時間である場合にもこの発明を適応する
ことができる。この場合には、ラッチ回路４の出力は、
あるＲＥＦトリガパルスの直前のＣＴＬ信号が出力され
てからそのＲＥＦトリガパルスが出力されるまでの時間
情報を確実に表すことになる。
路４の出力をＰＷＭ合成回路５によってＰＷＭ信号に変
換し、このＰＷＭ信号に基づいてキャプスタンの位相制
御を行う場合を例に説明したが、必ずしもラッチ回路４
の出力をＰＷＭ信号に変換してキャプスタンの位相制御
を行う必要はなく、他の位相制御回路の構成によってラ
ッチ回路４の出力をそのまま用いて位相制御を行うこと
もできる。また、実施例では、ＣＡＰ台形波の傾斜部分
の時間Ｔ１ が隣り合うＣＴＬ信号の時間間隔Ｔ２ ／
Ｎよりも短い場合を例に説明しているが、Ｔ１ がＴ２
／Ｎに等しい時間である場合にもこの発明を適応する
ことができる。この場合には、ラッチ回路４の出力は、
あるＲＥＦトリガパルスの直前のＣＴＬ信号が出力され
てからそのＲＥＦトリガパルスが出力されるまでの時間
情報を確実に表すことになる。
【００１６】
【発明の効果】以上の説明のとおり、この発明にあって
は、ＣＡＰ台形波発生回路がＣＴＬ信号を受けるたびに
ＣＡＰ台形波を発生し、ラッチ回路がＲＥＦカウンタか
らＲＥＦトリガパルスを受けたときにＣＡＰ台形波発生
回路の出力をラッチするため、各ＲＥＦトリガパルスの
直前に出力されたＣＴＬ信号を用いてキャプスタンの位
相制御が行われることになる。その結果、早期に位相ロ
ック状態に入ることができ、ノイズバーの固定処理に要
する時間が短縮する。また、従来のＶＴＲの位相補正回
路に必要な１／Ｎ分周回路が不要であるため、コストの
低減を図ることができる。
は、ＣＡＰ台形波発生回路がＣＴＬ信号を受けるたびに
ＣＡＰ台形波を発生し、ラッチ回路がＲＥＦカウンタか
らＲＥＦトリガパルスを受けたときにＣＡＰ台形波発生
回路の出力をラッチするため、各ＲＥＦトリガパルスの
直前に出力されたＣＴＬ信号を用いてキャプスタンの位
相制御が行われることになる。その結果、早期に位相ロ
ック状態に入ることができ、ノイズバーの固定処理に要
する時間が短縮する。また、従来のＶＴＲの位相補正回
路に必要な１／Ｎ分周回路が不要であるため、コストの
低減を図ることができる。
【図１】この発明のＶＴＲの位相補正回路の一実施例の
回路構成を表す図である。
回路構成を表す図である。
【図２】この発明の一実施例の各信号のタイミングチャ
ートを表す図である。
ートを表す図である。
【図３】従来のノイズバー固定処理を行うための位相補
正回路の回路構成を表す図である。
正回路の回路構成を表す図である。
【図４】従来のノイズバー固定処理に用いられる信号の
タイミングチャートを表す図である。
タイミングチャートを表す図である。
１ ＲＥＦカウンタ
２ ＣＡＰ台形波発生回路
３ １／Ｎ分周回路
４ ラッチ回路
５ ＰＷＭ合成回路
Claims (1)
- 【請求項１】 ＶＴＲのシリンダの回転に応じてリフ
ァレンスパルスを出力するリファレンスカウンタと、ビ
デオテープのコントロールトラックに書込まれた制御信
号に基づいて出力されるコントロール信号を受けたとき
にキャプスタンサーボ系の位相制御に用いられる台形波
を発生するキャプスタン台形波発生回路と、前記リファ
レンスパルスを前記リファレンスカウンタから受けたと
きに前記キャプスタン台形波発生回路の出力をラッチす
るラッチ回路と、このラッチ回路の出力値が所定の値と
なるようにキャプスタンの位相制御を行うキャプスタン
位相制御回路とを有することを特徴とするＶＴＲの位相
補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109743A JPH04315848A (ja) | 1991-04-15 | 1991-04-15 | Ｖｔｒの位相補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109743A JPH04315848A (ja) | 1991-04-15 | 1991-04-15 | Ｖｔｒの位相補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04315848A true JPH04315848A (ja) | 1992-11-06 |
Family
ID=14518123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109743A Pending JPH04315848A (ja) | 1991-04-15 | 1991-04-15 | Ｖｔｒの位相補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04315848A (ja) |
-
1991
- 1991-04-15 JP JP3109743A patent/JPH04315848A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500822A (en) | Digital capstan servo circuit | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| US4600953A (en) | Head switching signal producing circuit for a magnetic recording and reproducing apparatus | |
| JPH04315848A (ja) | Ｖｔｒの位相補正回路 | |
| JP2652908B2 (ja) | Ｖｔｒのコントロール信号分周回路 | |
| EP0056128B1 (en) | Phase synchronizing circuit | |
| US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
| JPH04249913A (ja) | デジタルノッチフィルタ | |
| JPS63862B2 (ja) | ||
| JPH037186B2 (ja) | ||
| JP3809235B2 (ja) | ビデオレコーダの同期制御信号を生成する方法及び回路 | |
| JPH0478053A (ja) | ビデオ機器の画面表示許可信号発生回路 | |
| JPS6132253A (ja) | 電子編集サーボ装置 | |
| JPH06131759A (ja) | 磁気記録再生装置におけるタイミングパルス発生装置 | |
| JP3318147B2 (ja) | 磁気再生装置 | |
| JPH08180520A (ja) | モータ制御回路 | |
| JPH0341022B2 (ja) | ||
| JPS6054578A (ja) | トラツキング制御装置 | |
| JPS6194577A (ja) | デジタルサ−ボ装置 | |
| JPH0536162A (ja) | ビデオテープレコーダのドラム位相補正装置 | |
| JPS6076065A (ja) | トラツキングエラ−信号生成回路 | |
| JPH0770115B2 (ja) | 情報再生装置 | |
| JPH02177154A (ja) | 位相制御装置 | |
| JPH0522972A (ja) | モーターの速度制御装置 | |
| JPS6129673B2 (ja) |