JPH04315331A - データ・リンク欠落防止回路 - Google Patents
データ・リンク欠落防止回路Info
- Publication number
- JPH04315331A JPH04315331A JP3081076A JP8107691A JPH04315331A JP H04315331 A JPH04315331 A JP H04315331A JP 3081076 A JP3081076 A JP 3081076A JP 8107691 A JP8107691 A JP 8107691A JP H04315331 A JPH04315331 A JP H04315331A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- flop
- clock
- succeeding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002265 prevention Effects 0.000 title claims description 8
- 230000008676 import Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013481 data capture Methods 0.000 description 3
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、データリンクにおける
２つの直列の入力データの切替え時に，サンプリングす
るデータが欠落して” 空” となり不定の状態が出力
されることを防止するデータ欠落防止回路に関する。
２つの直列の入力データの切替え時に，サンプリングす
るデータが欠落して” 空” となり不定の状態が出力
されることを防止するデータ欠落防止回路に関する。
【０００２】
【従来の技術】従来は、データリンクにおける２つの直
列データの切替え時に生ずるサンプリングするデータの
欠落に関しては、特に欠落防止の対策が採られることは
無かった。
列データの切替え時に生ずるサンプリングするデータの
欠落に関しては、特に欠落防止の対策が採られることは
無かった。
【０００３】
【発明が解決しようとする課題】特に欠落防止対策をせ
ずに２つの直列データの切替の為の回路の設計を行うと
、データをサンプリングする時点で、次に来るべきデー
タの遅延が大きくて， 未だ来ていない状態”Ｌ” を
サンプリングしてしまったとする。すると、サンプリン
グされた部分は伝送データが無い ”空” の状態であ
ると判断され、本来回路から出力されるべきデータが出
力されずに，”空” の状態が出力される。これでは、
データを取り込み損ねた取込ミスか， 本当に伝送デー
タが無い ”空” の状態であるのかを判断することが
出来ないという問題があった。本発明の目的は、２つの
直列データの切替え時に，一時記憶メモリに取り込むデ
ータが欠落して” 空” など不定の状態が出力される
ことを防止するデータ・リンクにおけるデータの欠落防
止回路を提供することにある。
ずに２つの直列データの切替の為の回路の設計を行うと
、データをサンプリングする時点で、次に来るべきデー
タの遅延が大きくて， 未だ来ていない状態”Ｌ” を
サンプリングしてしまったとする。すると、サンプリン
グされた部分は伝送データが無い ”空” の状態であ
ると判断され、本来回路から出力されるべきデータが出
力されずに，”空” の状態が出力される。これでは、
データを取り込み損ねた取込ミスか， 本当に伝送デー
タが無い ”空” の状態であるのかを判断することが
出来ないという問題があった。本発明の目的は、２つの
直列データの切替え時に，一時記憶メモリに取り込むデ
ータが欠落して” 空” など不定の状態が出力される
ことを防止するデータ・リンクにおけるデータの欠落防
止回路を提供することにある。
【０００４】
【課題を解決するための手段】この目的は、図１の原理
図の如く，２つの直列の入力データＤＡＴＡ １，ＤＡ
ＴＡ ２ の切替の為に順次ラッチする回路として２段
縦続のフリップフロップ１，２を具え、２つの直列の入
力データＤＡＴＡ １，ＤＡＴＡ ２ をクロック（Ｃ
Ｋ１，ＣＫ２） で取り込み出力して，次に来るデータ
ＤＡＴＡ １が欠落した場合は， 一つ前のクロック時
にフリップフロップ２にラッチしたデータＤＡＴＡ ２
を出力するようにした本発明の構成によって達成される
。
図の如く，２つの直列の入力データＤＡＴＡ １，ＤＡ
ＴＡ ２ の切替の為に順次ラッチする回路として２段
縦続のフリップフロップ１，２を具え、２つの直列の入
力データＤＡＴＡ １，ＤＡＴＡ ２ をクロック（Ｃ
Ｋ１，ＣＫ２） で取り込み出力して，次に来るデータ
ＤＡＴＡ １が欠落した場合は， 一つ前のクロック時
にフリップフロップ２にラッチしたデータＤＡＴＡ ２
を出力するようにした本発明の構成によって達成される
。
【０００５】
【作用】本発明では、２つの直列の入力データＤＡＴＡ
１，ＤＡＴＡ ２ の最初のデータＤＡＴＡ １が２
段縦続の Ｄ型フリップフロップ１に入力されると、同
時入力のデータ取込クロックＣＬＫ のＣＫ１ によっ
て， 初段フリップフロップ１に取り込まれて出力され
、一方は次段のフリップフロップ２にラッチされる。次
の入力データＤＡＴＡ ２も同様に、次のクロックＣＫ
２ によって処理される。さらに次のクロックＣＫ３の
時に， 次のデータＤＡＴＡ １が来るのが遅れて到着
せず取り込まれなかった場合は、１つ前のクロックＣＫ
２ の時にフリップフロップ２にラッチされたデータＤ
ＡＴＡ ２を出力し、その次のクロックＣＫ４ の時に
， 次のデータＤＡＴＡ １が来れば， そのデータＤ
ＡＴＡ １を取り込んで出力する。 従って、２つの直列データの切替え時に，サンプリング
するデータが欠落しても、フリップフロップ２にラッチ
された１つ前のデータが代りに出力されるので、” 空
” になるなど不定の状態が出力されることが無くなり
防止される。
１，ＤＡＴＡ ２ の最初のデータＤＡＴＡ １が２
段縦続の Ｄ型フリップフロップ１に入力されると、同
時入力のデータ取込クロックＣＬＫ のＣＫ１ によっ
て， 初段フリップフロップ１に取り込まれて出力され
、一方は次段のフリップフロップ２にラッチされる。次
の入力データＤＡＴＡ ２も同様に、次のクロックＣＫ
２ によって処理される。さらに次のクロックＣＫ３の
時に， 次のデータＤＡＴＡ １が来るのが遅れて到着
せず取り込まれなかった場合は、１つ前のクロックＣＫ
２ の時にフリップフロップ２にラッチされたデータＤ
ＡＴＡ ２を出力し、その次のクロックＣＫ４ の時に
， 次のデータＤＡＴＡ １が来れば， そのデータＤ
ＡＴＡ １を取り込んで出力する。 従って、２つの直列データの切替え時に，サンプリング
するデータが欠落しても、フリップフロップ２にラッチ
された１つ前のデータが代りに出力されるので、” 空
” になるなど不定の状態が出力されることが無くなり
防止される。
【０００６】
【実施例】図１の原理図は、本発明の実施例のデータ・
リンク欠落防止回路の構成を示すブロック図でもある。 そして図２はその実施例の動作を説明するためのタイム
チャートである。図１のブロック図において、２つの入
力データＤＡＴＡ １，ＤＡＴＡ ２ は、オア回路１
０により、図２のタイムチャートの（２）ＤＡＴＡ １
入力と（３）ＤＡＴＡ ２ 入力の如く，（１）ＤＡ
ＴＡ取込ＣＬＫ の１番目ＣＫ１ と２番目ＣＫ２ を
夫々の中心として交互に直列に出力され， ２段縦続の
Ｄ型フリップフロップ１の Ｄ入力端に入力され、
Ｑ出力端からオア回路２０へ出力され、そのオア回路２
０から， 図２の （４）出力ＤＡＴＡの如く， 出力
データＤＡＴＡ １，ＤＡＴＡ ２ が順次外部へ出力
され、一方はフリップフロップ２にラッチされる。そし
て、（１） ＤＡＴＡ取込ＣＬＫ の３番目ＣＫ３ の
時点で， 次のデータＤＡＴＡ １が来るのが遅れて到
着せず取り込まれなかった場合は、フリップフロップ２
にラッチされた１つ前のデータＤＡＴＡ ２を、オア回
路２０から追加送信として出力し、その次のクロックＣ
ＬＫ のＣＫ４ の時に， 次のデータＤＡＴＡ １が
来れば， そのデータＤＡＴＡ １が取り込まれ出力さ
れる。また、次のクロックＣＬＫ のＣＫ５の時に，
次のデータＤＡＴＡ ２が来なければ， １つ前の取込
クロックＣＬＫ のＣＫ４ の時に取り込んだデータＤ
ＡＴＡ １を追加送信として出力し、次のクロックＣＬ
Ｋ のＣＫ６ の時にも， 次のデータＤＡＴＡ ２が
来なければ， 何もデータが無いというアイドルを出力
する。
リンク欠落防止回路の構成を示すブロック図でもある。 そして図２はその実施例の動作を説明するためのタイム
チャートである。図１のブロック図において、２つの入
力データＤＡＴＡ １，ＤＡＴＡ ２ は、オア回路１
０により、図２のタイムチャートの（２）ＤＡＴＡ １
入力と（３）ＤＡＴＡ ２ 入力の如く，（１）ＤＡ
ＴＡ取込ＣＬＫ の１番目ＣＫ１ と２番目ＣＫ２ を
夫々の中心として交互に直列に出力され， ２段縦続の
Ｄ型フリップフロップ１の Ｄ入力端に入力され、
Ｑ出力端からオア回路２０へ出力され、そのオア回路２
０から， 図２の （４）出力ＤＡＴＡの如く， 出力
データＤＡＴＡ １，ＤＡＴＡ ２ が順次外部へ出力
され、一方はフリップフロップ２にラッチされる。そし
て、（１） ＤＡＴＡ取込ＣＬＫ の３番目ＣＫ３ の
時点で， 次のデータＤＡＴＡ １が来るのが遅れて到
着せず取り込まれなかった場合は、フリップフロップ２
にラッチされた１つ前のデータＤＡＴＡ ２を、オア回
路２０から追加送信として出力し、その次のクロックＣ
ＬＫ のＣＫ４ の時に， 次のデータＤＡＴＡ １が
来れば， そのデータＤＡＴＡ １が取り込まれ出力さ
れる。また、次のクロックＣＬＫ のＣＫ５の時に，
次のデータＤＡＴＡ ２が来なければ， １つ前の取込
クロックＣＬＫ のＣＫ４ の時に取り込んだデータＤ
ＡＴＡ １を追加送信として出力し、次のクロックＣＬ
Ｋ のＣＫ６ の時にも， 次のデータＤＡＴＡ ２が
来なければ， 何もデータが無いというアイドルを出力
する。
【０００７】従って、図１の本発明の実施例のデータ・
リンク欠落防止回路では、２つの直列の入力データＤＡ
ＴＡ １，ＤＡＴＡ ２ が切り替えられて入力する時
に，データの取り込みの失敗などによる欠落があっても
、フリップフロップ２にラッチされた１つ前のデータが
代りに出力されるので、” 空” の不定の状態が出力
されることが無くなり防止される。
リンク欠落防止回路では、２つの直列の入力データＤＡ
ＴＡ １，ＤＡＴＡ ２ が切り替えられて入力する時
に，データの取り込みの失敗などによる欠落があっても
、フリップフロップ２にラッチされた１つ前のデータが
代りに出力されるので、” 空” の不定の状態が出力
されることが無くなり防止される。
【０００８】
【発明の効果】以上説明した如く、本発明によれば、デ
ータの取込みの失敗などによる欠落を防止することが出
来るので、データリンクを円滑に行える効果が得られる
。
ータの取込みの失敗などによる欠落を防止することが出
来るので、データリンクを円滑に行える効果が得られる
。
【図１】 本発明のデータ・リンク欠落防止回路の基
本構成を示す原理図
本構成を示す原理図
【図２】 本発明の実施例の動作を説明するためのタ
イムチャートである。
イムチャートである。
１，２はフリップフロップ、１０，２０ はオア回路で
ある。
ある。
Claims (1)
- 【請求項１】 データ・リンクの２つの直列の入力デ
ータの切替時に，サンプリングするデータが欠落して不
定の状態が出力されることを防止する欠落防止回路であ
って、該２つの入力データ（ＤＡＴＡ １，ＤＡＴＡ
２） をクロック（ＣＬＫ） により順次ラッチする回
路として２段縦続のフリップフロップ（１，２） を具
え、２つの入力データ（ＤＡＴＡ １，ＤＡＴＡ ２）
を取り込み出力して，次に来るデータ（ＤＡＴＡ １）
が欠落した場合は， １クロック前に該フリップフロッ
プ（２） にラッチしたデータ（ＤＡＴＡ ２）を出力
することを特徴としたデータ・リンク欠落防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081076A JPH04315331A (ja) | 1991-04-15 | 1991-04-15 | データ・リンク欠落防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081076A JPH04315331A (ja) | 1991-04-15 | 1991-04-15 | データ・リンク欠落防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04315331A true JPH04315331A (ja) | 1992-11-06 |
Family
ID=13736301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3081076A Withdrawn JPH04315331A (ja) | 1991-04-15 | 1991-04-15 | データ・リンク欠落防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04315331A (ja) |
-
1991
- 1991-04-15 JP JP3081076A patent/JPH04315331A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04315331A (ja) | データ・リンク欠落防止回路 | |
| JP2950784B2 (ja) | 非同期信号同期化回路 | |
| JP3116834B2 (ja) | 論理回路 | |
| JP2709219B2 (ja) | 記憶回路 | |
| JPH06196966A (ja) | 移動平均フィルタ | |
| JPH06311025A (ja) | アップダウンカウンタ回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JPH08212794A (ja) | シフトレジスタ | |
| JP3341556B2 (ja) | シリアル／パラレル変換回路 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| JPH065220U (ja) | 遅延回路 | |
| JPH01179297A (ja) | シフトレジスタ | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| JPH06333399A (ja) | シフトレジスタ | |
| JPH05128898A (ja) | 半導体記憶装置 | |
| JP2000341256A (ja) | エラスティック回路および集積回路 | |
| JP2709011B2 (ja) | ボーレートクロック選択保護回路 | |
| JP2901029B2 (ja) | 信号補間回路 | |
| JPH0392016A (ja) | パリティ回路 | |
| JPH03121622A (ja) | オーディオ再生回路 | |
| JPS61179621A (ja) | 直列／並列変換回路 | |
| JPH066185A (ja) | メタステーブル状態の不伝搬回路 | |
| JPH05235921A (ja) | 入力位相余裕保証回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |