JPH066185A - メタステーブル状態の不伝搬回路 - Google Patents

Abstract

(57)【要約】 【目的】 第１フリップフロップ回路のメタステーブル
状態を第２フリップフロップ回路に伝搬しない回路を提
供することを目的とする。 【構成】 フリップフロップ回路５０Ａを構成する２段
目のラッチ回路のインバタ回路１をシュミットトリガ回
路で構成する。こうすることにより、ラッチが中間レベ
ルを保持せず、メタテーブル状態を回避することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメタステーブル状態の不
伝搬回路に係り、特に集積回路におけるメタステーブル
状態の不伝搬回路に関する。

【０００２】

【従来の技術】従来、２系統の異なる周波数で動作する
デジタル信号を同期させるためには、前記２系統の信号
のうちの１系統のローカルなクロック信号で同期させて
いた。しかし、この場合にはフリップフロップ回路のセ
ットアップタイムおよびホールドタイムの仕様を常に満
足することが保証されない。このことを図５（Ａ），
（Ｂ）を用いて説明する。即ち、図５（Ａ）に示すよう
に、フリップフロップ回路５０に対して「データ」と
「同期クロック」とが入力されているとする。この場
合、フリップフロップ回路５０が、セットアップタイ
ム，ホールドタイムの仕様を満足しない状態で使われる
と、図５（Ｂ）に示すように、フリップフロップ回路５
０の出力応答は不定となる。即ち、フリップフロップ回
路５０の出力が論理レベル「１」でもなく、また、論理
レベル「０」でもない状態となる。かかる状態をメタス
テーブル状態という。

【０００３】フリップフロップ回路５０が前述のメタス
テーブル状態に入った場合、メタステーブル状態から回
復して安定した状態になるまでのディレータイムは、通
常のディレータイムよりはるかに長い時間がかかる。こ
こに、メタステーブル状態にある期間をメタステーブル
特性という。そして、前記メタステーブル状態が、次段
のロジック回路に伝搬されると、システム全体の誤動作
を引き起こすおそれがある。

【０００４】ここで、前述の不都合を更に詳細に説明す
る。即ち、フリップフロップ回路がメタステーブル状態
になる場合について説明する。図６にフリップフロップ
回路５０の構成例を示す。セットアップホールドを満足
しないでデータを取り込むときのフリップフロップ回路
は、Ｄ入力がほぼ中間レベルにあるときにクロック入力
が入るため、中間レベルをラッチしてしまう。即ち、図
７（Ａ）に示すように、Ｄ入力が「Ｌ→Ｈ」または「Ｈ
→Ｌ」に遷移している中間レベルにある状態のとき、即
ち、第１インバータ５３の出力であると共に第２インバ
ータ５４の入力でもある信号が中間レベルにある。ま
た、第２インバータ５４の出力も中間レベルにあるとき
に、クロック信号が入力され、図７（Ｂ）に示すよう
に、第１スイッチ５７が開き、第２スイッチ５８が閉じ
るために、中間レベルがラッチされてしまうことにな
る。このとき第３スイッチ５９が閉じているので、この
中間レベルが第３インバータ５５，第４インバータ５６
に伝搬し、フリップフロップ回路５０のＱ端子に出力さ
れる。

【０００５】このように、中間レベルがラッチされた状
態を第１インバータ５３および第２インバータ５４の伝
達特性（ＶＩ─ＶＯ）でみると、図８に示すようにな
る。即ち、図８（Ａ）は第１インバータ５３の伝達特性
であり、図８（Ｂ）は第２インバータ５４の伝達特性で
ある。第１インバータ５３のＶＯは、第２インバータ５
４のＶＩであり、第２インバータ５４のＶＯは第１イン
バータ５３のＶＩであることから、これら２種類の特性
を重ね合わせると図８（Ｃ）に示すようになる。中間レ
ベルがラッチされた状態とは、２個のインバータが図８
（Ｃ）の交点Ａの状態に止まっていることを示す。但
し、この状態は不安定であるため、最終的には安定した
状態へ回復する。この回復するまでの時間がメタステー
ブル持続時間であり、通常のフリップフロップ回路の伝
搬遅延時間よりはるかに長くなる。

【０００６】かかる不具合、即ち、中間レベルがラッチ
され、それがフリップフロップ回路のＱ出力から次段に
伝搬されることによるシステムに与える誤動作を防止す
るために、通常、図９に示す回路が考えられている。図
９（Ａ）に示す回路では、第１フリップフロップ回路５
０のメタステーブル持続時間以上のディレータイムを有
するディレー回路５２を挿入する。このディレー回路５
２により、第１フリップフロップ回路５０をメタステー
ブル状態から安定した状態に回復させた後に第１フリッ
プフロップ回路５０のＱ出力を第２フリップフロップ回
路５１に取り込み、この安定した第２フリップフロップ
回路のＱ出力を次段のシステム内部に取り込むようにし
ている。

【０００７】また、図９（Ｂ）に示すように、第１フリ
ップフロップ回路５０と第２フリップフロップ回路５１
とをシフトレジスタ構成にすることにより、図９（Ａ）
の場合と同様に第２フリップフロップ回路５１の出力が
安定した状態になるようにしている。ここに、前記図９
（Ａ），（Ｂ）に示した回路では、第２フリップフロッ
プ回路５１へのクロック信号は、第１フリップフロップ
回路５０のメタステーブル持続時間以上経過した後、即
ち、第１フリップフロップ回路５０が安定した状態に回
復してから入力することが前提条件となっている。

【０００８】

【発明が解決しようとする課題】しかしながら、システ
ムの高速化に伴ってクロック周波数が高速化されると、
第１フリップフロップ回路５０へのクロック入力から第
２フリップフロップ回路５１への入力までの時間が十分
とれなくなり、このような条件の場合には、第１フリッ
プフロップ回路５０のメタステーブル状態が第２フリッ
プフロップ回路５１に取り込まれてしまうことになる。
即ち、第１フリップフロップ回路５０の中間レベルを第
２フリップフロップ回路５１がラッチしてしまうことに
なり、第２フリップフロップ回路５１から中間レベルを
出力する結果となってしまう。

【０００９】そこで、本発明の目的は、第１フリップフ
ロップ回路のメタステーブル状態が、第２フリップフロ
ップ回路に取り込まれず、後続のシステムに悪影響を与
えないメタステーブル状態の不伝搬回路を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】請求項１記載の発明で
は、異なる周期で動作する２系統のデジタル信号を同期
させるための第１フリップフロップ回路の出力側に、そ
の出力のメタステーブル状態を次段に不伝搬にさせるた
めの第２フリップフロップ回路を設けたメタステーブル
状態の不伝搬回路において、前記第１フリップフロップ
回路を構成する初段のラッチ回路のインバータ回路をシ
ュミットトリガ回路で構成した。請求項２記載の発明で
は、前記シュミットトリガ回路で構成されたインバータ
回路の特性を非可逆的に遷移する特性とした。請求項３
記載の発明では、異なる周期で動作する２系統のデジタ
ル信号を同期させるための第１フリップフロップ回路の
出力側に、その出力のメタステーブル状態を次段に不伝
搬にさせるための第２フリップフロップ回路を設けたメ
タステーブル状態不伝搬回路において、前記第１フリッ
プフロップ回路を構成する次段のラッチ回路のインバー
タ回路をシュミットトリガ回路で構成し、その立上がり
しきい値電圧および立下がりしきい値電圧が初段のイン
バータ回路のしきい値電圧に対して、「立下がりしきい
値電圧＜初段のしきい値電圧＜立上がりしきい値電圧」
の関係に設定した。

【００１１】

【作用】請求項１記載の発明では、初段のラッチ回路の
インバータ回路をシュミットトリガにしたことにより、
ラッチが中間レベルを保持せず、メタステーブル状態を
回避できる。請求項２記載の発明では、立上がりしきい
値電圧と立下がりしきい値電圧では非可逆的に遷移する
ので、メタステーブル状態の持続時間を減少することが
できる。請求項３記載の発明では、初段のしきい値電圧
を次段の立下がりしきい値電圧とちたあがりしきい値電
圧の中間に設定しているので、初段のラッチが中間レベ
ルを維持しても、それを後段に伝搬しない。

【００１２】

【実施例】以下、本発明のメタステーブル状態の不伝搬
回路における実施例を図１ないし図４を参照して詳細に
説明する。なお、既に説明した部分には同一符号を付
し、重複記載を省略する。第１実施例 図１に第１実施例を示す。図１に示すように、第１フリ
ップフロップ回路５０Ａの２段目のラッチのインバータ
１をシュミットトリガ回路で構成する。このように構成
して、１段目のラッチのインバータ５３の伝達特性とイ
ンバータ１の伝達特性を大幅にずらすことにより、イン
バータ５３，５４により中間レベルがラッチされた状態
でもインバータ１を通ったＱ出力では安定した状態が得
られるようにしている。例えば、インバータ５３とイン
バータ５４のスレッシホールド電圧が１／２ＶCCにある
とする。この例においては、メタステーブル状態は２個
のインバータの入力および出力が１／２ＶCCになった状
態、即ち、前記図８（Ｃ）の交点Ａのときに一番長く保
持されることになる。

【００１４】インバータ１の伝達特性を、例えば立上が
りしきい値電圧を２／３ＶCC、立下がりしきい値電圧を
１／３ＶCCとした場合について説明する。Ｄ入力が「Ｌ
→Ｈ」に変化中に中間レベルを１段目のフリップフロッ
プ回路でラッチしたとする。このときインバータ５３
は、「Ｈ→Ｌ」に遷移中の中間レベルにとどまるためイ
ンバータ１の出力は変化せず「Ｌ」のままである。ま
た、Ｄ入力が「Ｈ→Ｌ」に変化中も同様である。即ち、
第１フリップフロップ回路がメタステーブル状態になっ
ても、その出力は安定した出力が得られる。また、初段
のラッチが中間レベルから安定した状態へ回復したと
き、次段のシュミットトリガーインバータの出力も、そ
れに応じた出力となる。

【００１５】第２実施例 図２に第２実施例を示す。図２に示すように、第１フリ
ップフロップ回路５０Ｂの初段のラッチのインバータ２
をシュミットトリガー回路で構成する。インバータ２の
構成は、図３に示す構成であり、フィードバックインバ
ータにより図４に示すように、立上がり，立下がりしき
い値電圧では、非可逆的に遷移する特性を有する。かか
る特性を持つシュミットトリガ回路のインバータ２を初
段のラッチに使用することにより、メタステーブル状態
の持続時間を無くす、若しくは小さくすることが可能と
なる。

【００１６】

【発明の効果】以上説明したように本発明によれば、初
段のラッチのインバータ回路をシュミットトリガ回路に
したことにより、ラッチが中間レベルを保持せず、メタ
ステーブル状態を回避できる。また、初段のラッチのイ
ンバータのしきい値電圧を、次段のシュミットトリガイ
ンバータ回路の立下がりしきい値電圧と立上がりしきい
値電圧の中間に設定しているので、初段のラッチが中間
レベルを保持しても、それを後段に伝搬しない。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】本発明の第２実施例の回路図である。

【図３】前記第２実施例のシュミットトリガ回路の構成
を示す図である。

【図４】前記第１，第２実施例に使用したシュミットト
リガインバータ回路の伝達特性図である。

【図５】従来の不都合を説明する図である。

【図６】従来のフリップフロップ回路の構成の例を示す
図である。

【図７】従来のフリップフロップ回路における中間レベ
ルのラッチによる不都合を説明する図である。

【図８】従来の中間レベルがラッチされた状態を伝達特
性により説明する図である。

【図９】従来のメタステーブル状態の伝搬を防止する例
を示す図である。

【符号の説明】

１，２…シュミットトリガ回路で構成したインバータ回
路 ５０，５０Ａ，５０Ｂ…初段のフリップフロップ回路 ５３，５４，５５，５６…インバータ回路 ５７，５８，５９，６０…スイッチ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 異なる周期で動作する２系統のデジタル
   信号を同期させるための第１フリップフロップ回路の出
   力側に、その出力のメタステーブル状態を次段に不伝搬
   にさせるための第２フリップフロップ回路を設けたメタ
   ステーブル状態の不伝搬回路において、 前記第１フリップフロップ回路を構成する初段のラッチ
   回路のインバータ回路をシュミットトリガ回路で構成し
   たことを特徴とするメタステーブル状態の不伝搬回路。
2. 【請求項２】 前記シュミットトリガ回路で構成された
   インバータ回路の特性を非可逆的に遷移する特性とした
   ことを特徴とする請求項１記載のメタステーブル状態の
   不伝搬回路。
3. 【請求項３】 異なる周期で動作する２系統のデジタル
   信号を同期させるための第１フリップフロップ回路の出
   力側に、その出力のメタステーブル状態を次段に不伝搬
   にさせるための第２フリップフロップ回路を設けたメタ
   ステーブル状態不伝搬回路において、 前記第１フリップフロップ回路を構成する次段のラッチ
   回路のインバータ回路をシュミットトリガ回路で構成
   し、その立上がりしきい値電圧および立下がりしきい値
   電圧が初段のインバータ回路のしきい値電圧に対して、 立下がりしきい値電圧＜初段のしきい値電圧＜立上がり
   しきい値電圧の関係に設定したことを特徴とするメタス
   テーブル状態の不伝搬回路。