JPH0431139B2

JPH0431139B2 -

Info

Publication number: JPH0431139B2
Application number: JP1107185A
Authority: JP
Priority date: 1985-01-25
Filing date: 1985-01-25
Publication date: 1992-05-25
Also published as: JPS61170857A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はマイクロコンピユータ装置に関し、更
に詳細にはマイクロコンピユータ装置の共通バス
に接続されたモジユール間のデータ転送に関す
る。

（従来の技術）第５図は従来のマイクロコンピユータ装置の構
成例を示すブロツク図である。同図において１は
マイクロプロセツサ（例えば米国モトローラ社製
MC68010；以下MPUという）、２はPMAコント
ローラ（例えば日立製作所製HD68450、以下
DMACという）、３は入出力制御装置、及び４は
記憶装置である。これらの各モジユールは共通バ
ス１００を介して接続されている。

次に動作について、第６図を参照して説明す
る。同図は、DMAC２を介した入出力制御装置
３と記憶装置４との間のデータ転送の動作タイミ
ング図である。

まず、MPU１がDMAC２にデータ転送を行な
う記憶装置４のアドレス及び転送回数等を設定
し、入出力制御装置３にデータ転送の起動を指示
する。

この設定により、入出力制御装置３から
信号１０１（周辺装置である入出力制御装置３か
らのDMA転送要求信号）がDMAC２に対して発
せられる（同図ｂ）。

この信号１０１により、DMAC２から
信号１０２（DMAC２がバス使用権を要求して
いることを示す信号）が、MPU１に対して発せ
られる（同図ｃ）。

この信号１０２により、MPU１から
DMAC２に対して信号１０３（次のバスサイ
クルでバス使用権を与える信号）が発せられる
（同図ｄ）。

信号１０３により、DMAC２から
信号１０４（DMACがバスマスタとなつている
ことを知らせる出力信号、及びDMACがバス使
用権をモニタする入力信号）がMPU１に対して
発せられる（同図ｅ）。またDMAC２から
信号１０５（転送開始を示す信号）が発せられる
（同図ｇ）。信号１０４がDMAC２から
発せられた時点からDMACサイクルに入り、入
出力制御装置３と記憶装置４との間で共通バス１
００を介しデータ転送が実施される。

次に信号１０４より、信号が無効
になる（同図ｃ）。また信号１０２が無効に
なると、１０３信号も無効になる（同図ｄ）。

入出力制御装置３と記憶装置４との間でのデー
タ転送が終了すると、信号１０４及び
ACK信号１０５が無効になり（同図ｇ）、バス使
用権がDMAC２から離れる。

（発明が解決しようとする問題点）しかしながら、このような構成のマイクロコン
ピユータ装置にあつては、第６図に示すように、
MPUサイクルとDMACサイクルとの間に
DMACの遷移時間（バスアイドル時間）が装置
の構成上必然的に存在するため、実質的には
DMACのバス専有時間が増大するという問題点
があつた。

従つて、この発明はこれらの問題点を解決し、
DMACがバス使用権を獲得する場合のバスアイ
ドル時間を短くすることになり、データ転送能力
に優れたマイクロコンピユータ装置を提供するこ
とを目的とする。

（問題点を解決するための手段）この発明は、共通バスに接続されるマイクロプ
ロセツサとDMAコントローラと入出力制御装置
と記憶装置とを有するマイクロコンピユータ装置
を対象とする。この発明によれば、このようなマ
イクロコンピユータ装置に、DMACバス権制御
部とバス権制御部とを設けて構成される。
DMACバス権制御部は、前記DMAコントローラ
からのバス使用権要求を受けて前記DMAコント
ローラにバス使用権認可を予め与えておき、前記
DMAコントローラがDMACサイクルに入つた時
点でバス使用権要求を出力するとともに、前記マ
イクロプロセツサとの間で双方向に供給されるバ
ス使用権の状態を監視する。バス権制御部は、
DMACバス権制御部から出力される前記バス使
用権要求と前記マイクロプロセツサから出力され
るバス使用権要求とを受取り、バス使用権を決定
する。

（作用）マイクロプロセツサがバス使用権要求をバス権
制御部に出力すると、このバス権制御部は
DMACバス権制御部からバス使用権要求が出力
されていない場合は、マイクロプロセツサにバス
使用権認可を与える。そして、マイクロプロセツ
サはバス使用権が解放状態であることを確認した
後、バス使用権を獲得したことをDMACバス権
制御部に知らせ、MPUサイクルに入る。一方、
DMAコントローラがバス使用権を要求する場
合、予めDMAコントローラとDMACバス権制御
部との間でバス使用権要求→バス使用権認可の制
御が行なわれ、バス使用権認可を受けてDMAコ
ントローラがDMACサイクルに入つた時点で、
DMACバス権制御部はバス権制御部に対し、バ
ス使用権要求を出力する。バス権制御部はこのバ
ス使用権要求を受けて、DMACにバス使用権を
設定する。このように、バス使用権の要求はマイ
クロプロセツサとは別に設けられるバス権制御部
で行なわれ、かつDMAコントローラからのバス
使用権要求はDMACサイクルに入つた時点で出
力されるので、マイクロプロセツサがバス使用権
を獲得している間にDMAコントローラに次のバ
ス使用権認可が与えられる。このバス使用権認可
が与えられると、DMACバス権制御部は、バス
使用権の状態を監視してマイクロプロセツサがバ
ス使用権を放棄したことを確認した後、直ちにバ
ス使用権を獲得するとともに、バス使用権を獲得
したことをマイクロプロセツサに知らせる。従つ
て、DMAコントローラのバスアイドル時間を短
くすることができる。

（実施例）以下、この発明を一実施例に基づき図面を参照
して詳細に説明する。

第１図はこの発明の一実施例を示すブロツク図
である。尚、同図において、第５図と同一の構成
要素には同一の参照番号を付してある。２０はバ
ス権制御部で、MPU１０からのバス使用権要求
と後述するDMACバス権制御部５からのバス使
用権要求を受取り、いずれかにバス使用権を与え
る。また、バス権制御部２０はこれらのバス使用
権要求が競合した場合には、予め決められた優先
度に従つてバス使用権を設定する。尚、優先度は
通常DMACバス権制御部５からのバス使用権要
求の方が高く設定される。バス権制御部２０と
MPU１０との間は、1信号１１０及び1信
号１２０を介して制御される。第３図に、バス権
制御部２０の詳細な構成を示す。図示のように、
バス権制御部２０は優先度判定回路５０、並びに
同期回路６０及び７０を有する。

５はDMACバス権制御部で、予めDMAC２か
らのデータ転送要求（信号１０２）に対しバ
ス認可（信号１０３）を与えておき、これに
基づいて発せられたバス認可アクノリツジ
（信号１０４）を受取つた時点でバス使
用権要求を2信号としてバス権制御部２０に
出力する。また、DMACバス権制御部５は信号
２００によりバス使用権を獲得したMPU１０が
DMAC２又は入出力制御装置３にアクセスして
来た場合、DMAC２がDMA動作中であるかどう
かを信号１３０によりMPU１０に知ら
せる。また、DMACバス権制御部５とMPU１０
とは信号１３０を介して制御される。
尚、MPU１０はバス権制御を行なわない点で、
第５図のMPU１と区別される。

次に、動作について第２図の動作タイミング図
を用いて説明する。

まず、MPU１０がバス使用権を獲得する場合
について説明する。第１に、MPU１０が1信
号１１０をDMACバス権制御部２０に対し発す
る（第２図ａ）。この1信号１１０に対し、
DMACバス権制御部２０はMPU１０に対し1
信号１２０にて応答する（同図ｃ）。1信号１
２０に対し、MPU１０は信号１３０が
無効状態であることを確認して、信号１
３０を有効にする（同図ｅ）。信号１３
０を有効にするのと同時に、バス使用権はMPU
１０の所有する所となる（同図ｆ）。信
号130を有効にした後、MPU１０は1信号１
１０を無効にする（同図ａ）。1信号１１０が
無効になつたのに対し、DMACバス権制御部２
０は1１２０の信号を無効にする（同図ｃ）。
MPU１０のバスサイクル終結により、MPU１０
は信号１３０を無効にしてバス使用権を
放棄する（同図ｅ）。

この動作は、DMACバス権制御部５がバス使
用権を確保する場合は、1信号１１０が2
信号１１１となり、1信号１２０が2信号
１２１となり、第２図に示すようにMPU１０が
バス使用権を要求する場合と同様に動作する。
尚、MPU１０及びDMACバス権制御部５からの
バス使用権が競合した場合には、第３図に示すバ
ス権制御部２０の優先度判定回路５０により優先
度が判定され、いずれか一方（通常のDMAC側）
にバス使用権が与えられる。ここで、前述した動
作はバス権制御部２０から発せられるシステムバ
スクロツク（このクロツク発生回路は第３図に示
していない）に同期して行なわれる。従つて、バ
ス使用権が競合した場合、MPUサイクルと
DMAC転送サイクル間のバスアイドルは最小シ
ステムバスクロツクの１クロツクにて処理可能と
なる。

次に、DMACバス権制御部５がバス使用権を
要求する前提となる動作、すなわちDMAC２が
バス使用権を要求する場合について説明する。ま
ず、入出力装置３からのデータ転送要求は、前述
したように信号１０１を介して行なわれる。
次に、DMACバス権制御部５はDMAC２から発
せられる信号１０２に対し、信号１０３
で応答する。DMAC２から信号１０４
が発せられた時点で、DMACバス権制御部５は
BR2信号１１１を有効にしてバス使用権の要求
をバス権制御部２０に送出する。これ以降の動作
については前述したとおりである。

次に、DMACバス権制御部５の詳細について、
第４図を用いて説明する。同図において、
DMAC２からの信号１０２はインバータゲー
ト３１に入力され、この出力はＤ型フリツプフロ
ツプ３２に入力される。Ｄ型フリツプフロツプ３
２の出力はNANDゲート３４に入力され、こ
の出力はＤ型フリツプフロツプ３２のクリア入力
に与えられる。また、Ｄ型フリツプフロツプ３２
のＱ出力はインバータゲート３２に入力され、こ
の出力は信号１０３となりDMAC２に入力さ
れるとともに、NANDゲート３５に入力されて
いる。NANDゲート３５の出力はNANDゲート
３６に入力され、この出力は信号１４０を形成
し、第１図で示したようにMPU１０に入力され
る。信号２００はMPU１０がバス使用権を取得
し、DMAC２又は入出力制御装置３を選択し、
リード又はライト動作を行なう場合に“Ｈ”レベ
ルになる信号であり、NANDゲート３４と３６
の入力となる。DMAC２からの信号１
０４はインバータゲート３４を介してＤ型フリツ
プフロツプ３８に入力される。Ｄ型フリツプフロ
ツプ３８のＱ出力はNANDゲート３９及び４１
に入力され、出力はNANDゲート３５に入力
される。バス権制御部２０からの2信号１２
１はインバータゲート４０を介してNANDゲー
ト４２に入力され、この出力はNANDゲート４
３に入力されている。NANDゲート４３の出力
はＤ型フリツプフロツプ４４に入力され、このＱ
出力はNANDゲート４４及び４５に入力され、
Ｑ出力はNANDゲート３９に入力されている。
NANDゲート３９の出力は2信号１１１を形
成する。NANDゲート４１の出力はNANDゲー
ト４３に入力されている。NANDゲート４５の
出力は信号１３０を形成するとともに、
NANDゲート４２に入力される。尚、Ｄ型フリ
ツプフロツプ３２，３８及び４４のクロツク入力
にはシステムバスクロツクが入力される。尚、イ
ンバータゲート４５はオープンコレクタのため、
BBUSY信号１３０が通る信号線と＋5V電源間
にはプルアツプ抵抗が設けられる。

次に、動作について説明する。この回路は最
初、信号１０２及び信号１０４はそ
れぞれ“Ｈ”レベルで、信号２００は“Ｌ”レベ
ルである。まず、DMAC２のバス使用権要求に
より信号１０２が“Ｌ”になる。この１
０２信号に対し、Ｄ型フリツプフロツプ３２はシ
ステムバスクロツクに同期して信号１０３を
“Ｌ”にしてDMAC２に応答する。信号１０
３の応答により、DMAC２は１システムクロツ
ク後、信号１０４を有効にする。この
BGACK信号１０４により、2信号１１１はセ
ツトされ、バス権制御部２０へ送出される（第２
図ｂ参照）。これにより、バス権制御部２０は第
３図の優先度判定回路５０により優先度判定を行
ない、2信号１１１の優先度が高ければ2
信号１２１をセツトする（第２図ｄ）。Ｄ型フリ
ツプフロツプ４４は信号１３０がセツト
された状態ではセツトされることがなく、
BBUSY信号１３０がリセツト状態で2信号１
２１がセツトされているときセツトされる。この
Ｄ型フリツプフロツプ４４がセツトされると
BR2信号１１１はリセツトされ（第２図ｂ）、こ
れにより2信号１２１もリセツトされる（第
２図ｄ）。このＤ型フリツプフロツプ４４がリセ
ツトされるのは信号１０４がリセツトさ
れたときである。尚、信号１３０は双方
向信号であり、MPU１０内の同様の回路、すな
わち1信号１２０でセツト、MPUサイクル終
了でリセツトされる回路でセツト、リセツトされ
るものである。ここで、信号１０４を有
効しDMACサイクルに入つたとき、信号１０
３と１０４のどちらかが有効の状態
（DMA動作中）に状態に、MPU１０がバス使用
権を獲得してDMAC２又はDMAC２に接続され
ている入出力制御装置３をアクセスして来た場
合、信号２００が“Ｈ”レベルになつたことによ
り信号１４０は“Ｌ”レベルになる。信号１４０
が“Ｌ”レベルになることにより、MPU１０は
DMAC２がDMA動作中であることを知り、
MPU１０はDMAC２に対するアクセスを終結す
る。

（発明の効果）以上説明したように、この発明によれば、バス
使用権の制御をMPUとは別のバス権制御部で行
ない、DMACからのデータ転送要求を予め受け
とり、DMACがDMACサイクルに入つた時点で
バス使用権をバス権制御部に送出するとともに、
MPUとの間で双方向に供給されるバス使用権の
状態を監視するDMACバス権制御部とを設けた
マイクロプロセツサ装置としたので、DMACが
バス使用権を獲得するときのバスアイドル時間を
従来より短くすることができ、データ転送能力に
優れたマイクロプロセツサ装置を提供することが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図はこの動作タイミング図、第３図は第
１図に示すバス権制御部の構成を示すブロツク
図、第４図は第１図に示すDMACバス権制御部
の回路図、第５図は従来のマイクロコンピユータ
装置のブロツク図、及び第６図はこの動作タイミ
ング図である。１，１０…マイクロプロセツサ（MPU）、２…
DMAコントローラ（DMAC）、３…入出力制御
装置、４…記憶装置、５…DMACバス権制御部、
２０…バス権制御部。

Claims

【特許請求の範囲】

１共通バスに接続されるマイクロプロセツサと
DMAコントローラと入出力制御装置と記憶装置
とを有するマイクロコンピユータ装置において、
前記DMAコントローラからのバス使用権要求を
受けて前記DMAコントローラにバス使用権認可
を予め与えておき、前記DMAコントローラが
DMACサイクルに入つた時点でバス使用権要求
を出力するとともに、前記マイクロプロセツサと
の間で双方向に供給されるバス使用権の状態を監
視するDMACバス権制御部と、該DMACバス権
制御部から出力される前記バス使用権要求と前記
マイクロプロセツサから出力されるバス使用権要
求とを受取り、バス使用権を決定するバス権制御
部とを設けたことを特徴とするマイクロコンピユ
ータ装置。