JPH04307876A - 映像信号処理装置及び映像信号処理方法 - Google Patents
映像信号処理装置及び映像信号処理方法Info
- Publication number
- JPH04307876A JPH04307876A JP3071743A JP7174391A JPH04307876A JP H04307876 A JPH04307876 A JP H04307876A JP 3071743 A JP3071743 A JP 3071743A JP 7174391 A JP7174391 A JP 7174391A JP H04307876 A JPH04307876 A JP H04307876A
- Authority
- JP
- Japan
- Prior art keywords
- video
- section
- circuit
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims abstract description 23
- 238000007906 compression Methods 0.000 claims abstract description 23
- 230000006837 decompression Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号を動画として
デジタル圧縮した後、映像デ−タをＣＰＵまたは記憶媒
体に送り、また、ＣＰＵあるいは記憶媒体からの圧縮さ
れた映像デ−タをデジタル伸長させ、同時にモニタ−画
面の任意位置および任意サイズで拡大、縮小させた動画
表示を実現させる映像処理装置に関する。
デジタル圧縮した後、映像デ−タをＣＰＵまたは記憶媒
体に送り、また、ＣＰＵあるいは記憶媒体からの圧縮さ
れた映像デ−タをデジタル伸長させ、同時にモニタ−画
面の任意位置および任意サイズで拡大、縮小させた動画
表示を実現させる映像処理装置に関する。
【０００２】
【従来の技術】従来例を図２を用いて説明する。映像信
号２０を映像デコ−ダ部２１に送り、カラ−信号・輝度
信号・同期信号に分離する。カラ−信号・輝度信号はＡ
Ｄコンバ−タ２２（以降、ＡＤＣと略称）によりデジタ
ル化し、映像符合圧縮回路部２７で符合圧縮された映像
デ−タはＣＰＵ１６とバスライン２９によりＣＰＵ１６
または記憶媒体１５に送られる。ＣＰＵ１６または記憶
媒体１５から圧縮された映像デ−タはＣＰＵバスライン
２９を通じ、映像符合伸長回路部２８に送られてデ−タ
伸長される。伸長されたデ−タは映像メモリ２３に書き
込まれ、ＤＡコンバ−タ２４（以降、ＤＡＣと略称）で
アナログ信号化させ、ビデオスイッチ２５に送られ、ビ
デオスイッチ２５によりＤＡＣ２４からの信号とコンピ
ュ−タ映像信号２６を切り替える。そこからの映像信号
をモニタ−部３１に送られて表示される。そこで、映像
信号２０をモニタ−部３１に出力させながらＣＰＵバス
ライン２９に映像信号を符合圧縮させ、ＣＰＵ１６また
は記憶媒体１５に送ろうとした場合、映像信号２０を映
像デコ−ダ２１、ＡＤＣ２２からデジタル化された映像
デ−タを映像符合圧縮回路部２７により符合圧縮させ、
ＣＰＵバスライン２９を経由し、ＣＰＵまたは記憶媒体
に送られる。映像デコ−ダ部２１の信号を受けて圧縮伸
長制御回路部３０は映像符合圧縮回路部２７と映像符合
伸長回路部２８を制御している。
号２０を映像デコ−ダ部２１に送り、カラ−信号・輝度
信号・同期信号に分離する。カラ−信号・輝度信号はＡ
Ｄコンバ−タ２２（以降、ＡＤＣと略称）によりデジタ
ル化し、映像符合圧縮回路部２７で符合圧縮された映像
デ−タはＣＰＵ１６とバスライン２９によりＣＰＵ１６
または記憶媒体１５に送られる。ＣＰＵ１６または記憶
媒体１５から圧縮された映像デ−タはＣＰＵバスライン
２９を通じ、映像符合伸長回路部２８に送られてデ−タ
伸長される。伸長されたデ−タは映像メモリ２３に書き
込まれ、ＤＡコンバ−タ２４（以降、ＤＡＣと略称）で
アナログ信号化させ、ビデオスイッチ２５に送られ、ビ
デオスイッチ２５によりＤＡＣ２４からの信号とコンピ
ュ−タ映像信号２６を切り替える。そこからの映像信号
をモニタ−部３１に送られて表示される。そこで、映像
信号２０をモニタ−部３１に出力させながらＣＰＵバス
ライン２９に映像信号を符合圧縮させ、ＣＰＵ１６また
は記憶媒体１５に送ろうとした場合、映像信号２０を映
像デコ−ダ２１、ＡＤＣ２２からデジタル化された映像
デ−タを映像符合圧縮回路部２７により符合圧縮させ、
ＣＰＵバスライン２９を経由し、ＣＰＵまたは記憶媒体
に送られる。映像デコ−ダ部２１の信号を受けて圧縮伸
長制御回路部３０は映像符合圧縮回路部２７と映像符合
伸長回路部２８を制御している。
【０００３】次に、先に書き込まれた映像デ−タをＣＰ
Ｕまたは記憶媒体からＣＰＵバスライン２９を通じ映像
符合伸長回路部２８により符合伸長させ、映像メモリ２
３を更新させ、モニタ−部３１に動画として表示される
。
Ｕまたは記憶媒体からＣＰＵバスライン２９を通じ映像
符合伸長回路部２８により符合伸長させ、映像メモリ２
３を更新させ、モニタ−部３１に動画として表示される
。
【０００４】
【発明が解決しようとする課題】しかし、従来例で映像
信号２０をフレ−ム単位またはフィ−ルド単位でＣＰＵ
または記憶媒体に書き込み作業後、映像メモリ２３を更
新するため、映像信号のフレーム単位のあるいはフィー
ルド単位の少なくとも１／２以下の速度での書き込みと
なり、ここで仮に、フレーム単位あるいはフィールド単
位の両者をまとめて「作業単位」と表現したとすると、
映像信号をモニタ−部３１に表示する場合も作業単位の
１／２以下の速度での表示となってしまう。
信号２０をフレ−ム単位またはフィ−ルド単位でＣＰＵ
または記憶媒体に書き込み作業後、映像メモリ２３を更
新するため、映像信号のフレーム単位のあるいはフィー
ルド単位の少なくとも１／２以下の速度での書き込みと
なり、ここで仮に、フレーム単位あるいはフィールド単
位の両者をまとめて「作業単位」と表現したとすると、
映像信号をモニタ−部３１に表示する場合も作業単位の
１／２以下の速度での表示となってしまう。
【０００５】更に、ＣＰＵまたは記憶媒体に書き込まれ
た映像デ−タを映像符合伸長回路部２８により再生させ
た場合は、記憶媒体の作業単位が１／２以下のため、少
なくとも２倍以上の早送りした状態となった映像デ−タ
となってしまう。このように、映像符合圧縮回路部２７
で得られた映像デ−タを映像符合伸長回路部２８で符合
伸長させ、モニタ−部３１上に表示された映像表示サイ
ズは、映像符合圧縮回路部で圧縮された時の解像度であ
るため、モニタ−部３１の表示サイズは任意に確保でき
なくなり、圧縮デ−タのサイズに関わらず任意の表示サ
イズが要求されるマルチメディアなどに対応しきれなく
なる。
た映像デ−タを映像符合伸長回路部２８により再生させ
た場合は、記憶媒体の作業単位が１／２以下のため、少
なくとも２倍以上の早送りした状態となった映像デ−タ
となってしまう。このように、映像符合圧縮回路部２７
で得られた映像デ−タを映像符合伸長回路部２８で符合
伸長させ、モニタ−部３１上に表示された映像表示サイ
ズは、映像符合圧縮回路部で圧縮された時の解像度であ
るため、モニタ−部３１の表示サイズは任意に確保でき
なくなり、圧縮デ−タのサイズに関わらず任意の表示サ
イズが要求されるマルチメディアなどに対応しきれなく
なる。
【０００６】
【課題を解決するための手段】本発明は、映像信号をデ
コードするデコ−ダ部と前記デコーダ部からの信号をデ
ジタル化するＡＤコンバ−タ部と前記ＡＤコンバータ部
からの信号を映像メモリ部に入れ、前記映像メモリ部の
信号をＤＡ変換するＤＡコンバ−タ部とビデオスイッチ
部により構成される映像処理回路において、前記ＡＤコ
ンバータ部と前記映像メモリ部と映像符号圧縮部と映像
符合伸長回路部はバスラインを介して連結されており、
前記ＡＤコンバータ部と前記映像メモリ部はデジタイズ
制御回路部により制御されていることを特徴とし、さら
に、前記ＡＤコンバ−タ部の出力部と前記映像符合伸長
回路部の出力部との双方に、独立した絶縁回路部をそれ
ぞれ設けたことを特徴とし、さらに、前記映像メモリ部
と前記ＤＡコンバ−タ部と前記ビデオスイッチ部とを制
御するための表示拡大縮小回路部を設けたことを特徴と
する。
コードするデコ−ダ部と前記デコーダ部からの信号をデ
ジタル化するＡＤコンバ−タ部と前記ＡＤコンバータ部
からの信号を映像メモリ部に入れ、前記映像メモリ部の
信号をＤＡ変換するＤＡコンバ−タ部とビデオスイッチ
部により構成される映像処理回路において、前記ＡＤコ
ンバータ部と前記映像メモリ部と映像符号圧縮部と映像
符合伸長回路部はバスラインを介して連結されており、
前記ＡＤコンバータ部と前記映像メモリ部はデジタイズ
制御回路部により制御されていることを特徴とし、さら
に、前記ＡＤコンバ−タ部の出力部と前記映像符合伸長
回路部の出力部との双方に、独立した絶縁回路部をそれ
ぞれ設けたことを特徴とし、さらに、前記映像メモリ部
と前記ＤＡコンバ−タ部と前記ビデオスイッチ部とを制
御するための表示拡大縮小回路部を設けたことを特徴と
する。
【０００７】
【作用】映像信号をデジタル信号化し、映像符合圧縮化
してＣＰＵまたは記憶媒体に取り込むのと平行しながら
、ＣＰＵに接続されたモニタ−部に映像信号を出力させ
て、任意の表示サイズで表示できる。その結果、ＣＰＵ
または記憶媒体に取り込まれる映像デ−タはフィ−ルド
またはフレ−ム単位で途切れることなく記録でき、不定
なサイズの映像デ−タをＣＰＵまたは記憶媒体から映像
符合伸長化させ、ＣＰＵに接続されたモニタ−部に任意
の表示サイズで表示させることができる。
してＣＰＵまたは記憶媒体に取り込むのと平行しながら
、ＣＰＵに接続されたモニタ−部に映像信号を出力させ
て、任意の表示サイズで表示できる。その結果、ＣＰＵ
または記憶媒体に取り込まれる映像デ−タはフィ−ルド
またはフレ−ム単位で途切れることなく記録でき、不定
なサイズの映像デ−タをＣＰＵまたは記憶媒体から映像
符合伸長化させ、ＣＰＵに接続されたモニタ−部に任意
の表示サイズで表示させることができる。
【０００８】
【実施例】図１は、本発明の全体回路ブロック図であり
、かかる処理回路については、同一出願人による特開平
０２−２９８１７６号公報に詳述され、特に、表示拡大
縮小回路部についてはこの公報の第１４図に示されてい
る。
、かかる処理回路については、同一出願人による特開平
０２−２９８１７６号公報に詳述され、特に、表示拡大
縮小回路部についてはこの公報の第１４図に示されてい
る。
【０００９】図１において、映像信号１を映像デコ−ダ
部２により色成分｛Ｒ色・Ｇ色・Ｂ色またはＹ（輝度）
・Ｕ／Ｖ（色相）｝と、水平同期信号・垂直同期信号を
得る。得られた色成分はＡＤコンバ−タ３へ送られデジ
タル信号化される。映像デコ−ダ部２の信号を受けて圧
縮伸長制御回路部１９は映像符合圧縮回路部１０と映像
符合伸長回路部１１を制御している。デジタル化された
映像信号は、短絡状態（ＯＮ）となった絶縁回路部４を
介して映像メモリ部５と映像符合圧縮回路部１０の双方
に送られており、これらのＡＤコンバ−タ３と映像メモ
リ部５と映像符合圧縮回路部１０はバスライン１８を介
して互いに連結されている。その際、バスライン１８を
介して連結されている映像メモリ部と映像符合伸長回路
部１１間は、絶縁回路部１２により絶縁状態（ＯＦＦ）
となる。そこで、映像メモリ部５とＤＡコンバ−タ６と
ビデオスイッチ７は表示拡大縮小回路部１４により制御
され、モニタ−部８内に任意の表示サイズの表示位置で
表示され、コンピュ−タ映像信号９とス−パ−インポ−
ズされる。それと同時に、映像符合圧縮回路部１０は絶
縁回路部４からの映像信号を符合圧縮し、ＣＰＵバスラ
イン１７を通じてＣＰＵ１６または記憶媒体１５に書き
込まれる。その結果、ＣＰＵ１６は専らデータの取り込
みに専念できるという大きな特徴をもつことになる。
部２により色成分｛Ｒ色・Ｇ色・Ｂ色またはＹ（輝度）
・Ｕ／Ｖ（色相）｝と、水平同期信号・垂直同期信号を
得る。得られた色成分はＡＤコンバ−タ３へ送られデジ
タル信号化される。映像デコ−ダ部２の信号を受けて圧
縮伸長制御回路部１９は映像符合圧縮回路部１０と映像
符合伸長回路部１１を制御している。デジタル化された
映像信号は、短絡状態（ＯＮ）となった絶縁回路部４を
介して映像メモリ部５と映像符合圧縮回路部１０の双方
に送られており、これらのＡＤコンバ−タ３と映像メモ
リ部５と映像符合圧縮回路部１０はバスライン１８を介
して互いに連結されている。その際、バスライン１８を
介して連結されている映像メモリ部と映像符合伸長回路
部１１間は、絶縁回路部１２により絶縁状態（ＯＦＦ）
となる。そこで、映像メモリ部５とＤＡコンバ−タ６と
ビデオスイッチ７は表示拡大縮小回路部１４により制御
され、モニタ−部８内に任意の表示サイズの表示位置で
表示され、コンピュ−タ映像信号９とス−パ−インポ−
ズされる。それと同時に、映像符合圧縮回路部１０は絶
縁回路部４からの映像信号を符合圧縮し、ＣＰＵバスラ
イン１７を通じてＣＰＵ１６または記憶媒体１５に書き
込まれる。その結果、ＣＰＵ１６は専らデータの取り込
みに専念できるという大きな特徴をもつことになる。
【００１０】再生時においては、通信回線などＣＰＵ１
６を介した信号または記憶媒体１５からの圧縮符合化さ
れた映像デ−タを、映像符合伸長回路部１１により映像
信号の符合伸長して、短絡状態（ＯＮ）となった絶縁回
路部１２を通り、映像メモリ部５へ送られる。そこで、
映像が送られた映像メモリ部５から表示拡大縮小回路部
１４で制御された映像メモリ部５，ＤＡコンバ−タ６，
ビデオスイッチ７を通り、任意の表示サイズおよび表示
位置でモニタ−部８に表示される。その際、ＡＤコンバ
−タ３の経路は絶縁回路部４により絶縁状態（ＯＦＦ）
となる。この再生時に他のＣＰＵをさらに付加して再生
専用に動作させることもできるが、本発明は絶縁回路部
４と１２の存在によりそのような必要がない。
６を介した信号または記憶媒体１５からの圧縮符合化さ
れた映像デ−タを、映像符合伸長回路部１１により映像
信号の符合伸長して、短絡状態（ＯＮ）となった絶縁回
路部１２を通り、映像メモリ部５へ送られる。そこで、
映像が送られた映像メモリ部５から表示拡大縮小回路部
１４で制御された映像メモリ部５，ＤＡコンバ−タ６，
ビデオスイッチ７を通り、任意の表示サイズおよび表示
位置でモニタ−部８に表示される。その際、ＡＤコンバ
−タ３の経路は絶縁回路部４により絶縁状態（ＯＦＦ）
となる。この再生時に他のＣＰＵをさらに付加して再生
専用に動作させることもできるが、本発明は絶縁回路部
４と１２の存在によりそのような必要がない。
【００１１】
【発明の効果】本発明により、映像デ−タをモニタ−部
８に任意の表示サイズと表示位置で表示させたまま、同
時に映像デ−タを圧縮しＣＰＵまたは記憶媒体に書き込
むことができる。そのため映像符合圧縮回路部１０とＣ
ＰＵ１６は圧縮制御に専念できるため、映像デ−タのフ
ィ−ルドまたはフレ−ム単位で途切れることなく、確実
に書き込めるという効果が有り、さらに、映像符合化さ
せる映像デ−タの解像度も上げられるという効果が得ら
れる。
８に任意の表示サイズと表示位置で表示させたまま、同
時に映像デ−タを圧縮しＣＰＵまたは記憶媒体に書き込
むことができる。そのため映像符合圧縮回路部１０とＣ
ＰＵ１６は圧縮制御に専念できるため、映像デ−タのフ
ィ−ルドまたはフレ−ム単位で途切れることなく、確実
に書き込めるという効果が有り、さらに、映像符合化さ
せる映像デ−タの解像度も上げられるという効果が得ら
れる。
【００１２】また、ＣＰＵまたは記憶媒体から読みださ
れたデータは、指定サイズの映像デ−タを表示拡大縮小
回路部１４により、指定サイズに拘らず任意の表示サイ
ズおよび表示位置でモニタ−部８に表示させられ、今後
、マルチメディアに対応した映像処理分野ではなくては
ならない効果が得られる発明である。
れたデータは、指定サイズの映像デ−タを表示拡大縮小
回路部１４により、指定サイズに拘らず任意の表示サイ
ズおよび表示位置でモニタ−部８に表示させられ、今後
、マルチメディアに対応した映像処理分野ではなくては
ならない効果が得られる発明である。
【図１】本発明の回路ブロック図。
【図２】従来の回路ブロック図。
１：映像信号
２：映像デコ−ダ部
３：ＡＤコンバ−タ部
４：絶縁回路部
５：映像メモリ部
６：ＤＡコンバ−タ部
７：ビデオスイッチ部
８：モニタ−部
９：コンピュ−タ映像信号
１０：映像符合圧縮回路部
１１：映像符合伸長回路部
１２：絶縁回路部
１３：デジタイズ制御回路部
１４：表示拡大縮小回路部
１５：記憶媒体
１６：ＣＰＵ
１７：ＣＰＵバスライン
２０：映像信号
２１：映像デコ−ダ部
２２：ＡＤコンバ−タ
２３：映像メモリ部
２４：ＤＡコンバ−タ
２５：ビデオスイッチ部
２６：コンピュ−タ映像信号
２７：映像符合圧縮回路部
２８：映像符合伸長回路部
２９：ＣＰＵバスライン
３０：圧縮伸長制御回路部
３１：モニタ−部
Claims (3)
- 【請求項１】映像信号をデコードするデコ−ダ部と前記
デコーダ部からの信号をデジタル化するＡＤコンバ−タ
部と前記ＡＤコンバータ部からの信号を映像メモリ部に
入れ、前記映像メモリ部の信号をＤＡ変換するＤＡコン
バ−タ部とビデオスイッチ部により構成される映像処理
回路において、前記ＡＤコンバータ部と前記映像メモリ
部と映像符号圧縮部と映像符合伸長回路部はバスライン
を介して連結されており、前記ＡＤコンバータ部と前記
映像メモリ部はデジタイズ制御回路部により制御されて
いることを特徴とする映像処理装置。 - 【請求項２】前記ＡＤコンバ−タ部の出力部と前記映像
符合伸長回路部の出力部との双方に、独立した絶縁回路
部をそれぞれ設けたことを特徴とする請求項１記載の映
像処理装置。 - 【請求項３】前記映像メモリ部と前記ＤＡコンバ−タ部
と前記ビデオスイッチ部とを制御するための表示拡大縮
小回路部を設けたことを特徴とする請求項１記載の映像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174391A JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174391A JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003433326A Division JP3636196B2 (ja) | 2003-12-26 | 2003-12-26 | 映像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307876A true JPH04307876A (ja) | 1992-10-30 |
| JP3541391B2 JP3541391B2 (ja) | 2004-07-07 |
Family
ID=13469314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07174391A Expired - Lifetime JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689436A (en) * | 1994-07-20 | 1997-11-18 | Seiko Epson Corporation | Apparatus for compressing and decompressing video signal |
-
1991
- 1991-04-04 JP JP07174391A patent/JP3541391B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689436A (en) * | 1994-07-20 | 1997-11-18 | Seiko Epson Corporation | Apparatus for compressing and decompressing video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3541391B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07262130A (ja) | 高速ローカルバス用の統合マルチメディアボード回路 | |
| JP2001526848A (ja) | 多重フォーマットビデオ信号処理装置 | |
| JP3137581B2 (ja) | マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム | |
| JP3306374B2 (ja) | 記憶再生方法および記憶再生システム | |
| JPH04307876A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP3636196B2 (ja) | 映像処理装置 | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| JP2001028749A (ja) | 画像圧縮・伸張・表示装置 | |
| JP2894870B2 (ja) | 画像蓄積装置 | |
| JP3015595B2 (ja) | 伸長画像処理装置 | |
| JP3004763B2 (ja) | 映像信号多重復号化装置 | |
| JP2004072629A (ja) | 画像信号処理装置及び画像記録出力装置 | |
| JP2698686B2 (ja) | 画像処理システム | |
| JP3434250B2 (ja) | ディジタル圧縮画像データの再生システムおよびその動作方法 | |
| JP2942838B2 (ja) | 動画処理システム | |
| JP2839055B2 (ja) | 画像編集装置 | |
| JPH07271345A (ja) | 画像表示装置 | |
| JP2828408B2 (ja) | 画像処理装置 | |
| JPH06318061A (ja) | 画像記録再生装置 | |
| JPH05191654A (ja) | 画像処理装置 | |
| JPH0654207A (ja) | 画像処理装置 | |
| JP2002077821A (ja) | 画像取り込み装置、画像記録再生装置及び画像入力装置 | |
| JP2003143530A (ja) | 映像記録再生装置 | |
| JPH0832928A (ja) | Ｈｄ信号記録装置 | |
| JP2001197520A (ja) | 画像データ圧縮装置およびその動作制御方法ならびに画像データ再生装置およびその動作制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |